JPH02235342A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH02235342A JPH02235342A JP5684889A JP5684889A JPH02235342A JP H02235342 A JPH02235342 A JP H02235342A JP 5684889 A JP5684889 A JP 5684889A JP 5684889 A JP5684889 A JP 5684889A JP H02235342 A JPH02235342 A JP H02235342A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- base
- forming
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 18
- 238000000407 epitaxy Methods 0.000 claims description 15
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 238000005215 recombination Methods 0.000 abstract description 9
- 230000006798 recombination Effects 0.000 abstract description 9
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速８超高周波デバイスとして有望なヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには、電流
利得遮断周波数ｒ，、最大発振周波敞ｆＩＩｌを大きく
することが重要である． ｒ１は近似的に、 と表わされる．ここで、Ｒ，はベース抵抗、ｃｂｃはベ
ース・コレクタ間容量である．ｆＩＩ１を大きくするた
めには、（１）式からわかるようにＲ，を小さくするこ
とが課題の一つである． Ｒｂは、エミッタメサの両側にヘース電極を設けた構造
では、 １２ Ｌｅ ２
Ｌｅと表わされる．ここで、Ｒ３はベースのシート抵
抗、Ｌｅはエミッタの長さ、ｌ０はエミッタの巾、ｌ
ａｈはエミッタとベース電極との距離、ρ．はベース電
極のコンタクト抵抗率である． ＨＢＴでは、ベースを高ドーピングにできるためＲ，は
小さ＜Ｃり、また、高速・高周波デバイスでは２。を十
分に小さくするため（２）式の第１項は十分に小さくな
るが、通常のフォトリソグラフィーを用いる方法では、
ｌ．，を小さくできないため第２項が大きくなる．これ
を解決する方法として各種の自己整合技術が開発され、
Ｎｏをサブミクロンのオーダまで小さくして第２項を小
さくできる技術が開発されている．例えば、第３図はそ
の一例である（例えば、特願昭６１−１９３２９４号）
．この製法では、基板１の上に、コレクタコンタクトを
形成するための高ドープの半導体層２、コレクタを形成
するための半導体層３、ベースを形成するための高ドー
プの半導体層４、エミッタを形成するための半導体層４
、エミッタを形成するための半導体層５、エミッタコン
タクトを形成するための高ドーブの半導体層６からなる
多層構造材料（第３図（ａ））の上に、エミッタとなる
部分にエミッタマスク８を形成し、これをマスクとして
湿式エッチングを行ってエミッタメサ７を形成しベース
層４を露出すると、湿式エッチングによるアンダーカッ
トのため、マスク８がエミッタメサ７をパラソル状に覆
った構造が形成される（第３図Φ））．このあと、試料
の表面をフォトレジスト９で覆って平坦化し（第３図（
Ｃ））、ドライエッチングによりマスク８の頭部を露出
し（第３図（ｄ））、マスク８を選択的に除去してエミ
ッタコンタクト層６ａの上面の露出した開孔部ｌＯを形
成し（第３図（ｅ））、その部分に蒸着とリフトオフに
よりエミッタ電極１１を形成する（第３図（ｆ））。つ
いで、エミッタ電極Ｉ１をマスクとして蒸着によりベー
ス電極１２をエミッタメサ７に近接して自己整合で形成
する（第３図（ｇ））．この方法では、エミノタ電極ｉ
ｔがエミッタメサ７をパラソル状に覆うためベース電極
１２がエミッタメサ７にサブミクロンのオーダで近接し
て形成される。
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには、電流
利得遮断周波数ｒ，、最大発振周波敞ｆＩＩｌを大きく
することが重要である． ｒ１は近似的に、 と表わされる．ここで、Ｒ，はベース抵抗、ｃｂｃはベ
ース・コレクタ間容量である．ｆＩＩ１を大きくするた
めには、（１）式からわかるようにＲ，を小さくするこ
とが課題の一つである． Ｒｂは、エミッタメサの両側にヘース電極を設けた構造
では、 １２ Ｌｅ ２
Ｌｅと表わされる．ここで、Ｒ３はベースのシート抵
抗、Ｌｅはエミッタの長さ、ｌ０はエミッタの巾、ｌ
ａｈはエミッタとベース電極との距離、ρ．はベース電
極のコンタクト抵抗率である． ＨＢＴでは、ベースを高ドーピングにできるためＲ，は
小さ＜Ｃり、また、高速・高周波デバイスでは２。を十
分に小さくするため（２）式の第１項は十分に小さくな
るが、通常のフォトリソグラフィーを用いる方法では、
ｌ．，を小さくできないため第２項が大きくなる．これ
を解決する方法として各種の自己整合技術が開発され、
Ｎｏをサブミクロンのオーダまで小さくして第２項を小
さくできる技術が開発されている．例えば、第３図はそ
の一例である（例えば、特願昭６１−１９３２９４号）
．この製法では、基板１の上に、コレクタコンタクトを
形成するための高ドープの半導体層２、コレクタを形成
するための半導体層３、ベースを形成するための高ドー
プの半導体層４、エミッタを形成するための半導体層４
、エミッタを形成するための半導体層５、エミッタコン
タクトを形成するための高ドーブの半導体層６からなる
多層構造材料（第３図（ａ））の上に、エミッタとなる
部分にエミッタマスク８を形成し、これをマスクとして
湿式エッチングを行ってエミッタメサ７を形成しベース
層４を露出すると、湿式エッチングによるアンダーカッ
トのため、マスク８がエミッタメサ７をパラソル状に覆
った構造が形成される（第３図Φ））．このあと、試料
の表面をフォトレジスト９で覆って平坦化し（第３図（
Ｃ））、ドライエッチングによりマスク８の頭部を露出
し（第３図（ｄ））、マスク８を選択的に除去してエミ
ッタコンタクト層６ａの上面の露出した開孔部ｌＯを形
成し（第３図（ｅ））、その部分に蒸着とリフトオフに
よりエミッタ電極１１を形成する（第３図（ｆ））。つ
いで、エミッタ電極Ｉ１をマスクとして蒸着によりベー
ス電極１２をエミッタメサ７に近接して自己整合で形成
する（第３図（ｇ））．この方法では、エミノタ電極ｉ
ｔがエミッタメサ７をパラソル状に覆うためベース電極
１２がエミッタメサ７にサブミクロンのオーダで近接し
て形成される。
この製造方法では、自己整合でエミソタ電極が形成され
るため、７！。を十分に小さくでき、かつ、前述したよ
うにＩ！ｏをサブミクロンのオーダで小さくできるので
、（２）式の第１項と第２項を十分に小さくできるメリ
ットを有する． 発明が解決しようとする課題 しかしながら、前述した方法では、（２）式の第３項は
、ρ．がベース半導体材料に依存するので十分に小さく
できないという問題点と、エミノタ・ベースの接合部分
が表面に露出するため、その近傍での表面再結合の増加
によりベース電流Ｉｂが増加し、次式、 １， β 本 ・・・・
・・（３）Ｉｂ で表わされるｔ流増幅率βが低下するという問題点があ
った． 課題を解決するための手段 上記ＲＢを解決するために、本発明のＨＢＴの構造は、
エミッタメサをパラソル状に覆ったエミッタ電極を有し
、エミッタ電極の直下のベース間域ｌの外側のベース領
域２の厚さがベース顛域１よりも厚く、前記エミッタ電
極の直下の領域のエミッタとベースの表面にエピタキシ
ー形成した表面保護膜を有する．この構造を次の製造方
法により形成する．まず、エミッタメサをエミッタマス
クがパラソル状に覆った構造を形成し、エミッタマスク
をマスクとして露出したエミッタとベースの表面に表面
保護膜をエピタキシー形成する。ついで、第１の製法と
して、エミッタマスクをマスクとして用いて上方から異
方性のドライエソチングを行ってエミッタマスクの下部
に形成された表面保護膜を残して他の部分に形成された
表面保護膜を除去し、ついで、上方から、ベースと同型
の多数キャリアを有する半導体層をエビタキンー形成す
る．その後、従来の方法を用いてエミッタマスクをエミ
ッタ電極に転換し、ベース電橿をエミッタマスクもしく
はエミッタ電極をマスクとしてエミッタメサに近接して
形成する．第２の製法では、表面保護膜を形成後、ひき
つづき上方からベースと同型の多数キャリアを有する半
導体層をエピタキシー形成し、そのあと、第１の方法と
同様にエミッタ電極およびベース電極を形成する．作用 本発明の構造では、表面再結合の最も大きい露出したエ
ミフタ・ベース接合の近傍がエピタキシー形成した表面
で覆われているため、再結合の原因となるダングリング
ボンドが保護膜材料と結合してほとんどなくなく、表面
再結合が著しく低減される．また、エミッタ電極の直下
のベース領域の外側のベース領域にベースコンタクト抵
抗率ｐｂｃが著しく小さくなり、かつ、シート抵抗Ｒ，
が小さくなる半導体層がエピタキシー形成されているた
め、ベースコンタクト抵抗が顕著に小さくなる．また、
ベース電極をエミッタメサに近接して形成されるため、
エミッタメサとベース電極の距離に依存したベース抵抗
の成分も小さくできる．また、本発明の第１の製法では
、エミッタマスクがパラソル状にエミッタメサを覆って
いるため、エミッタマスクをマスクとして用いて、エピ
タキシー形成した表面保護膜を上方からドライエッチン
グして表面再結合の大きい部分にのみ有効に表面保護膜
を形成することができ、また、上方からエピタキシーす
ることにより、ベースコンタクト抵抗を低減できる半導
体層を外部ベース上に形成することができる． また、第２の製法では、エピタキシー形成する表面保護
膜を約１００人以下に薄くしておけば、第１の製法にお
けるようにドライエッチングして外部ベース上の表面保
護膜を除去せずに、そのまま上方からベースコンタクト
抵抗を低減できる半導体層をエピタキシー形成し、エピ
タキシー温度もしくはアニールにより表面保護膜をベー
スと同型の半導体層に変換できるので、製法がより簡便
になる． 実施例 以下本発明の一実施例について、図面を用いて詳細に説
明する． まず、従来方を用いて．Ａｊ！ＧａＡｓ−ＧａＡｓ系材
料から第３図（ａ）の多層構造材料の上に、エミッタと
なる部分に形成したＳｉＯｘのエミッタマスク８を用い
てエソチングし、エミッタメサ７上にエミッタマスク８
がパラソル状に覆った第３図［有］）の構造を形成する
．ついで、エミッタマスク８をマスクとして、第１図（
ａ）のように、分子線エピタキシー（ＭＢＥ）を用いて
、試料表面の斜め方向ｌ５から非ドーブのＧａＡｓ （
ｕ−ＧａＡｓ）ｌ４を２００人程度の厚さにエピタキシ
ー形成する．ついで、上方１６からＣＨＦ３ガスを用い
た異方性のドライエソチングを行ってエミッタマスク８
の直下の領域に形成されたｕ−ＧａＡｓｌ４を残して外
部ベース上に形成されたｕ−Ｃ；ａＡｓｌ４を除去する
（第１図ラ））。これにより、露出したエミッタ・ベー
ス接合ｌ３の近傍が効果的にｕ−ＧａＡｓで覆われる。
るため、７！。を十分に小さくでき、かつ、前述したよ
うにＩ！ｏをサブミクロンのオーダで小さくできるので
、（２）式の第１項と第２項を十分に小さくできるメリ
ットを有する． 発明が解決しようとする課題 しかしながら、前述した方法では、（２）式の第３項は
、ρ．がベース半導体材料に依存するので十分に小さく
できないという問題点と、エミノタ・ベースの接合部分
が表面に露出するため、その近傍での表面再結合の増加
によりベース電流Ｉｂが増加し、次式、 １， β 本 ・・・・
・・（３）Ｉｂ で表わされるｔ流増幅率βが低下するという問題点があ
った． 課題を解決するための手段 上記ＲＢを解決するために、本発明のＨＢＴの構造は、
エミッタメサをパラソル状に覆ったエミッタ電極を有し
、エミッタ電極の直下のベース間域ｌの外側のベース領
域２の厚さがベース顛域１よりも厚く、前記エミッタ電
極の直下の領域のエミッタとベースの表面にエピタキシ
ー形成した表面保護膜を有する．この構造を次の製造方
法により形成する．まず、エミッタメサをエミッタマス
クがパラソル状に覆った構造を形成し、エミッタマスク
をマスクとして露出したエミッタとベースの表面に表面
保護膜をエピタキシー形成する。ついで、第１の製法と
して、エミッタマスクをマスクとして用いて上方から異
方性のドライエソチングを行ってエミッタマスクの下部
に形成された表面保護膜を残して他の部分に形成された
表面保護膜を除去し、ついで、上方から、ベースと同型
の多数キャリアを有する半導体層をエビタキンー形成す
る．その後、従来の方法を用いてエミッタマスクをエミ
ッタ電極に転換し、ベース電橿をエミッタマスクもしく
はエミッタ電極をマスクとしてエミッタメサに近接して
形成する．第２の製法では、表面保護膜を形成後、ひき
つづき上方からベースと同型の多数キャリアを有する半
導体層をエピタキシー形成し、そのあと、第１の方法と
同様にエミッタ電極およびベース電極を形成する．作用 本発明の構造では、表面再結合の最も大きい露出したエ
ミフタ・ベース接合の近傍がエピタキシー形成した表面
で覆われているため、再結合の原因となるダングリング
ボンドが保護膜材料と結合してほとんどなくなく、表面
再結合が著しく低減される．また、エミッタ電極の直下
のベース領域の外側のベース領域にベースコンタクト抵
抗率ｐｂｃが著しく小さくなり、かつ、シート抵抗Ｒ，
が小さくなる半導体層がエピタキシー形成されているた
め、ベースコンタクト抵抗が顕著に小さくなる．また、
ベース電極をエミッタメサに近接して形成されるため、
エミッタメサとベース電極の距離に依存したベース抵抗
の成分も小さくできる．また、本発明の第１の製法では
、エミッタマスクがパラソル状にエミッタメサを覆って
いるため、エミッタマスクをマスクとして用いて、エピ
タキシー形成した表面保護膜を上方からドライエッチン
グして表面再結合の大きい部分にのみ有効に表面保護膜
を形成することができ、また、上方からエピタキシーす
ることにより、ベースコンタクト抵抗を低減できる半導
体層を外部ベース上に形成することができる． また、第２の製法では、エピタキシー形成する表面保護
膜を約１００人以下に薄くしておけば、第１の製法にお
けるようにドライエッチングして外部ベース上の表面保
護膜を除去せずに、そのまま上方からベースコンタクト
抵抗を低減できる半導体層をエピタキシー形成し、エピ
タキシー温度もしくはアニールにより表面保護膜をベー
スと同型の半導体層に変換できるので、製法がより簡便
になる． 実施例 以下本発明の一実施例について、図面を用いて詳細に説
明する． まず、従来方を用いて．Ａｊ！ＧａＡｓ−ＧａＡｓ系材
料から第３図（ａ）の多層構造材料の上に、エミッタと
なる部分に形成したＳｉＯｘのエミッタマスク８を用い
てエソチングし、エミッタメサ７上にエミッタマスク８
がパラソル状に覆った第３図［有］）の構造を形成する
．ついで、エミッタマスク８をマスクとして、第１図（
ａ）のように、分子線エピタキシー（ＭＢＥ）を用いて
、試料表面の斜め方向ｌ５から非ドーブのＧａＡｓ （
ｕ−ＧａＡｓ）ｌ４を２００人程度の厚さにエピタキシ
ー形成する．ついで、上方１６からＣＨＦ３ガスを用い
た異方性のドライエソチングを行ってエミッタマスク８
の直下の領域に形成されたｕ−ＧａＡｓｌ４を残して外
部ベース上に形成されたｕ−Ｃ；ａＡｓｌ４を除去する
（第１図ラ））。これにより、露出したエミッタ・ベー
ス接合ｌ３の近傍が効果的にｕ−ＧａＡｓで覆われる。
ついで、マスク８をマスクとして上方１７から、第１図
（Ｃ）のように、ＩＸＩＯ”ｌｄのＢｅをドーピングと
して含む高ドーブのＰ型のＧａＡｓ （Ｐ”−ＧａＡｓ
）１ Ｂを外部ベース、上にエピタキシー形成する．こ
のあと、従来の自己整合技術である第３図（Ｃ）ないし
（６）のプロセスを用いて、マスク８をエミッタ電極ｌ
１に転換し、ベース電極１２をエミッタメサに近接して
形成し、第１図（ｄ）の′構造を形成する．また、次の
ようにすることもできる．第１図（６）の構造を形成し
た後、第３図（６）のエミッタ電極の代りにエミッタマ
スク８をマスクとして用いてベース電極ｌ２をエミフタ
メサ７に近接して形成し、ついで、第３図（Ｃ）ないし
（ｆ）のプロセスを用いてエミッタマスク８をエミッタ
電極ｌ１に転換し、第１図（ｄ）の構造を形成する． また、次の方法を用いてプロセスをより簡単にすること
ができる．第１図（ａ）の工程後，引きつづき、マスク
８をマスクとして用いて、（上方ｌ９から、第２図のよ
うにＰ”−ＧａＡｓ １Ｂを外部ベース領域の上にエピ
タキシー形成する，ｕ−ＧａＡｓは１００人と十分にう
すいので、Ｐ”−ＧａＡｓのエピタキシー形成中にＢｅ
が拡散してＵＧａＡｓ層をＰ−ＧａＡｓに変えることが
できる．ついで、前記の方法を用いて、エミッタ電極１
１、ベース電極．１２を自己整合で形成する．実施例で
は、ｎ型のＡｌｍ．ｘ Ｇａｏ．Ｉ Ａｓエミッタ、Ｐ
型のＧａＡｓの表面保護膜として、ｕ−ＧａＡｇを用い
ているが、ＱａＡｓと同じ■−ｖ族材料である非ドープ
のＡｊ！ＧａＡｓ（ｕ−ＡＩ！ＧａＡｓ）やその他のｍ
−ｖ族材料を用いることができることは勿論のことであ
る．また、Ｓｌ，Ｇｅなどの■族材料もＩ−Ｖ族材料に
エピタキシー形成できるので表面保護膜として用いるこ
とができる．要するに、エミッタとベース材料の表面に
露出したダングリングボンドをエピタキシーにより除去
できる材料であれば良い．実施例では表面保護膜の形成
法として斜め方向からのエピタキシーを行っているが、
これはＭＢＥでは分子ビームの直線性が良いためである
．異方性のないエピタキシー法を用いることもでき、こ
の場合には、あえて斜め方向からエピタキシーを行う必
要はない． 実施例では、外部ベース領域にＭＢＥ形成するＰ型の半
導体としてＰ”−ＧａＡｓを用いているが、これ以外に
例えばベース電極とのコンタクト抵抗率ρ、。または、
ベース電極下部のベース領域のシート抵抗Ｒｓが小さく
なる半導体層として、Ｐ型のＧｅ，ＩｎＧａＡｓ，Ｇａ
Ｓｂなどを用いることもできる． 実施例では、ＨＢＴの材料としてＡｆｆｉＧａＡｓＧａ
Ａｓ系材料を用いているが、他の系の材料からなるＨＢ
Ｔでも、本発明のＨＢＴの構造およびその製造方法を適
用できることは勿論のことである． 実施例では、エミッタマスクとしてＳＩＯｘを用いてい
るが、ＳｉＮｘやその他の材料であっても、エミッタコ
ンタクト層とＨＢＴのプロセスの途中で反応せず、レジ
ストに対して選択的に除去できる材料であれば種々のも
のを用いることができる． 本発明の構造において、エミッタ電極，ベース電極もし
くはその両者を自己整合でなく通常のマスク合わせの方
法で形成しても、エピタキシー形成した表面保護膜はβ
の低下の防止法として、外部ベースにエピタキシー形成
したベース層は、ベースコンタクト抵抗の低減法とし顕
著な効果を有するものである． 発明の効果 本発明のＨＢＴの構造では、エミッタメサの周辺部のエ
ミッタ・ベース接合の近傍がエピタキシー形成した表面
保護膜で覆われているため、表面再結合を抑制する．こ
とができる．このため、微小サイズのエミッタメサを有
するＨＢＴにおける表面再結合による電流増幅率βの低
下を防止することができる．また、外部ベースＳＪＩＭ
が真性ベース領域よりも厚く、かつ、真性ベース材料よ
りもベース電極のコンタクト抵抗率が低くなる半導体材
料からなるため、ベースコンタクト抵抗を低減すること
ができる．これによりベース抵抗を低鍼し、最大発振周
波数ｆ．を顕著に向上できる．また、ベース電極をエミ
ッタメサにサブミクロンのオーダで近接して形成できる
構造であるため、エミッタメサとベース電極の距離に依
存したベース抵抗の成分を十分に低減できるため、この
面からもベース抵抗を十分に低減し、ｆ．の顕著な向上
を行うことができる．また、エミッタ電極を自己整合で
形成できる構造であるため、極めて微細なＩ｛ＢＴでも
作製可能であり、容量の低減が可能となる．このため、
この面からもＨＢＴの高速・高周波特性の向上に効果的
である．
（Ｃ）のように、ＩＸＩＯ”ｌｄのＢｅをドーピングと
して含む高ドーブのＰ型のＧａＡｓ （Ｐ”−ＧａＡｓ
）１ Ｂを外部ベース、上にエピタキシー形成する．こ
のあと、従来の自己整合技術である第３図（Ｃ）ないし
（６）のプロセスを用いて、マスク８をエミッタ電極ｌ
１に転換し、ベース電極１２をエミッタメサに近接して
形成し、第１図（ｄ）の′構造を形成する．また、次の
ようにすることもできる．第１図（６）の構造を形成し
た後、第３図（６）のエミッタ電極の代りにエミッタマ
スク８をマスクとして用いてベース電極ｌ２をエミフタ
メサ７に近接して形成し、ついで、第３図（Ｃ）ないし
（ｆ）のプロセスを用いてエミッタマスク８をエミッタ
電極ｌ１に転換し、第１図（ｄ）の構造を形成する． また、次の方法を用いてプロセスをより簡単にすること
ができる．第１図（ａ）の工程後，引きつづき、マスク
８をマスクとして用いて、（上方ｌ９から、第２図のよ
うにＰ”−ＧａＡｓ １Ｂを外部ベース領域の上にエピ
タキシー形成する，ｕ−ＧａＡｓは１００人と十分にう
すいので、Ｐ”−ＧａＡｓのエピタキシー形成中にＢｅ
が拡散してＵＧａＡｓ層をＰ−ＧａＡｓに変えることが
できる．ついで、前記の方法を用いて、エミッタ電極１
１、ベース電極．１２を自己整合で形成する．実施例で
は、ｎ型のＡｌｍ．ｘ Ｇａｏ．Ｉ Ａｓエミッタ、Ｐ
型のＧａＡｓの表面保護膜として、ｕ−ＧａＡｇを用い
ているが、ＱａＡｓと同じ■−ｖ族材料である非ドープ
のＡｊ！ＧａＡｓ（ｕ−ＡＩ！ＧａＡｓ）やその他のｍ
−ｖ族材料を用いることができることは勿論のことであ
る．また、Ｓｌ，Ｇｅなどの■族材料もＩ−Ｖ族材料に
エピタキシー形成できるので表面保護膜として用いるこ
とができる．要するに、エミッタとベース材料の表面に
露出したダングリングボンドをエピタキシーにより除去
できる材料であれば良い．実施例では表面保護膜の形成
法として斜め方向からのエピタキシーを行っているが、
これはＭＢＥでは分子ビームの直線性が良いためである
．異方性のないエピタキシー法を用いることもでき、こ
の場合には、あえて斜め方向からエピタキシーを行う必
要はない． 実施例では、外部ベース領域にＭＢＥ形成するＰ型の半
導体としてＰ”−ＧａＡｓを用いているが、これ以外に
例えばベース電極とのコンタクト抵抗率ρ、。または、
ベース電極下部のベース領域のシート抵抗Ｒｓが小さく
なる半導体層として、Ｐ型のＧｅ，ＩｎＧａＡｓ，Ｇａ
Ｓｂなどを用いることもできる． 実施例では、ＨＢＴの材料としてＡｆｆｉＧａＡｓＧａ
Ａｓ系材料を用いているが、他の系の材料からなるＨＢ
Ｔでも、本発明のＨＢＴの構造およびその製造方法を適
用できることは勿論のことである． 実施例では、エミッタマスクとしてＳＩＯｘを用いてい
るが、ＳｉＮｘやその他の材料であっても、エミッタコ
ンタクト層とＨＢＴのプロセスの途中で反応せず、レジ
ストに対して選択的に除去できる材料であれば種々のも
のを用いることができる． 本発明の構造において、エミッタ電極，ベース電極もし
くはその両者を自己整合でなく通常のマスク合わせの方
法で形成しても、エピタキシー形成した表面保護膜はβ
の低下の防止法として、外部ベースにエピタキシー形成
したベース層は、ベースコンタクト抵抗の低減法とし顕
著な効果を有するものである． 発明の効果 本発明のＨＢＴの構造では、エミッタメサの周辺部のエ
ミッタ・ベース接合の近傍がエピタキシー形成した表面
保護膜で覆われているため、表面再結合を抑制する．こ
とができる．このため、微小サイズのエミッタメサを有
するＨＢＴにおける表面再結合による電流増幅率βの低
下を防止することができる．また、外部ベースＳＪＩＭ
が真性ベース領域よりも厚く、かつ、真性ベース材料よ
りもベース電極のコンタクト抵抗率が低くなる半導体材
料からなるため、ベースコンタクト抵抗を低減すること
ができる．これによりベース抵抗を低鍼し、最大発振周
波数ｆ．を顕著に向上できる．また、ベース電極をエミ
ッタメサにサブミクロンのオーダで近接して形成できる
構造であるため、エミッタメサとベース電極の距離に依
存したベース抵抗の成分を十分に低減できるため、この
面からもベース抵抗を十分に低減し、ｆ．の顕著な向上
を行うことができる．また、エミッタ電極を自己整合で
形成できる構造であるため、極めて微細なＩ｛ＢＴでも
作製可能であり、容量の低減が可能となる．このため、
この面からもＨＢＴの高速・高周波特性の向上に効果的
である．
第１図と第２図は本発明のＨＢＴの製造方法および構造
を示す断面図、第３図は従来の製造方法および構造を示
す断面図である． １・・・・・・半絶縁性のＧａＡｓ基板、２・・・・・
・コレクタコンタクトを形成するためのｎ ” Ｇ
ａ Ａ Ｓ ％３・・・・・・コレクタを形成するため
のｎ” −ＧａＡｓ，３・・・・・・コレクタを形成す
るためのｎ− ＧａＡｓ、４・・・・・・ベースを形
成するための９” −ＧａＡｓ，５・・・・・・エミッ
タを形成するためのｎ−ＡＩ！．。．，Ｇａ＊．ｔＡｓ
、５ａ・・・・・・５のエミッタ領域、６・・・・・・
エミッタコンタクトを形成するためのｎ０−ＧａＡｓ，
６ａ・・・・・・６のエミッタコンタクト間域、７・・
・・・・エミッタメサ、８・・・・・・Ｓ ｉｏｘエミ
ッタマスク、９・・・・・・フォトレジスト、ｌＯ・・
・・・・６ａの上面の露出した開孔部、１１・・・・・
・エミッタ電極、ｌ２・・・・・・ベース電極、ｌ３・
・・・・・露出したエミッタ・ベース接合部、ｌ４・・
・・・・エピタキシー形成したｕ−ＧａＡｓ，１５・・
・・・・分子線エピタキシーｌ６・・・・・・ドライエ
ッチング、１７・旧・・分子線エピタキシー、ｌ８・・
・・・・エピタキシー形成したＰ”−ＧａＡｓ，．１
９・・・・・・分子線エピタキシー味 踪
を示す断面図、第３図は従来の製造方法および構造を示
す断面図である． １・・・・・・半絶縁性のＧａＡｓ基板、２・・・・・
・コレクタコンタクトを形成するためのｎ ” Ｇ
ａ Ａ Ｓ ％３・・・・・・コレクタを形成するため
のｎ” −ＧａＡｓ，３・・・・・・コレクタを形成す
るためのｎ− ＧａＡｓ、４・・・・・・ベースを形
成するための９” −ＧａＡｓ，５・・・・・・エミッ
タを形成するためのｎ−ＡＩ！．。．，Ｇａ＊．ｔＡｓ
、５ａ・・・・・・５のエミッタ領域、６・・・・・・
エミッタコンタクトを形成するためのｎ０−ＧａＡｓ，
６ａ・・・・・・６のエミッタコンタクト間域、７・・
・・・・エミッタメサ、８・・・・・・Ｓ ｉｏｘエミ
ッタマスク、９・・・・・・フォトレジスト、ｌＯ・・
・・・・６ａの上面の露出した開孔部、１１・・・・・
・エミッタ電極、ｌ２・・・・・・ベース電極、ｌ３・
・・・・・露出したエミッタ・ベース接合部、ｌ４・・
・・・・エピタキシー形成したｕ−ＧａＡｓ，１５・・
・・・・分子線エピタキシーｌ６・・・・・・ドライエ
ッチング、１７・旧・・分子線エピタキシー、ｌ８・・
・・・・エピタキシー形成したＰ”−ＧａＡｓ，．１
９・・・・・・分子線エピタキシー味 踪
Claims (10)
- （１）コレクタ、ベース、エミッタをこの順に基板上に
有するヘテロ接合バイポーラトランジスタにおいて、メ
サ型のエミッタと、前記エミッタメサをパラソル状に覆
うエミッタ電極と、露出したエミッタ・ベース接合の近
傍にエピタキシー形成した表面保護膜と、前記エミッタ
電極の直下のベース領域１に隣接するベース領域２の上
に、前記ベース領域１に隣接する位置に、前記ベース領
域１と２の半導体と同型の多数キャリアを有する半導体
層とを有することを特徴とするヘテロ接合バイポーラト
ランジスタ。 - （２）ベース領域１に隣接した位置にベース電極を有す
ることを特徴とする請求項（１）記載のヘテロ接合バイ
ポーラトランジスタ。 - （３）コレクタ、ベース、エミッタを形成するための半
導体層をこの順序で基板上に有するヘテロ接合バイポー
ラトランジスタを作製するための多層構造材料の上に、
エミッタとなる部分に形成したエミッタマスクを用いて
エッチングし、前記エミッタマスクが上面をパラソル状
に覆ったエミッタメサを形成し、かつ、ベースを形成す
るための半導体層を露出する工程１と、前記エミッタマ
スクをマスクとして用いて、露出した前記エミッタおよ
びベースの表面に表面保護膜をエピタキシー形成する工
程２と、前記エミッタマスクをマスクとして用いてドラ
イエッチングにより前記エミッタマスクの直下のベース
領域１の外側のベース領域２の上に形成された前記表面
保護膜を除去する工程３と、工程３の後、前記エミッタ
マスクをマスクとして用いて、上方から前記ベースと同
型の多数キャリアを有する半導体層をエピタキシー形成
する工程４とを有することを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。 - （４）工程４の後、表面をフォトレジストで覆って平坦
化し、ドライエッチングにより前記エミッタマスクの頭
部を露出し、前記エミッタマスクを選択的に除去して前
記エミッタメサの上面の露出した開孔部を形成し、前記
開孔部に蒸着とリフトオフによりエミッタ電極を形成す
る工程５とを有することを特徴とする請求項（３）記載
のヘテロ接合バイポーラトランジスタの製造方法。 - （５）工程５の後、前記エミッタ電極をマスクとして用
いて蒸着によりベース電極を前記エミッタメサに近接し
て形成する工程６とを有することを特徴とする請求項（
４）記載のヘテロ接合バイポーラトランジスタの製造方
法。 - （６）工程４の後、前記エミッタマスクをマスクとして
用いて、蒸着によりベース電極を前記エミッタメサに近
接して形成する工程７を有することを特徴とする請求項
（３）記載のヘテロ接合バイポーラトランジスタの製造
方法。 - （７）コレクタ、ベース、エミッタを形成するための半
導体層をこの順序で基板上に有するヘテロ接合バイポー
ラトランジスタを作製するための多層構造材料の上に、
エミッタとなる部分に形成したエミッタマスクを用いて
エッチングし、前記エミッタマスクが上面をパラソル状
に覆ったエミッタメサを形成し、かつ、ベースを形成す
るための半導体層を露出する工程１と、前記エミッタマ
スクをマスクとして用いて露出した前記エミッタとベー
スの表面に表面保護膜をエピタキシー形成する工程２と
、工程２の後、前記エミッタマスクをマスクとして用い
て、前記ベースと同型の多数キャリアを有する半導体層
を、前記エミッタマスクの直下のベース領域１の外側の
ベース領域２の上にエピタキシー形成する工程３とを有
することを特徴とするヘテロ接合バイポーラトランジス
タの製造方法。 - （８）工程３の後、表面をフォトレジストで覆って平坦
化し、ドライエッチングにより前記エミッタマスクの頭
部を露出し、前記エミッタマスクを選択的に除去して前
記エミッタメサの上面の露出した開孔部を形成し、前記
開孔部に蒸着とリフトオフによりエミッタ電極を形成す
る工程４を有することを特徴とする請求項（７）記載の
ヘテロ接合バイポーラトランジスタの製造方法。 - （９）工程４の後、前記エミッタ電極をマスクとして用
いて蒸着によりベース電極を前記エミッタメサに近接し
て形成する工程５を有することを特徴とする請求項（８
）記載のヘテロ接合バイポーラトランジスタの製造方法
。 - （１０）工程３の後、前記エミッタマスクをマスクとし
て用いて蒸着によりベース電極をエミッタメサに近接し
て形成する工程６を有することを特徴とする請求項（７
）記載のヘテロ接合バイポーラトランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056848A JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056848A JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235342A true JPH02235342A (ja) | 1990-09-18 |
| JP2615983B2 JP2615983B2 (ja) | 1997-06-04 |
Family
ID=13038837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056848A Expired - Lifetime JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615983B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348863A (ja) * | 1986-08-19 | 1988-03-01 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPS6451658A (en) * | 1987-08-24 | 1989-02-27 | Hitachi Ltd | Semiconductor device |
-
1989
- 1989-03-08 JP JP1056848A patent/JP2615983B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348863A (ja) * | 1986-08-19 | 1988-03-01 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPS6451658A (en) * | 1987-08-24 | 1989-02-27 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2615983B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JPH11312685A (ja) | 半導体装置及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US20060284212A1 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US6492664B2 (en) | Heterojunction bipolar transistor with reduced offset voltage | |
| JPH02235342A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2918275B2 (ja) | 半導体装置 | |
| JPH07106343A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JP3715477B2 (ja) | バイポーラトランジスタ | |
| EP0387010A2 (en) | Hetero-junction bipolar transistor | |
| JPH02235340A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 |