JPH02235340A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH02235340A JPH02235340A JP5684689A JP5684689A JPH02235340A JP H02235340 A JPH02235340 A JP H02235340A JP 5684689 A JP5684689 A JP 5684689A JP 5684689 A JP5684689 A JP 5684689A JP H02235340 A JPH02235340 A JP H02235340A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- base
- collector
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 125000005842 heteroatom Chemical group 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000969 carrier Substances 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 13
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速・超高周波デバイスとして有望なヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方．法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには、電流
利得遮断周波数ｆｔ．ｌ１大発振周波数【Ｉ１を大きく
することが重要である． ｆｆｆｌは近似的に、 と表わされる．ここで、Ｒ，はベース抵抗、Ｃ ｂｃは
ベース・コレクタ間容置である．ｆ１を大きくするため
には、（１１式からわかるようにＲゎを小さくすること
が課題の一つである． Ｒｈは、エミッタメサの両側にベース電極を設けた構造
では、 抵抗，Ｌｅはエミッタの長さ、ｊ２１Ｉはエミッタの中
ｉｏはエミッタとベース電極との距離、ＰｂＣはペース
電極のコンタクト抵抗率である．ＨＢＴでは、ベースを
高ドーピングにできるためＲ，は小さくなり、また、高
速・高周波デバイスはｌ６を十分に小さくするため（２
）式の第１項は分に小さくなるが、通常のフォトリソグ
ラフィを用いる方法では一Ｎ。を小さくできないため２
項が大きくなる．これを解決する方法として種の自己整
合技術が開発され、ｉｏをサブミクンのオーダまで小さ
くして第２項を小さくできる技術が開発されてい．例え
ば、第３図はその一例である（例えば、特願昭、６１−
１９３２９４号）。この方法では、１＆仮ｌの上に、コ
レクタコンタクトを形成するための高ドープの半導体層
２、コレクタを形成するための半導体層３、ベースを形
成するための高ドープの半導体層４、エミッタを形成す
るための半導体層４、エミッタを形成するための半導体
層５、エミッタコンタクトを形成するための高ドーブの
半導体層６からなる多層構造材料（第３図（ａ））の上
に、エミッタとなる部分にエミッタマスク８を形成し、
これをマスクとして湿式エッチングを行ってエミッタメ
サ７を形成しベース層４を露出すると、湿式エッチング
によるアンダーカットのため、マスク８がエミッタメサ
７をパラソル状に覆った構造が形成される（第３図Φ）
）．このあと、試料の表面をフォトレジスト９で覆って
平坦化し（第３図（Ｃ））、ドライエッチングによりマ
スク８の頭部を露出し（第３図（ｄ）） 、マスク８を
選択的に除去してエミッタコンタクト層６ａの上面の露
出した開孔部１０を形成し（第３図（ｅ））、その部分
に蒸着とリフトオフによりエミッタ電極１１を形成する
（第３図（ｆ））。ついで、エミッタ電極ｌ１をマスク
として蒸着によりベース電極１２をエミッタメサ７に近
接して自己整合で形成する（第３図（自））．この方法
では、エミフタ電極１１がエミッタメサ７をパラソル状
に覆つためのベース電極ｌ２がエミシタメサ７にサブミ
クロンのオーダで近接して形成される． この方法では、自己整合でエミッタ電極が形成されるた
め、ｌ６を十分に小さ《でき、かつ、前述したように２
．，をサプミクロンのオーダで小さ《できるので、（２
）式の第１項と第２項を十分に小さくできるメリットを
有する．しかしながら、第３項は、ρ．がベース半導体
材料に依存するため十分に小さくできないという問題点
を有していた．また、コレクタを上方に設けたコレクタ
トップ型のＨＢＴにおいても、上記説明において、エミ
ソタをコレクタに置きかえた構造および製造方法におい
て、同じ！Ｉ題を有していた。
ロ接合バイポーラトランジスタ（ＨＢＴ）およびその製
造方．法に関するものである．従来の技術 ＨＢＴの高速・高周波特性を向上させるためには、電流
利得遮断周波数ｆｔ．ｌ１大発振周波数【Ｉ１を大きく
することが重要である． ｆｆｆｌは近似的に、 と表わされる．ここで、Ｒ，はベース抵抗、Ｃ ｂｃは
ベース・コレクタ間容置である．ｆ１を大きくするため
には、（１１式からわかるようにＲゎを小さくすること
が課題の一つである． Ｒｈは、エミッタメサの両側にベース電極を設けた構造
では、 抵抗，Ｌｅはエミッタの長さ、ｊ２１Ｉはエミッタの中
ｉｏはエミッタとベース電極との距離、ＰｂＣはペース
電極のコンタクト抵抗率である．ＨＢＴでは、ベースを
高ドーピングにできるためＲ，は小さくなり、また、高
速・高周波デバイスはｌ６を十分に小さくするため（２
）式の第１項は分に小さくなるが、通常のフォトリソグ
ラフィを用いる方法では一Ｎ。を小さくできないため２
項が大きくなる．これを解決する方法として種の自己整
合技術が開発され、ｉｏをサブミクンのオーダまで小さ
くして第２項を小さくできる技術が開発されてい．例え
ば、第３図はその一例である（例えば、特願昭、６１−
１９３２９４号）。この方法では、１＆仮ｌの上に、コ
レクタコンタクトを形成するための高ドープの半導体層
２、コレクタを形成するための半導体層３、ベースを形
成するための高ドープの半導体層４、エミッタを形成す
るための半導体層４、エミッタを形成するための半導体
層５、エミッタコンタクトを形成するための高ドーブの
半導体層６からなる多層構造材料（第３図（ａ））の上
に、エミッタとなる部分にエミッタマスク８を形成し、
これをマスクとして湿式エッチングを行ってエミッタメ
サ７を形成しベース層４を露出すると、湿式エッチング
によるアンダーカットのため、マスク８がエミッタメサ
７をパラソル状に覆った構造が形成される（第３図Φ）
）．このあと、試料の表面をフォトレジスト９で覆って
平坦化し（第３図（Ｃ））、ドライエッチングによりマ
スク８の頭部を露出し（第３図（ｄ）） 、マスク８を
選択的に除去してエミッタコンタクト層６ａの上面の露
出した開孔部１０を形成し（第３図（ｅ））、その部分
に蒸着とリフトオフによりエミッタ電極１１を形成する
（第３図（ｆ））。ついで、エミッタ電極ｌ１をマスク
として蒸着によりベース電極１２をエミッタメサ７に近
接して自己整合で形成する（第３図（自））．この方法
では、エミフタ電極１１がエミッタメサ７をパラソル状
に覆つためのベース電極ｌ２がエミシタメサ７にサブミ
クロンのオーダで近接して形成される． この方法では、自己整合でエミッタ電極が形成されるた
め、ｌ６を十分に小さ《でき、かつ、前述したように２
．，をサプミクロンのオーダで小さ《できるので、（２
）式の第１項と第２項を十分に小さくできるメリットを
有する．しかしながら、第３項は、ρ．がベース半導体
材料に依存するため十分に小さくできないという問題点
を有していた．また、コレクタを上方に設けたコレクタ
トップ型のＨＢＴにおいても、上記説明において、エミ
ソタをコレクタに置きかえた構造および製造方法におい
て、同じ！Ｉ題を有していた。
発明が解決しようとする課題
前述したように、｝ｆＢＴのベース抵抗の低減のために
は、（２｝式で表わされるベース抵抗の第２項の成分を
十分に小さくし、かつ、第３項の成分を十分に小さくす
ることが！！題である．Ｓａを解決するための手段 上記！ＩＩ！を解決するために、本発明のＨＢＴの構造
では、エミッタに近接したベース電極とその下部のベー
ス層との間に、ベースと同型の多数キャリアを有し、ベ
ース電極とのコンタクト抵抗率ρロおよびベース電極下
部のベース領域のシート抵抗Ｒ３が小さくなる半導体層
を設けたＨＯＴの構造とする．また，本発明のＨＢＴの
製造方法では、エミッタメサをパラソル状に覆ったエミ
ッタマスクをマスクとして上方から直線性の良いエピタ
キシー法、例えば、分子線エピタキシー（ＭＢＥ）法を
用いて、ベースと同型の多数キャリアを有し、ベース電
極とのコンタクト抵抗率ρ．およびべ一ス電極下部のベ
ース領域のシート抵抗Ｒｓを小さくできる半導体層をエ
ピタキシー形成する方法を通用する．このあと、従来の
自己整合技術を用いて、エミッタマスクをエミッタ電極
に変換し、ベース電極をエミッタメサに近接して形成す
る．また、コレクタを上方に設けるコレクタトップ型の
ＨＢＴの場合には、上記説明において、エミッタをコレ
クタにおきかえた構造および方法により課題を解決する
ことができる。
は、（２｝式で表わされるベース抵抗の第２項の成分を
十分に小さくし、かつ、第３項の成分を十分に小さくす
ることが！！題である．Ｓａを解決するための手段 上記！ＩＩ！を解決するために、本発明のＨＢＴの構造
では、エミッタに近接したベース電極とその下部のベー
ス層との間に、ベースと同型の多数キャリアを有し、ベ
ース電極とのコンタクト抵抗率ρロおよびベース電極下
部のベース領域のシート抵抗Ｒ３が小さくなる半導体層
を設けたＨＯＴの構造とする．また，本発明のＨＢＴの
製造方法では、エミッタメサをパラソル状に覆ったエミ
ッタマスクをマスクとして上方から直線性の良いエピタ
キシー法、例えば、分子線エピタキシー（ＭＢＥ）法を
用いて、ベースと同型の多数キャリアを有し、ベース電
極とのコンタクト抵抗率ρ．およびべ一ス電極下部のベ
ース領域のシート抵抗Ｒｓを小さくできる半導体層をエ
ピタキシー形成する方法を通用する．このあと、従来の
自己整合技術を用いて、エミッタマスクをエミッタ電極
に変換し、ベース電極をエミッタメサに近接して形成す
る．また、コレクタを上方に設けるコレクタトップ型の
ＨＢＴの場合には、上記説明において、エミッタをコレ
クタにおきかえた構造および方法により課題を解決する
ことができる。
作用
本発明の構造では、ベース電極がエミッタメサ（コレク
タトップ型ではコレクタメサ）にサブミクロンのオーダ
で形成されているため、（２）式の第２項が十分に小さ
くなるとともに、ベース電極とその下部のベース層との
間に、ベース電極のコンタクト抵抗率ρ．が十分に小さ
《なり、かつ、ベース電極下部のベース領域のシート抵
抗Ｒ３が小さくなるベースと同型の多数キャリアを有す
るため、（２）弐の第３項が十分に小さくなる．また、
本発明の製造方法では、エミッタ（コレクタトップ型で
はコレクタ）マスクがエミッタ（コレクタトップ型では
コレクタ）メサをパラソル状に覆っているため、上方か
ら直線性の良いエピタキシー法を用いてベースと同型の
多数キャリアを有する半導体層をエピタキシー形成する
と、エミッタ（コレクタトップ型ではコレクタ）マスク
の直下の部分にはエピタキシー形成されずに、エミッタ
（コレクタトソプ型でばコレクタ）メサに近接してエピ
タキシー形成される．つづいて従来の方法により、ベー
ス電掻をエミッタ（コレクタトップ型ではコレクタ）メ
サに近接して形成することにより、本発明の構造が形成
される． 実施例 以下本発明の一実施例を図面を用いて、詳細に説明する
． ？ず、従来法を用いて．ＡＩ２ＧａＡｓ−１１；ａＡｓ
系材料からなる第３図（ａ）の多層構造材料の上に、エ
ミッタとなる部分にＳｉＯｘからなるエミソタマスク８
を形成し、これをマスクとして、Ｈ２ＳＯ４−Ｈ２０■
一Ｈ２０系エッチャントを用いてエッチングしてエミッ
タメサ７を形成し、ベース層４を露出し、エミッタメサ
７上にＳｉＯｘのエミッタマスク７がパラソル状に覆っ
た第３図（ｂ）の構造を形成する。ついで、ＳｉＯｘエ
ミνタマスク８をマスクとして、上方からべ一ス層のＰ
” −ＧａＡｓよりも高ドープにしたＧａＡｓ （Ｐ”
−ＧａＡｓ）を、マスク８の直下の外側のベース領域の
上にＭＢＨによりエピタキシー形成する（第１図（ａ）
）．ついで、第３図（Ｃ）ないし（ｆ）の従来法を用い
て、エミッタマスク８をエミッタ電極ｌ１に転換し（第
１図（６））、ついで、第３図（６）の方法を用いて、
ベース電極ｌ２をエミッタメサ７に近接して形成し、第
１図（Ｃ）の構造を形成する．また、次のようにする．
第３図伽）の構造を形成したのち、第２図のように、マ
スク８をマスクとしてＰ”−ＧａＡｓ−ｔ−ＭＢＥによ
り形成し、つづいて、エミッタメサ７をパラソル状に覆
ったマスク８をマスクとして、ベース電極を蒸着により
エミッタメサ７に近接して形成する．このあと、第３図
（Ｃ）ないし（『）に示した従来の自己整合プロセスを
用いて、マスク８をエミッタ電ｉｌｌに転換し、第１図
（Ｃ）の構造を形成する。
タトップ型ではコレクタメサ）にサブミクロンのオーダ
で形成されているため、（２）式の第２項が十分に小さ
くなるとともに、ベース電極とその下部のベース層との
間に、ベース電極のコンタクト抵抗率ρ．が十分に小さ
《なり、かつ、ベース電極下部のベース領域のシート抵
抗Ｒ３が小さくなるベースと同型の多数キャリアを有す
るため、（２）弐の第３項が十分に小さくなる．また、
本発明の製造方法では、エミッタ（コレクタトップ型で
はコレクタ）マスクがエミッタ（コレクタトップ型では
コレクタ）メサをパラソル状に覆っているため、上方か
ら直線性の良いエピタキシー法を用いてベースと同型の
多数キャリアを有する半導体層をエピタキシー形成する
と、エミッタ（コレクタトップ型ではコレクタ）マスク
の直下の部分にはエピタキシー形成されずに、エミッタ
（コレクタトソプ型でばコレクタ）メサに近接してエピ
タキシー形成される．つづいて従来の方法により、ベー
ス電掻をエミッタ（コレクタトップ型ではコレクタ）メ
サに近接して形成することにより、本発明の構造が形成
される． 実施例 以下本発明の一実施例を図面を用いて、詳細に説明する
． ？ず、従来法を用いて．ＡＩ２ＧａＡｓ−１１；ａＡｓ
系材料からなる第３図（ａ）の多層構造材料の上に、エ
ミッタとなる部分にＳｉＯｘからなるエミソタマスク８
を形成し、これをマスクとして、Ｈ２ＳＯ４−Ｈ２０■
一Ｈ２０系エッチャントを用いてエッチングしてエミッ
タメサ７を形成し、ベース層４を露出し、エミッタメサ
７上にＳｉＯｘのエミッタマスク７がパラソル状に覆っ
た第３図（ｂ）の構造を形成する。ついで、ＳｉＯｘエ
ミνタマスク８をマスクとして、上方からべ一ス層のＰ
” −ＧａＡｓよりも高ドープにしたＧａＡｓ （Ｐ”
−ＧａＡｓ）を、マスク８の直下の外側のベース領域の
上にＭＢＨによりエピタキシー形成する（第１図（ａ）
）．ついで、第３図（Ｃ）ないし（ｆ）の従来法を用い
て、エミッタマスク８をエミッタ電極ｌ１に転換し（第
１図（６））、ついで、第３図（６）の方法を用いて、
ベース電極ｌ２をエミッタメサ７に近接して形成し、第
１図（Ｃ）の構造を形成する．また、次のようにする．
第３図伽）の構造を形成したのち、第２図のように、マ
スク８をマスクとしてＰ”−ＧａＡｓ−ｔ−ＭＢＥによ
り形成し、つづいて、エミッタメサ７をパラソル状に覆
ったマスク８をマスクとして、ベース電極を蒸着により
エミッタメサ７に近接して形成する．このあと、第３図
（Ｃ）ないし（『）に示した従来の自己整合プロセスを
用いて、マスク８をエミッタ電ｉｌｌに転換し、第１図
（Ｃ）の構造を形成する。
第３図（ａ）の多層構造の段階では非常に高ドープした
Ｐ〜−ＧａＡｓ層を４層として形成するとＨＢＴの性能
が落ちるため適用できないが、第１図（ａ）の段階では
、Ｐ”−ＧａＡｓを用いることができる．これにより、
ベース電極の下部がＰ”ＧａＡ．ｓであるため、ρ．が
従来１０４ΩＣ−台であったものを１０’？〜１０”Ω
Ｃ一台にすることができ、かつ、ベース電極１２の下部
のベース領域が高ドーブでかつ厚くなるため、このベー
ス領域のシート抵抗Ｒ，が小さくなる．これらのことに
より、（２》式の第３項が十分に小さくなる．実施例で
は、外部ベース領域にＭＢＥ形成する半導体層としてＰ
”−ＧａＡｓを用いるが、これ以外に、例えば、ベース
電極とのコンタクト抵抗率ｐｈｃ、およびベース電極下
部のベース領域のシート抵抗Ｒ，が小さくなる半導体層
として、Ｐ型のＧｅ，ＩｎｘＣ；ａｌ−ｘＡｓ，ＧａＳ
ｂなどを用いることも勿論可能である． 実施例では、ＡＩＧａＡｓ−ＧａＡｓ系のＨＢＴを用い
ているが、本発明のＨＢＴの構造および製造方法は他の
材料系のＨＢＴでも適用できることは勿論のことである
． 実施例では、エミッタが上方に形成されるエミッタトッ
プ型のＨＢＴを用いているが、エミッタとコレクタが入
れかわったコレクタトツブ型のＨＢＴでも、上記の実施
例の説明の中でエミッタをコレクタに置き換えることに
より、実施例をそのまま適用できる． また、実施例においてはエミッタマスクとしてＳ ｉｏ
ｘを用いているが、ＳＩＮｘやその他の材料で、エミッ
タコンタクト層６ａと反応せず、フォトレジストに対し
て選択的に除去できる材料であれば種々のものを用いる
ことができることば勿論のことである． 発明の効果 本発明のＨＢＴの構造および製造方法では、ベース電極
がエミッタメサ（コレクタトップ型ではコレクタメサ）
にサブミクロンのオーダで近接して形成され、かつ、ベ
ース電極の下部のベース領域がシート抵抗が小さくかつ
コンタクト抵抗率が小さくなる材料で構成されているた
め、エミッタメサ（コレクタトップ型ではコレクタメサ
）とベース電極の距離に依存したベース抵抗の成分と、
コンタクト抵抗が同時に顕著に低減されるため、ベース
抵抗が従来に比べ顕著に小さ《なり、最大発振周波数ｒ
ｌｌｌを顕著に増大することができる．
Ｐ〜−ＧａＡｓ層を４層として形成するとＨＢＴの性能
が落ちるため適用できないが、第１図（ａ）の段階では
、Ｐ”−ＧａＡｓを用いることができる．これにより、
ベース電極の下部がＰ”ＧａＡ．ｓであるため、ρ．が
従来１０４ΩＣ−台であったものを１０’？〜１０”Ω
Ｃ一台にすることができ、かつ、ベース電極１２の下部
のベース領域が高ドーブでかつ厚くなるため、このベー
ス領域のシート抵抗Ｒ，が小さくなる．これらのことに
より、（２》式の第３項が十分に小さくなる．実施例で
は、外部ベース領域にＭＢＥ形成する半導体層としてＰ
”−ＧａＡｓを用いるが、これ以外に、例えば、ベース
電極とのコンタクト抵抗率ｐｈｃ、およびベース電極下
部のベース領域のシート抵抗Ｒ，が小さくなる半導体層
として、Ｐ型のＧｅ，ＩｎｘＣ；ａｌ−ｘＡｓ，ＧａＳ
ｂなどを用いることも勿論可能である． 実施例では、ＡＩＧａＡｓ−ＧａＡｓ系のＨＢＴを用い
ているが、本発明のＨＢＴの構造および製造方法は他の
材料系のＨＢＴでも適用できることは勿論のことである
． 実施例では、エミッタが上方に形成されるエミッタトッ
プ型のＨＢＴを用いているが、エミッタとコレクタが入
れかわったコレクタトツブ型のＨＢＴでも、上記の実施
例の説明の中でエミッタをコレクタに置き換えることに
より、実施例をそのまま適用できる． また、実施例においてはエミッタマスクとしてＳ ｉｏ
ｘを用いているが、ＳＩＮｘやその他の材料で、エミッ
タコンタクト層６ａと反応せず、フォトレジストに対し
て選択的に除去できる材料であれば種々のものを用いる
ことができることば勿論のことである． 発明の効果 本発明のＨＢＴの構造および製造方法では、ベース電極
がエミッタメサ（コレクタトップ型ではコレクタメサ）
にサブミクロンのオーダで近接して形成され、かつ、ベ
ース電極の下部のベース領域がシート抵抗が小さくかつ
コンタクト抵抗率が小さくなる材料で構成されているた
め、エミッタメサ（コレクタトップ型ではコレクタメサ
）とベース電極の距離に依存したベース抵抗の成分と、
コンタクト抵抗が同時に顕著に低減されるため、ベース
抵抗が従来に比べ顕著に小さ《なり、最大発振周波数ｒ
ｌｌｌを顕著に増大することができる．
第１図と第２図は、本発明のＨＢＴの製造方法および構
造を示す断面図、第３図は従来の製造方法および構造を
示す断面図である． １・・・・・・半絶縁性のＧ ａ Ａ ｓ −， ２・
・・・・・コレクタコンタクトを形成するためのｎ”−
ＧａＡｓ、３・・・・・・コレクタを形成す．るための
ｒＭ−ＧａＡｓ、４・・・・・・ベースを形成するため
のＰ”−ＧａＡｓ，５・・・・・・エミッタを形成する
ためのｎ Ａｌｏ．ｘ Ｇａｅ．ｔＳｓ５ａ・・・・
・・５のエミッタ領域、６・・・・・・エミッタコンタ
クトを形成するためのｎ”−ＧａＡｓ，６ａ・・・・・
・６のエミッタコンタクト領域、７・・・・・・エミッ
タメサ、８・・・・・・ＳＩＯｘエミッタマスク、９・
・・・・・フオドレジスト、１０・・・・・・６ａの上
面の露出した開孔部、ｌ１・・・・・・エミッタ電極、
ｌ２・・・・・・ベース電極、ｌ３・・・・・・ｐ ′
” Ｇ ａ Ａ Ｓ ％ １ ４・・・・・・分子
線エビクキシー 代理人の氏名 弁理士 粟野重孝 はか１名杓さ −２０２一 法
造を示す断面図、第３図は従来の製造方法および構造を
示す断面図である． １・・・・・・半絶縁性のＧ ａ Ａ ｓ −， ２・
・・・・・コレクタコンタクトを形成するためのｎ”−
ＧａＡｓ、３・・・・・・コレクタを形成す．るための
ｒＭ−ＧａＡｓ、４・・・・・・ベースを形成するため
のＰ”−ＧａＡｓ，５・・・・・・エミッタを形成する
ためのｎ Ａｌｏ．ｘ Ｇａｅ．ｔＳｓ５ａ・・・・
・・５のエミッタ領域、６・・・・・・エミッタコンタ
クトを形成するためのｎ”−ＧａＡｓ，６ａ・・・・・
・６のエミッタコンタクト領域、７・・・・・・エミッ
タメサ、８・・・・・・ＳＩＯｘエミッタマスク、９・
・・・・・フオドレジスト、１０・・・・・・６ａの上
面の露出した開孔部、ｌ１・・・・・・エミッタ電極、
ｌ２・・・・・・ベース電極、ｌ３・・・・・・ｐ ′
” Ｇ ａ Ａ Ｓ ％ １ ４・・・・・・分子
線エビクキシー 代理人の氏名 弁理士 粟野重孝 はか１名杓さ −２０２一 法
Claims (14)
- （１）コレクタ、ベース、エミッタをこの順序で基板上
に有するヘテロ接合バイポーラトランジスタにおいて、
メサ型のエミッタと、前記メサ型のエミッタをパラソル
状に覆うエミッタ電極と、前記エミッタ電極の直下のベ
ース領域１に隣接するベース領域２の上において、前記
ベース領域１に隣接する位置に、前記ベース領域１と２
の半導体と同型の多数キャリアを有する半導体層を有す
ることを特徴とするヘテロ接合バイポーラトランジスタ
。 - （２）ベース領域２の上において、ベース領域１に隣接
する位置にベース電極を有することを特徴とする請求項
（１）記載のヘテロ接合バイポーラトランジスタ。 - （３）コレクタ、ベース、エミッタを形成するための半
導体層をこの順序で基板上に有するヘテロ接合バイポー
ラトランジスタを作製するための多層構造材料の上に、
エミッタとなる部分に形成したエミッタマスクを用いて
エッチングし、前記エミッタマスクがパラソル状に上面
を覆ったエミッタメサを形成し、かつ、ベースを形成す
るための半導体層を露出する工程１と、露出した前記ベ
ースを形成するための半導体層の上に、前記エミッタマ
スクをマスクとして用いて、前記エミッタメサの直下の
ベース領域１の外側のベース領域２に前記ベースと同型
の多数キャリアを有する半導体層をエピタキシー形成す
る工程２とを有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。 - （４）工程２の後、材料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出した後、前記エミッタマスクを選択的に
除去して前記エミッタメサの上面の露出した開孔部を形
成し、エミッタ電極を蒸着とリフトオフにより形成する
工程３を有することを特徴とする請求項（３）記載のヘ
テロ接合バイポーラトランジスタの製造方法。 - （５）エミッタ電極をマスクとしてベース電極金属を蒸
着し、ベース電極を前記エミッタメサに近接して形成す
る工程４を有することを特徴とする請求項（４）記載の
ヘテロ接合バイポーラトランジスタの製造方法。 - （６）工程２の後、エミッタマスクをマスクとしてベー
ス電極金属を蒸着し、ベース電極をエミッタメサに近接
して形成する工程５を有することを特徴とする請求項（
３）記載のヘテロ接合バイポーラトランジスタの製造方
法。 - （７）工程４の後、材料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出した後、前記エミッタマスクを選択的に
除去して前記エミッタメサの上面の露出した開孔部を形
成し、エミッタ電極を蒸着とリフトオフにより形成する
工程３を有することを特徴とする請求項（６）記載のヘ
テロ接合バイポーラトランジスタの製造方法。 - （８）エミッタ、ベース、コレクタをこの順序で基板上
に有するヘテロ接合バイポーラトランジスタにおいて、
メサ型のコレクタと、前記メサ型のコレクタをパラソル
状に覆うコレクタ電極と、前記コレクタ電極の直下のベ
ース領域１に隣接するベース領域２の上において、前記
ベース領域１に隣接する位置に、前記ベース領域１と２
の半導体と同型の多数キャリアを有する半導体層を有す
ることを特徴とするヘテロ接合バイポーラトランジスタ
。 - （９）ベース領域２の上において、ベース領域１に隣接
する位置にベース電極を有することを特徴とする請求項
（８）記載のヘテロ接合バイポーラトランジスタ。 - （１０）エミッタ、ベース、コレクタを形成するための
半導体層をこの順序に基板上に有するヘテロ接合バイポ
ーラトランジスタを作製するための多層構造材料の上に
、コレクタとなる部分に形成したコレクタマスクを用い
てエッチングし、前記コレクタマスクがパラソル状に上
面を覆ったコレクタメサを形成し、かつ、ベースを形成
するための半導体層を露出する工程１と、露出した前記
ベースを形成するための半導体層の上に、前記コレクタ
マスクをマスクとして用いて前記コレクタマスクの直下
のベース領域１の外側のベース領域２に前記ベースと同
型の多数キャリアを有する半導体層をエピタキシー形成
する工程２とを有することを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。 - （１１）工程２の後、材料の表面をフォトレジストで覆
って平坦化し、ドライエッチングにより前記コレクタマ
スクの頭部を露出した後、前記コレクタマスクを選択的
に除去してコレクタメサの上面の露出した開孔部を形成
し、コレクタ電極を蒸着とリフトオフにより形成する工
程３を有することを特徴とする請求項（１０）記載のヘ
テロ接合バイポーラトランジスタの製造方法。 - （１２）コレクタ電極をマスクとしてベース電極金属を
蒸着し、ベース電極をコレクタメサに近接して形成する
工程４を有することを特徴とする請求項（１１）記載の
ヘテロ接合バイポーラトランジスタの製造方法。 - （１３）工程２の後、コレクタマスクをマスクとしてベ
ース電極金属を蒸着し、ベース電極をコレクタメサに近
接して形成する工程５を有することを特徴とする請求項
（８）記載のヘテロ接合バイポーラトランジスタの製造
方法。 - （１４）工程４の後、材料の表面をフォトレジストで覆
って平坦化し、ドライエッチングにより前記コレクタマ
スクの頭部を露出した後、前記コレクタマスクを選択的
に除去して前記コレクタメサの上面の露出した開孔部を
形成し、コレクタ電極を蒸着とリフトオフにより形成す
る工程３を有することを特徴とする請求項Ｉ記載のヘテ
ロ接合バイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5684689A JPH02235340A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| EP19900302391 EP0387010A3 (en) | 1989-03-08 | 1990-03-06 | Hetero-junction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5684689A JPH02235340A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235340A true JPH02235340A (ja) | 1990-09-18 |
Family
ID=13038777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5684689A Pending JPH02235340A (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286124A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
-
1989
- 1989-03-08 JP JP5684689A patent/JPH02235340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286124A (ja) * | 1991-03-14 | 1992-10-12 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US5672522A (en) | Method for making selective subcollector heterojunction bipolar transistors | |
| JPH06163566A (ja) | ヘテロ接合バイポーラ・トランジスタの１／ｆ雑音の縮減 | |
| US5242843A (en) | Method for making a heterojunction bipolar transistor with improved high frequency response | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPH02235340A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3470281B2 (ja) | 半導体装置の製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0654780B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3719985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0571171B2 (ja) | ||
| JP3158410B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPH10107042A (ja) | 化合物半導体装置 |