JPH0380543A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0380543A JPH0380543A JP21594889A JP21594889A JPH0380543A JP H0380543 A JPH0380543 A JP H0380543A JP 21594889 A JP21594889 A JP 21594889A JP 21594889 A JP21594889 A JP 21594889A JP H0380543 A JPH0380543 A JP H0380543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- type
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims description 56
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract 2
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 101100125839 Xenopus laevis inka1-a gene Proteins 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 101100473036 Mus musculus Hnrnpa1 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ヘテロジャンクシぎンバイポーラトランジスタＣ以下、
ＨＢＴと云う、）、ホットエレクトロントランジスタ（
以下、）ＩＥＴと云う、）、及び、レゾナントトンネリ
ングホットエレクトロントランジスタ（以下、ＲＨＥＴ
と云う、）の改良、特に、ベース・コレクタ間の接合容
量を低減する改良に関し、 ベース・コレクタ間の接合面積を小さくして接合容量を
減少し、動作速度の速いＨＢＴ、ＷＥＴ、及び、ＲＨＥ
Ｔを供給することを目的とし、上記の目的のうちのＨＢ
Ｔは、基板上にｎ型のＩｎＧａＡｓ層よりなるコレクタ
コンタクト層が形成され、このｎ型のＩｎＧａＡｓ層よ
りなるコレクタコンタクト層の一部領域上に、ｎ型のＩ
ｎＰ層よりなるコレクタ層が形成され、このｎ型のＩｎ
Ｐ）ｉよりなるコレクタ層上に、このコレクタ層よりひ
さし状に突出してｐ型のＩ ｎＧａＡｓ層よりなるベー
ス層が形成され、このｐ型のＩ ｎＧａＡｓよりなるベ
ース層上に、ｎ型のＩ ｎＡｊ！Ａｓ層よりなり、前記
のコレクタ層とお〜む藤岡−の面積を有するエミッタ層
が形成され、このｎ型のＩｎＡｊｊＡｓ層よりなるエミ
ッタ層上に、ｎ０型のＩ ｒＣＳａＡｓ層よりなるエミ
ッタコンタクト層が形成され、このｎ“型のＩ ｎＧａ
Ａｓ層よりなるエミッタコンタクト層上にエミッタ電極
が形成され、前記のｐ型のＩｎＧａＡｓ層よりなるベー
ス層上にベース電極が形成され、前記のｎ型のＩｎＧａ
Ａｓ層よりなるコレクタコンタクト層上にコレクタ電極
が形成されている半導体装置をもって構成される。
ＨＢＴと云う、）、ホットエレクトロントランジスタ（
以下、）ＩＥＴと云う、）、及び、レゾナントトンネリ
ングホットエレクトロントランジスタ（以下、ＲＨＥＴ
と云う、）の改良、特に、ベース・コレクタ間の接合容
量を低減する改良に関し、 ベース・コレクタ間の接合面積を小さくして接合容量を
減少し、動作速度の速いＨＢＴ、ＷＥＴ、及び、ＲＨＥ
Ｔを供給することを目的とし、上記の目的のうちのＨＢ
Ｔは、基板上にｎ型のＩｎＧａＡｓ層よりなるコレクタ
コンタクト層が形成され、このｎ型のＩｎＧａＡｓ層よ
りなるコレクタコンタクト層の一部領域上に、ｎ型のＩ
ｎＰ層よりなるコレクタ層が形成され、このｎ型のＩｎ
Ｐ）ｉよりなるコレクタ層上に、このコレクタ層よりひ
さし状に突出してｐ型のＩ ｎＧａＡｓ層よりなるベー
ス層が形成され、このｐ型のＩ ｎＧａＡｓよりなるベ
ース層上に、ｎ型のＩ ｎＡｊ！Ａｓ層よりなり、前記
のコレクタ層とお〜む藤岡−の面積を有するエミッタ層
が形成され、このｎ型のＩｎＡｊｊＡｓ層よりなるエミ
ッタ層上に、ｎ０型のＩ ｒＣＳａＡｓ層よりなるエミ
ッタコンタクト層が形成され、このｎ“型のＩ ｎＧａ
Ａｓ層よりなるエミッタコンタクト層上にエミッタ電極
が形成され、前記のｐ型のＩｎＧａＡｓ層よりなるベー
ス層上にベース電極が形成され、前記のｎ型のＩｎＧａ
Ａｓ層よりなるコレクタコンタクト層上にコレクタ電極
が形成されている半導体装置をもって構成される。
上記の目的のうちのＨＥＴは、基板上にｎ型のＩｎＧａ
Ａｓ層よりなるコレクタ層が形成され、このｎ型のＩｎ
ＧａＡｓ層よりなるコレクタ層の一部領域上に、ｉ型の
Ｉ ｎ ＰＪｉよりなるコレクタバリヤ層が形成され、
このｉ型のＩｎＰ層よりなるコレクタバリヤ層上に、こ
のコレクタバリヤ層よりひさし状に突出してｎ型のＩ
ｎＧａＡｓ層よりなるベース層が形成され、このｎ型の
Ｉ ｎＧａＡｓ１ｌよりなるベース層上に、ｉ型の１
ｎＧａＡｓ層よりなり前記のコレクタバリヤ層とお＼む
ね同一の面積を有するエミッタバリヤ層が形成され、こ
の１型のＩｎＡｊ！Ａｓ層よりなるエミッタバリヤ層上
に、ｎ型のＩ ｎＧａＡｓ層よりなるエミッタ層が形成
され、このｎ型のＩｎＧａＡｓ層よりなるエミッタ層上
にエミッタ電極が形成され、前記のｎ型のＩ ｎＣ；ａ
Ａｓ層よりなるベース層上にベース電極が形成され、前
記のｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層上にコ
レクタ層上が形成されている半導体装置をもって構成さ
れる。
Ａｓ層よりなるコレクタ層が形成され、このｎ型のＩｎ
ＧａＡｓ層よりなるコレクタ層の一部領域上に、ｉ型の
Ｉ ｎ ＰＪｉよりなるコレクタバリヤ層が形成され、
このｉ型のＩｎＰ層よりなるコレクタバリヤ層上に、こ
のコレクタバリヤ層よりひさし状に突出してｎ型のＩ
ｎＧａＡｓ層よりなるベース層が形成され、このｎ型の
Ｉ ｎＧａＡｓ１ｌよりなるベース層上に、ｉ型の１
ｎＧａＡｓ層よりなり前記のコレクタバリヤ層とお＼む
ね同一の面積を有するエミッタバリヤ層が形成され、こ
の１型のＩｎＡｊ！Ａｓ層よりなるエミッタバリヤ層上
に、ｎ型のＩ ｎＧａＡｓ層よりなるエミッタ層が形成
され、このｎ型のＩｎＧａＡｓ層よりなるエミッタ層上
にエミッタ電極が形成され、前記のｎ型のＩ ｎＣ；ａ
Ａｓ層よりなるベース層上にベース電極が形成され、前
記のｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層上にコ
レクタ層上が形成されている半導体装置をもって構成さ
れる。
上記の目的のうちのＲＨＥＴは、基板上にｎ型のＩ ｎ
ＧａＡｓ層よりなるコレクタ層が形成され、このｎ型の
ＩｎＧａＡｓ層よりなるコレクタ層の一部領域上に、ｉ
型のＩｎＰ層よりなるコレクタバリヤ層が形成され、こ
のｉ型のＩｎＰ層よりなるコレクタバリヤ層上に、この
コレクタバリヤ層よりひさし状に突出してｎ型の１ｎＧ
ａＡｓ層よりなるベース層が形成され、このｎ型のＩ
ｎＧａＡｓ層よりなるベース層上に、ｉ型のＩ ｎＡｊ
！Ａｓ層よりなり前記のコレクタバリヤ層とお覧むね同
一の面積を有する第１のエミッタバリヤ層が形成され、
このｉ型のＩ ｎＡＩ！、Ａｓ層よりなる第１のエミッ
タバリヤ層上に、ｉ型のＩｎＣａＡｓ層とｉ型のＩ ｎ
ＡｆｆｉＡｓｔｉよりなる第２のエミッタバリヤ層とが
順次形成され、このｉ型のＩｎＡｎ！Ａｓ層よりなる第
２のエミッタバリヤ層上に、ｎ型のＩ ｎＧａＡｓ層よ
りなるエミッタ層が形成され、このｎ型のＩ ｎＧａＡ
ｓ層よりなるエミッタ層上にエミッタ電極が形成され、
前記のｎ型のＩｎＧａＡｓ層よりなるベース層上にベー
ス電極が形成され、前記のｎ型のＩｎＧａＡｓ層よりな
るコレクタ層上にコレクタ電極が形成されている半導体
装置をもって構成される。
ＧａＡｓ層よりなるコレクタ層が形成され、このｎ型の
ＩｎＧａＡｓ層よりなるコレクタ層の一部領域上に、ｉ
型のＩｎＰ層よりなるコレクタバリヤ層が形成され、こ
のｉ型のＩｎＰ層よりなるコレクタバリヤ層上に、この
コレクタバリヤ層よりひさし状に突出してｎ型の１ｎＧ
ａＡｓ層よりなるベース層が形成され、このｎ型のＩ
ｎＧａＡｓ層よりなるベース層上に、ｉ型のＩ ｎＡｊ
！Ａｓ層よりなり前記のコレクタバリヤ層とお覧むね同
一の面積を有する第１のエミッタバリヤ層が形成され、
このｉ型のＩ ｎＡＩ！、Ａｓ層よりなる第１のエミッ
タバリヤ層上に、ｉ型のＩｎＣａＡｓ層とｉ型のＩ ｎ
ＡｆｆｉＡｓｔｉよりなる第２のエミッタバリヤ層とが
順次形成され、このｉ型のＩｎＡｎ！Ａｓ層よりなる第
２のエミッタバリヤ層上に、ｎ型のＩ ｎＧａＡｓ層よ
りなるエミッタ層が形成され、このｎ型のＩ ｎＧａＡ
ｓ層よりなるエミッタ層上にエミッタ電極が形成され、
前記のｎ型のＩｎＧａＡｓ層よりなるベース層上にベー
ス電極が形成され、前記のｎ型のＩｎＧａＡｓ層よりな
るコレクタ層上にコレクタ電極が形成されている半導体
装置をもって構成される。
〔産業上の利用分野］
本発明は、ＨＢＴ％ＨＥＴ、及び、ＲＨＥＴの改良、特
に、ベース・コレクタ間の接合容量を低減する改良に関
する。
に、ベース・コレクタ間の接合容量を低減する改良に関
する。
化合物半導体を使用したＨＥＴは、ベース層を走行する
電子の速度がｌＱ”ｃ＋＊／ｓ程度で、電界効果トラン
ジスタに比べて１桁程度速いため、超高速デバイスとし
て注目されている。現在は、エミッタ層、ベース層、コ
レクタ層にＧａＡｓを使用し、エミッタバリヤ層にＡｊ
！ＧａＡｓを使用したＨＥＴが主流をなしているが、エ
ミッタ層、ベース層、コレクタ層にＩｎＧａＡｓを使用
し、エミッタバリヤ層にＩ ｎＡｊ！Ａｓを使用すると
、ＩｎＧａＡｓの電子の移動度がＧａｐｓに比べて大き
いことから、より高速化が可能になり、また、ＩｎＧａ
ＡｓのＬ谷とｒ谷のセパレージぢンエネルギーがＧａＡ
ｓに比べて大きいので、電流利得をさらに大きくするこ
とが可能である。
電子の速度がｌＱ”ｃ＋＊／ｓ程度で、電界効果トラン
ジスタに比べて１桁程度速いため、超高速デバイスとし
て注目されている。現在は、エミッタ層、ベース層、コ
レクタ層にＧａＡｓを使用し、エミッタバリヤ層にＡｊ
！ＧａＡｓを使用したＨＥＴが主流をなしているが、エ
ミッタ層、ベース層、コレクタ層にＩｎＧａＡｓを使用
し、エミッタバリヤ層にＩ ｎＡｊ！Ａｓを使用すると
、ＩｎＧａＡｓの電子の移動度がＧａｐｓに比べて大き
いことから、より高速化が可能になり、また、ＩｎＧａ
ＡｓのＬ谷とｒ谷のセパレージぢンエネルギーがＧａＡ
ｓに比べて大きいので、電流利得をさらに大きくするこ
とが可能である。
また、Ｉ ｎＧａＡｓ層と、ＩｎＧａＡｓよりバンドギ
ャップＥ、の大きいＩｎＡｌ！、Ａｓｌとのヘテロジャ
ンクシランを使用したＨＢＴは、電流利得が高いこと、
寄生抵抗が低いこと等の特徴を有している。
ャップＥ、の大きいＩｎＡｌ！、Ａｓｌとのヘテロジャ
ンクシランを使用したＨＢＴは、電流利得が高いこと、
寄生抵抗が低いこと等の特徴を有している。
ＨＢＴ、ＨＥＴ、さらにはＨＥＴのエミッタバリヤ層を
２段に形成したＲＨＥＴは、いずれも類似した構成をな
しているので、それらの代表例としてＨＥＴの構成を第
８図に示す０図において、１はＩｎＰ基板であり、１６
は不純物濃度約１×１０”ｅｌｌ−”、厚さ約３，００
０人のｎ”−１ｎＧａＡｓＪｉよりなるコレクタ層であ
り、１７は不純物濃度約Ｉ Ｘ Ｉ Ｏ”ａｍ−”、厚
さ約１，０００人のｎ−ｒｎＧａＡｓｌｉよりなるサブ
コレクタ層であり、１８は厚さ約２，０００人の１−Ｉ
ｎＡｊｔＧａＡｓ層よりなるコレクタバリヤ層であり、
１１は不純物濃度約ｌ×１０目ＣＩ −”、厚さ約３０
０人のｎ−ＩｎＣ；ａＡｓ層よりなるベース層であり、
１２は厚さ約５０人の１−ＩｎＧａＡｓ層よりなるエミ
ッタバリヤ層であり、１３は不純物濃度約５Ｘ１０”ｃ
ｌ−２、淳さ約２，０００人のｎ−ＩｎＧａＡｓ層より
なる工よツタ層であり、Ｅは工ξシタ電極であり、Ｂは
ベース電極であり、Ｃはコレクタ電極である。第９図に
、このＨＢＴにバイアス電圧を印加した時のバンドダイ
ヤグラムを示す、こ＼で、ＥＣは伝導帯の底のエネルギ
ーを示し、Ｅ、はファルξレベルを示す、バイアス電圧
印加時には、エミッタ層からのホットエレクトロンがエ
ミッタバリヤ層をトンネリングしてベース層に流れ、さ
らにコレクタバリヤ層を越えてコレクタ層に流入する。
２段に形成したＲＨＥＴは、いずれも類似した構成をな
しているので、それらの代表例としてＨＥＴの構成を第
８図に示す０図において、１はＩｎＰ基板であり、１６
は不純物濃度約１×１０”ｅｌｌ−”、厚さ約３，００
０人のｎ”−１ｎＧａＡｓＪｉよりなるコレクタ層であ
り、１７は不純物濃度約Ｉ Ｘ Ｉ Ｏ”ａｍ−”、厚
さ約１，０００人のｎ−ｒｎＧａＡｓｌｉよりなるサブ
コレクタ層であり、１８は厚さ約２，０００人の１−Ｉ
ｎＡｊｔＧａＡｓ層よりなるコレクタバリヤ層であり、
１１は不純物濃度約ｌ×１０目ＣＩ −”、厚さ約３０
０人のｎ−ＩｎＣ；ａＡｓ層よりなるベース層であり、
１２は厚さ約５０人の１−ＩｎＧａＡｓ層よりなるエミ
ッタバリヤ層であり、１３は不純物濃度約５Ｘ１０”ｃ
ｌ−２、淳さ約２，０００人のｎ−ＩｎＧａＡｓ層より
なる工よツタ層であり、Ｅは工ξシタ電極であり、Ｂは
ベース電極であり、Ｃはコレクタ電極である。第９図に
、このＨＢＴにバイアス電圧を印加した時のバンドダイ
ヤグラムを示す、こ＼で、ＥＣは伝導帯の底のエネルギ
ーを示し、Ｅ、はファルξレベルを示す、バイアス電圧
印加時には、エミッタ層からのホットエレクトロンがエ
ミッタバリヤ層をトンネリングしてベース層に流れ、さ
らにコレクタバリヤ層を越えてコレクタ層に流入する。
なお、ベース層に本来存在するエレクトロンがコレクタ
層に流れるのは、コレクタバリヤ層によって抑制される
。
層に流れるのは、コレクタバリヤ層によって抑制される
。
〔発明が解決しようとする！！８〕
ところで、ＨＥＴをはしめ、ＨＥＴと類（以した構成を
有するＨＢＴＳＲＨＥＴをさらに高速化するためには、
いずれもベース・コレクタ間の接合容量を低減すること
が必要である。
有するＨＢＴＳＲＨＥＴをさらに高速化するためには、
いずれもベース・コレクタ間の接合容量を低減すること
が必要である。
第８図に示すＨＥＴにおいてベース・コレクタ間の接合
容量を低減するには、１−１ｎＡｆｆｉＧａＡｓｌｌよ
りなるコレクタバリヤ層１８をコレクタ電流通路として
必要のない領域、即ち、ベース１ｉ極Ｂ直下の領域から
選択的にエツチング除去する方法と、同じくベース電極
日直下のｎ−１ｎＧａＡｓＪｉよりなるサブコレクタｌ
ｉｔマにイオン注入をなしてこれを不活性化する方法と
が考えられる。
容量を低減するには、１−１ｎＡｆｆｉＧａＡｓｌｌよ
りなるコレクタバリヤ層１８をコレクタ電流通路として
必要のない領域、即ち、ベース１ｉ極Ｂ直下の領域から
選択的にエツチング除去する方法と、同じくベース電極
日直下のｎ−１ｎＧａＡｓＪｉよりなるサブコレクタｌ
ｉｔマにイオン注入をなしてこれを不活性化する方法と
が考えられる。
しかし、ｌ−１ｎＡｆＧａＡｓｌｉｌよりなるコレクタ
バリヤ層１Ｂは、ＨＥＴを構成する他の層と同一の元素
を含むため、これを選択的にエツチングすることは困難
である。また、イオン注入による不活性化も、サブコレ
クタ層１７をなすＩｎＧａＡｓのバンドギャップが０．
７５ｅＶと狭いため困難である。
バリヤ層１Ｂは、ＨＥＴを構成する他の層と同一の元素
を含むため、これを選択的にエツチングすることは困難
である。また、イオン注入による不活性化も、サブコレ
クタ層１７をなすＩｎＧａＡｓのバンドギャップが０．
７５ｅＶと狭いため困難である。
本発明の目的は、この欠点を解消することにあり、ベー
ス・コレクタ間の接合面積を小さくして接合容量を減少
し、動作速度の速いＨＢＴ、ＨＥＴｌ及び、ＲＨＥＴを
供給することにある。
ス・コレクタ間の接合面積を小さくして接合容量を減少
し、動作速度の速いＨＢＴ、ＨＥＴｌ及び、ＲＨＥＴを
供給することにある。
（課題を解決するための手段〕
上記の目的のうちのＨＢＴは、基板（１）上にｎ型のＩ
ｎＧａＡｓ層よりなるコレクタコンタクト層（２）が
形成され、このｎ型のＩｎＧａＡｓ層よりなるコレクタ
コンタクト層（２）の一部領域上に、ｎ型のｆｎＰ層よ
りなるコレクタ層（３）が形成され、このｎ型のＩｎＰ
層よりなるコレクタ層（３）上に、このコレクタ層（３
）よりひさし状に突出してｐ型のＩｎＧａＡｓ層よりな
るベース層（４）が形成され、このｐ’ＭのＩ ｎＧａ
Ａｓよりなるベース層（４）上に、ｎ型のＩ ｎＡＩ！
Ａｓ層よりなり、前記のコレクタ層（３）とお＼むね同
一の面積を有するエミッタ層（５）が形成され、このｎ
型のＩ ｎＡ／！Ａｓ層よりなる工雫ツタ層（５）上に
、ｎ９型のＩ ｎＧａＡｓ層よりなるエミッタコンタク
ト層（６）が形成され、このｎ９型のＩｎＧａＡｓ層よ
りなるエミッタコンタクト層（６）上に工電ツタ電極（
Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓＪｌｉより
なるベース層（４）上にベース電極（Ｂ）が形成され、
前記のｎ型のＩｎＧａＡｓ層よりなるコレクタコンタク
ト層（２）上にコレクタ電極（Ｃ）が形成されている半
導体装置によって遠戚される。
ｎＧａＡｓ層よりなるコレクタコンタクト層（２）が
形成され、このｎ型のＩｎＧａＡｓ層よりなるコレクタ
コンタクト層（２）の一部領域上に、ｎ型のｆｎＰ層よ
りなるコレクタ層（３）が形成され、このｎ型のＩｎＰ
層よりなるコレクタ層（３）上に、このコレクタ層（３
）よりひさし状に突出してｐ型のＩｎＧａＡｓ層よりな
るベース層（４）が形成され、このｐ’ＭのＩ ｎＧａ
Ａｓよりなるベース層（４）上に、ｎ型のＩ ｎＡＩ！
Ａｓ層よりなり、前記のコレクタ層（３）とお＼むね同
一の面積を有するエミッタ層（５）が形成され、このｎ
型のＩ ｎＡ／！Ａｓ層よりなる工雫ツタ層（５）上に
、ｎ９型のＩ ｎＧａＡｓ層よりなるエミッタコンタク
ト層（６）が形成され、このｎ９型のＩｎＧａＡｓ層よ
りなるエミッタコンタクト層（６）上に工電ツタ電極（
Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓＪｌｉより
なるベース層（４）上にベース電極（Ｂ）が形成され、
前記のｎ型のＩｎＧａＡｓ層よりなるコレクタコンタク
ト層（２）上にコレクタ電極（Ｃ）が形成されている半
導体装置によって遠戚される。
上記の目的のうちのＨＥＴは、基板（１）上にｎ型のＩ
ｎＧａＡｓ層よりなるコレクタ層（９）が形成され、こ
のｎ型のＩｎＣｌａＡｓ層よりなるコレクタ層（９）の
一部領域上に、ｉ型のＩｎＰ層よりなるコレクタバリヤ
層（１０）が形成され、このｉ型のＩｎＰ層よりなるコ
レクタバリヤ層（ｌＯ）上に、このコレクタバリヤ層（
１０）よりひさし状に突出してｎ型のＩ ｎＧａＡｓ層
よりなるベース層（１１）が形成され、このｎ型のＩ
ｎＧａＡｓ層よりなるベース層（１１）上に、ｉ型のＩ
ｎＡｊ！Ａｓ層よりなり前記のコレクタバリヤ層（１０
）とお＼むね同一の面積を有するエミッタバリヤ層（１
２）が形成され、このｉ型のＩ ｎＡｌＡｓ層よりなる
エミッタバリヤ層（１２）上に、ｎ型のＩｎＧａＡｓ層
よりなるエミッタ層（１３）が形成され、このｎ型のＩ
ｎＧａＡｓ１ｌよりなるエミッタ層（１３）上にエミッ
タ電極（Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓ１
！よりなるベース層（１１）上にベース電極（Ｂ）が形
成され、前記のｎ型のＩｎＧａＡｓ層よりなるコレクタ
層（９）上にコレクタ電極（Ｃ）が形成されている半導
体装置によって達成される。
ｎＧａＡｓ層よりなるコレクタ層（９）が形成され、こ
のｎ型のＩｎＣｌａＡｓ層よりなるコレクタ層（９）の
一部領域上に、ｉ型のＩｎＰ層よりなるコレクタバリヤ
層（１０）が形成され、このｉ型のＩｎＰ層よりなるコ
レクタバリヤ層（ｌＯ）上に、このコレクタバリヤ層（
１０）よりひさし状に突出してｎ型のＩ ｎＧａＡｓ層
よりなるベース層（１１）が形成され、このｎ型のＩ
ｎＧａＡｓ層よりなるベース層（１１）上に、ｉ型のＩ
ｎＡｊ！Ａｓ層よりなり前記のコレクタバリヤ層（１０
）とお＼むね同一の面積を有するエミッタバリヤ層（１
２）が形成され、このｉ型のＩ ｎＡｌＡｓ層よりなる
エミッタバリヤ層（１２）上に、ｎ型のＩｎＧａＡｓ層
よりなるエミッタ層（１３）が形成され、このｎ型のＩ
ｎＧａＡｓ１ｌよりなるエミッタ層（１３）上にエミッ
タ電極（Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓ１
！よりなるベース層（１１）上にベース電極（Ｂ）が形
成され、前記のｎ型のＩｎＧａＡｓ層よりなるコレクタ
層（９）上にコレクタ電極（Ｃ）が形成されている半導
体装置によって達成される。
上記の目的のうちのＲＨＥＴは、基板（１）上にｎ型の
Ｉ ｎＧａＡｓ層よりなるコレクタ層（９）が形成され
、このｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層（９
）の一部領域上に、ｉ型のＩｎＰ層よりなるコレクタバ
リヤ層（１０）が形成され、このｉ型のＩｎＰ層よりな
るコレクタバリヤ層（１０）上に、このコレクタバリヤ
層（１０）よりひさし状に突出してｎ型のＩ ｎＧａＡ
ｓ層よりなるベース層（１１）が形成され、このｎ型の
Ｉ ｎＧａＡｓ層よりなるベース層（１１）上に、ｉ型
のＩｎＡｊ！Ａｓ層よりなり前記のコレクタバリヤ層（
ｌＯ）とお〜むね同一の面積を有する第１のエミッタバ
リヤ層（１２）が形成され、このｉ型のＩ ｎＡｊ！Ａ
ｓ層よりなる第１のエミッタバリヤ層（１２）上に、ｉ
型のＩｎＧａＡｓ１１（１４）と１型のＩｎＡｌＡｓ層
よりなる第２のエミッタバリヤ層（１５）とが順次形成
され、このｉ型のＩ ｎＡｊ！Ａｓ層よりなる第２のエ
ミッタバリヤ層（１５）上に、ｎ型のＩｎＧａＡｓ層よ
りなる工稟ツタ層（１３）が形成され、このｎ型のＩｎ
ＣｌａＡｓ層よりなるエミッタ層（１３）上に工果ツタ
電極（Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓ層よ
りなるベース層（１１）上にベース電極（Ｂ）が形成さ
れ、前記のｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層
（９）上にコレクタ電極（Ｃ）が形成されている半導体
装置によって遠戚される。
Ｉ ｎＧａＡｓ層よりなるコレクタ層（９）が形成され
、このｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層（９
）の一部領域上に、ｉ型のＩｎＰ層よりなるコレクタバ
リヤ層（１０）が形成され、このｉ型のＩｎＰ層よりな
るコレクタバリヤ層（１０）上に、このコレクタバリヤ
層（１０）よりひさし状に突出してｎ型のＩ ｎＧａＡ
ｓ層よりなるベース層（１１）が形成され、このｎ型の
Ｉ ｎＧａＡｓ層よりなるベース層（１１）上に、ｉ型
のＩｎＡｊ！Ａｓ層よりなり前記のコレクタバリヤ層（
ｌＯ）とお〜むね同一の面積を有する第１のエミッタバ
リヤ層（１２）が形成され、このｉ型のＩ ｎＡｊ！Ａ
ｓ層よりなる第１のエミッタバリヤ層（１２）上に、ｉ
型のＩｎＧａＡｓ１１（１４）と１型のＩｎＡｌＡｓ層
よりなる第２のエミッタバリヤ層（１５）とが順次形成
され、このｉ型のＩ ｎＡｊ！Ａｓ層よりなる第２のエ
ミッタバリヤ層（１５）上に、ｎ型のＩｎＧａＡｓ層よ
りなる工稟ツタ層（１３）が形成され、このｎ型のＩｎ
ＣｌａＡｓ層よりなるエミッタ層（１３）上に工果ツタ
電極（Ｅ）が形成され、前記のｎ型のＩｎＧａＡｓ層よ
りなるベース層（１１）上にベース電極（Ｂ）が形成さ
れ、前記のｎ型のＩ ｎＧａＡｓ層よりなるコレクタ層
（９）上にコレクタ電極（Ｃ）が形成されている半導体
装置によって遠戚される。
本発明の請求項１に対応するＨＢＴにおいては、コレク
タ層にｎ−１ｎＰを使用し、また、請求項２に対応する
ＨＥＴと請求項３に対応するＲＨＥＴとにおいては、コ
レクタバリヤ層に１−１ｎＰを使用し、これを水１０と
塩酸１との混合液を使用して選択的にサイドエツチング
することによって、ＨＢＴの場合にはベース電極直下の
コレクタ層が除去され、また、ＨＥＴとＲＨＥＴとにお
いては、ベース電極直下のコレクタバリヤ層が除去され
ているので、ベース・コレクタ間の接合面積が小さくな
って接合容量が減少し、動作速度が一層高速化される。
タ層にｎ−１ｎＰを使用し、また、請求項２に対応する
ＨＥＴと請求項３に対応するＲＨＥＴとにおいては、コ
レクタバリヤ層に１−１ｎＰを使用し、これを水１０と
塩酸１との混合液を使用して選択的にサイドエツチング
することによって、ＨＢＴの場合にはベース電極直下の
コレクタ層が除去され、また、ＨＥＴとＲＨＥＴとにお
いては、ベース電極直下のコレクタバリヤ層が除去され
ているので、ベース・コレクタ間の接合面積が小さくな
って接合容量が減少し、動作速度が一層高速化される。
なお、コレクタバリヤ層が従来のＩｎＡｊ！ＧａＡｓ層
からＩｎＰ層に変わっても、トランジスタの特性に大き
な変化はない。
からＩｎＰ層に変わっても、トランジスタの特性に大き
な変化はない。
以下、図面を参照しつ〜、本発明に係る半導体装置の三
つの実施例について、その製造方法を説明して、本発明
の構成と特有の効果とをさらに明らかにする。
つの実施例について、その製造方法を説明して、本発明
の構成と特有の効果とをさらに明らかにする。
ｔｉｌｌ（請求項１に対応するＨＢＴの製造方法）第２
図参照 ＩｎＰ基板１上に、分子線エピタキシャル成長法を使用
して、不純物濃度約Ｉ Ｘ １０ ”ｃｍ−”、厚さ約
３，０００人のｎ −１ｎ Ｇ ａ Ａ ｓ ｆｌｉ
２と、不純物濃度約ｌＸｌ０”ｃｍ−３、厚さ約１，０
００人のｎ−［ｎＰ１３と、不純物濃度約Ｉ Ｘ １０
”ａｓ−”厚さ約１，０００人のｐ−１ｎＧａＡｓ層
４と、不純物濃度約Ｉ Ｘ １０ ”ｃｍ−”、厚さ約
１．０００人のｎ−１ｎＡＩＡｓｊｉ５と、不純物濃度
約５×１０−雫ｄ−’、厚さ約２，０００人のｎ”−１
ｎＧａＡｓｌｉ６とを順次形成する。
図参照 ＩｎＰ基板１上に、分子線エピタキシャル成長法を使用
して、不純物濃度約Ｉ Ｘ １０ ”ｃｍ−”、厚さ約
３，０００人のｎ −１ｎ Ｇ ａ Ａ ｓ ｆｌｉ
２と、不純物濃度約ｌＸｌ０”ｃｍ−３、厚さ約１，０
００人のｎ−［ｎＰ１３と、不純物濃度約Ｉ Ｘ １０
”ａｓ−”厚さ約１，０００人のｐ−１ｎＧａＡｓ層
４と、不純物濃度約Ｉ Ｘ １０ ”ｃｍ−”、厚さ約
１．０００人のｎ−１ｎＡＩＡｓｊｉ５と、不純物濃度
約５×１０−雫ｄ−’、厚さ約２，０００人のｎ”−１
ｎＧａＡｓｌｉ６とを順次形成する。
第３図参照
全面にレジスト層を形成し、フォトリソグラフィー法を
使用してパターニングしてエミッタ形成領域にレジスト
層７を形成し、フッ酸を使用してｎ”−１ｎＧａＡｓＪ
ｉ６とｎ−１ｎＡｌＡｓ層５とをエツチングする。
使用してパターニングしてエミッタ形成領域にレジスト
層７を形成し、フッ酸を使用してｎ”−１ｎＧａＡｓＪ
ｉ６とｎ−１ｎＡｌＡｓ層５とをエツチングする。
第４図参照
再びレジスト層を形成し、フォトリソグラフィー法ヲ使
用してパターニングしてエミッタ形成領域とベース形成
領域とにレジスト層８を形成し、フッ酸を使用してｐ−
１ｎＧａＡｓ層４とｎ−ＩｎＰ基板上とをエツチングす
る。
用してパターニングしてエミッタ形成領域とベース形成
領域とにレジスト層８を形成し、フッ酸を使用してｐ−
１ｎＧａＡｓ層４とｎ−ＩｎＰ基板上とをエツチングす
る。
第５図参照
レジスト層８を除去し、水１０と塩酸１との混合液を使
用して、ｎ−ＩｎＰ層３のみを選択的にサイドエツチン
グする。
用して、ｎ−ＩｎＰ層３のみを選択的にサイドエツチン
グする。
第６図参照
ｎ”−１ｎＧａＡｓ層６とｐ−１ｎＧａＡｓＪ１４とｎ
−ＩｎＧａＡｓ層２との上に、それぞれクロームと金と
の二重層を蒸着してエミッタ電極Ｅとベース電極Ｂとコ
レクタ電極Ｃとを形成する。
−ＩｎＧａＡｓ層２との上に、それぞれクロームと金と
の二重層を蒸着してエミッタ電極Ｅとベース電極Ｂとコ
レクタ電極Ｃとを形成する。
この結果、ｎ−１ｎＡｆｆｉＡｓ層５を工稟ツタ層とし
、ｐ −Ｅ ｎ Ｇ ａ Ａ ｓ ｊｉ ４をベース層
とし、ｎ−ＩｎＰ層３をコレクタ層とし、ｎ”−１ｎＧ
ａＡｓ層６をエミッタコンタクト層とし、ｎ−１ｎＧａ
Ａｓ層２をコレクタコンタクト層とするＨＢＴがＩｎＰ
基板１上に形成され、ベース・コレクタ間の接合容量は
従来例に比べて小さくなる。
、ｐ −Ｅ ｎ Ｇ ａ Ａ ｓ ｊｉ ４をベース層
とし、ｎ−ＩｎＰ層３をコレクタ層とし、ｎ”−１ｎＧ
ａＡｓ層６をエミッタコンタクト層とし、ｎ−１ｎＧａ
Ａｓ層２をコレクタコンタクト層とするＨＢＴがＩｎＰ
基板１上に形成され、ベース・コレクタ間の接合容量は
従来例に比べて小さくなる。
筆童貞（請求項２に対応するＨＥＴの製造方法）第６図
参照 ＩｎＰ基板１上に分子線エピタキシャル成長性を使用し
て、不純物濃度約Ｉ Ｘ １０ ”ｃｒｓ−”、厚さ約
３，０００人のｎ−１ｎＧａＡｓ層９と、厚さ約２．０
００人の１−１ｎＰ層１０と、不純物濃度約ｌＸ ｌ
Ｏ”ＣＩ−”、厚さ約３００人のｎ−ＩｎＧａＡｓ層１
１と、厚さ約５０人の１−１ｎＡｆＡｓ層１２と、不純
物濃度約５×１０１ｃ１１Ｉ″′、厚さ約２．０００人
のｎ−１ｎＧａＡｓＪｉ１３とを順次形成する。
参照 ＩｎＰ基板１上に分子線エピタキシャル成長性を使用し
て、不純物濃度約Ｉ Ｘ １０ ”ｃｒｓ−”、厚さ約
３，０００人のｎ−１ｎＧａＡｓ層９と、厚さ約２．０
００人の１−１ｎＰ層１０と、不純物濃度約ｌＸ ｌ
Ｏ”ＣＩ−”、厚さ約３００人のｎ−ＩｎＧａＡｓ層１
１と、厚さ約５０人の１−１ｎＡｆＡｓ層１２と、不純
物濃度約５×１０１ｃ１１Ｉ″′、厚さ約２．０００人
のｎ−１ｎＧａＡｓＪｉ１３とを順次形成する。
第７図参照
第１例と同様の方法を使用してメサエッチングをなして
、第７図に示す形状に形成する。
、第７図に示す形状に形成する。
第１ｂ図参照
水１０と塩酸ｌとの混合液を使用して、１−ＩｎＰ層１
０を選択的にサイドエツチングした後、第１例と同様に
、エミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを
形成することによって、ｎ−ＩｎＧａＡｓ１ｉｌ１３を
工Ｑ ”／夕層とし、１−１ｎＡｎ！ＡｓＪｉ１２を工
Ｓ−／タバリャ層とし、ｎ−１ｎＧａＡｓ１１１１をベ
ース層とし、１−１ｎＰ層１０をコレクタバリヤ層とし
、ｎ−１ｎＧａＡｓ層９をコレクタ層とするＨＥＴがＩ
ｎＰ基板上に形成され、ベース・コレクタ間の接合容量
は従来例に比べて小さくなる。
０を選択的にサイドエツチングした後、第１例と同様に
、エミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを
形成することによって、ｎ−ＩｎＧａＡｓ１ｉｌ１３を
工Ｑ ”／夕層とし、１−１ｎＡｎ！ＡｓＪｉ１２を工
Ｓ−／タバリャ層とし、ｎ−１ｎＧａＡｓ１１１１をベ
ース層とし、１−１ｎＰ層１０をコレクタバリヤ層とし
、ｎ−１ｎＧａＡｓ層９をコレクタ層とするＨＥＴがＩ
ｎＰ基板上に形成され、ベース・コレクタ間の接合容量
は従来例に比べて小さくなる。
策ユ狙（請求項３に対応するＲＨＥＴの製造方法）第１
Ｃ図参照 第２例の１−１ｎＡＩ！Ａｓ層よりなるエミッタバリヤ
７１１２を２段に形成するものとし、その他の構成は第
２例と同一である。即ち、第２例の１−ＩｎＡｆＡｓｎ
ＧａＡｓ層１４ＧａＡｓｌ！１３との間にｉ−Ｉ ｎＧ
ａＡｓ層１４と１−１ｎＡｆｆｉＡｓ層１５との二重層
を形成することによって、ｎ−１ｎＧａＡｓ層１３を工
Ｑ ”／夕層とし、ｌ−１ｎＡｌＡｓ７１１５を第２の
エミッタバリヤ層とし、１−ＩｎＡｊ！ＡｓＪｉ１２を
第１のエミッタバリヤ層とし、ｎ−１ｎＧａＡｓ層１１
をベース層とし、１−ＩｎＰ層１０をコレクタバリヤ層
とし、ｎ−１ｎＧａＡｓ眉９をコレクタ層とし、Ｅを工
電ツタ電極とし、Ｂをベース電極とし、Ｃをコレクタ電
極とするＲＨＥＴがＩｎＰ基板１上に形成され、ベース
・コレクタ間の接合容量は従来例に比べて小さくなる。
Ｃ図参照 第２例の１−１ｎＡＩ！Ａｓ層よりなるエミッタバリヤ
７１１２を２段に形成するものとし、その他の構成は第
２例と同一である。即ち、第２例の１−ＩｎＡｆＡｓｎ
ＧａＡｓ層１４ＧａＡｓｌ！１３との間にｉ−Ｉ ｎＧ
ａＡｓ層１４と１−１ｎＡｆｆｉＡｓ層１５との二重層
を形成することによって、ｎ−１ｎＧａＡｓ層１３を工
Ｑ ”／夕層とし、ｌ−１ｎＡｌＡｓ７１１５を第２の
エミッタバリヤ層とし、１−ＩｎＡｊ！ＡｓＪｉ１２を
第１のエミッタバリヤ層とし、ｎ−１ｎＧａＡｓ層１１
をベース層とし、１−ＩｎＰ層１０をコレクタバリヤ層
とし、ｎ−１ｎＧａＡｓ眉９をコレクタ層とし、Ｅを工
電ツタ電極とし、Ｂをベース電極とし、Ｃをコレクタ電
極とするＲＨＥＴがＩｎＰ基板１上に形成され、ベース
・コレクタ間の接合容量は従来例に比べて小さくなる。
以上説明せるとおり、本発明に係る半導体装置において
は、ベース電極直下にはコレクタ層（ＨＢＴの場合）ま
たはコレクタバリヤ層（ＨＥＴ。
は、ベース電極直下にはコレクタ層（ＨＢＴの場合）ま
たはコレクタバリヤ層（ＨＥＴ。
ＲＨＥＴの場合）が存在しないので、ベース・コレクタ
間の接合面積が小さくなって接合容量が減少し、半導体
装置の動作速度の一層の高速化が可能になった。
間の接合面積が小さくなって接合容量が減少し、半導体
装置の動作速度の一層の高速化が可能になった。
第１ａ図は、本発明の第１の実施例に係るＨＢＴの構成
図である。 第１ｂ図は、本発明の第２の実施例に係るＨＥＴの構成
図である。 第１ｃ図は、本発明の第３の実施例に係るＲＷＥＴの構
成図である。 第２図〜第５図は、ＨＢＴの製造工程図である。 第６図、第７図は、ＨＥＴの製造工程図である。 第８図は、従来技術に係るＨＥＴの横或園である。 第９図は、ＨＥＴのバイアス電圧印加時のバンドダイヤ
グラムである。 ７．８ ・ ９ ・ ・ ・ １０・ ・ ・ １１・ ・ ・ １２・ ・ ・ １３・ ・ ・ ＩｎＰ基板、 ｎ−１ｎＧａＡｓコレクタコンタクト層、ｎ−１ｎＰコ
レクタ層、 ｐ−１ｎＧａＡｓベ一ス層、 ｎ−１ｎＡｆｆｉＡｓ工Ｑ”）夕眉、 ｎ″″−１ｎＧａＡｓｎＧａＡｓエミッタコン タクトジスト層、 ｎ−ＩｎＧａＡｓコレクタ層、 １−１ｎＰコレクタバリヤ層、 ｎ−１ｎＧａＡｓベ一ス層、 １−ＩｎＡｊ！Ａｓエミッタバリヤ層、ｎ−１ｎＧａＡ
ｓ！ａツタ層、 １６・ １８・ １−１ｎＧａＡｓｌｌ。 ・１−１ｎＧａＡｓ第２のエミッタバリヤ層、 ｎ” −１１ＧａＡｓコレクタ層、 ・ｎ−１ｎＧａＡｓサブコレクタ層、 ・１−１ｎＡｊ！ＧａＡｓ）レクタバリャ層。
図である。 第１ｂ図は、本発明の第２の実施例に係るＨＥＴの構成
図である。 第１ｃ図は、本発明の第３の実施例に係るＲＷＥＴの構
成図である。 第２図〜第５図は、ＨＢＴの製造工程図である。 第６図、第７図は、ＨＥＴの製造工程図である。 第８図は、従来技術に係るＨＥＴの横或園である。 第９図は、ＨＥＴのバイアス電圧印加時のバンドダイヤ
グラムである。 ７．８ ・ ９ ・ ・ ・ １０・ ・ ・ １１・ ・ ・ １２・ ・ ・ １３・ ・ ・ ＩｎＰ基板、 ｎ−１ｎＧａＡｓコレクタコンタクト層、ｎ−１ｎＰコ
レクタ層、 ｐ−１ｎＧａＡｓベ一ス層、 ｎ−１ｎＡｆｆｉＡｓ工Ｑ”）夕眉、 ｎ″″−１ｎＧａＡｓｎＧａＡｓエミッタコン タクトジスト層、 ｎ−ＩｎＧａＡｓコレクタ層、 １−１ｎＰコレクタバリヤ層、 ｎ−１ｎＧａＡｓベ一ス層、 １−ＩｎＡｊ！Ａｓエミッタバリヤ層、ｎ−１ｎＧａＡ
ｓ！ａツタ層、 １６・ １８・ １−１ｎＧａＡｓｌｌ。 ・１−１ｎＧａＡｓ第２のエミッタバリヤ層、 ｎ” −１１ＧａＡｓコレクタ層、 ・ｎ−１ｎＧａＡｓサブコレクタ層、 ・１−１ｎＡｊ！ＧａＡｓ）レクタバリャ層。
Claims (1)
- 【特許請求の範囲】 ［１］基板（１）上にｎ型のＩｎＧａＡｓ層よりなるコ
レクタコンタクト層（２）が形成され、該コレクタコン
タクト層（２）の一部領域上に、ｎ型のＩｎＰ層よりな
るコレクタ層（３）が形成され、 該コレクタ層（３）上に、該コレクタ層（３）よりひさ
し状に突出してｐ型のＩｎＧａＡｓ層よりなるベース層
（４）が形成され、 該ベース層（４）上に、ｎ型のＩｎＡｌＡｓ層よりなり
、前記コレクタ層（３）と対応した位置にエミッタ層（
５）が形成されてなる ことを特徴とする半導体装置。 ［２］基板（１）上にｎ型のＩｎＧａＡｓ層よりなるコ
レクタ層（９）が形成され、 該コレクタ層（９）の一部領域上に、ｉ型のＩｎＰ層よ
りなるコレクタバリヤ層（１０）が形成され、 該コレクタバリヤ層（１０）上に、該コレクタバリヤ層
（１０）よりひさし状に突出してｎ型のＩｎＧａＡｓ層
よりなるベース層（１１）が形成され、 該ベース層（１１）上に、前記コレクタバリヤ層（１０
）と対応した位置にエミッタバリヤ層（１２）が形成さ
れ、 該エミッタバリヤ層（１２）上に、ｎ型の ＩｎＧａＡｓ層よりなるエミッタ層（１３）が形成され
てなる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215948A JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215948A JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380543A true JPH0380543A (ja) | 1991-04-05 |
| JP2808145B2 JP2808145B2 (ja) | 1998-10-08 |
Family
ID=16680906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215948A Expired - Fee Related JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808145B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703607A3 (ja) * | 1994-08-09 | 1996-04-24 | Texas Instruments Inc | |
| KR20010094662A (ko) * | 2000-03-31 | 2001-11-01 | 오근호 | 랑가사이트(Ｌａ3Ｇａ5ＳｉＯ14) 단결정의 평탄도 측정법 |
| KR20040032835A (ko) * | 2004-03-26 | 2004-04-17 | 장왕종 | 주출구를 포함한 연포장 용기를 정렬하는 지그의 구조 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
| JPS62216361A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置 |
| JPH01117359A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | 半導体装置 |
| JPH01117358A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-08-24 JP JP1215948A patent/JP2808145B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
| JPS62216361A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置 |
| JPH01117359A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | 半導体装置 |
| JPH01117358A (ja) * | 1987-10-30 | 1989-05-10 | Fujitsu Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703607A3 (ja) * | 1994-08-09 | 1996-04-24 | Texas Instruments Inc | |
| KR20010094662A (ko) * | 2000-03-31 | 2001-11-01 | 오근호 | 랑가사이트(Ｌａ3Ｇａ5ＳｉＯ14) 단결정의 평탄도 측정법 |
| KR20040032835A (ko) * | 2004-03-26 | 2004-04-17 | 장왕종 | 주출구를 포함한 연포장 용기를 정렬하는 지그의 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2808145B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05226598A (ja) | 受信用光電集積素子及びその製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0380543A (ja) | 半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6114756A (ja) | バイポ−ラトランジスタ | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH02192731A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPH02256245A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0575169B2 (ja) | ||
| JPH02189931A (ja) | バイポーラトランジスタ | |
| JPH05175223A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0453108B2 (ja) | ||
| JPH0458705B2 (ja) | ||
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0828372B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |