JP2004228236A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2004228236A JP2004228236A JP2003012605A JP2003012605A JP2004228236A JP 2004228236 A JP2004228236 A JP 2004228236A JP 2003012605 A JP2003012605 A JP 2003012605A JP 2003012605 A JP2003012605 A JP 2003012605A JP 2004228236 A JP2004228236 A JP 2004228236A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor
- conductor layer
- manufacturing
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Abstract
【課題】導体配線を形成する工程を簡略化することが可能で、低コストで簡便に製造することのできる半導体装置の製造方法を提供する。
【解決手段】半導体チップ１０の電極パッド１が形成されている面に、電極パッド１と接続した金属薄膜４を形成する工程と、金属薄膜４を互いに電気的に独立した複数の金属薄膜片に分割するように、金属薄膜４を物理的に切断する工程とから半導体装置を製造する。
【選択図】 図１
【解決手段】半導体チップ１０の電極パッド１が形成されている面に、電極パッド１と接続した金属薄膜４を形成する工程と、金属薄膜４を互いに電気的に独立した複数の金属薄膜片に分割するように、金属薄膜４を物理的に切断する工程とから半導体装置を製造する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関するものであり、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】
近年、携帯電話、携帯情報端末をはじめとして、電子機器の小型化、薄型化、軽量化の進展はめざましい。それに伴い、これらの電子機器へ搭載される半導体装置を始め、あらゆる部品も同様に、小型化、軽量化、高機能化、高性能化、高密度実装化が図られている。
【０００３】
半導体装置においては、半導体チップを収納するパッケージも、より小型のものが求められており、チップサイズとほぼ等しいチップサイズパッケージ（ＣＳＰ）等も小型実装部品の一つとなっている。また、ウエハの状態でパッケージングを行うウエハレベルＣＳＰもその一つとなりつつある。これらＣＳＰと呼ばれるものの多くは、半導体パッケージの面に外部接続端子として球形のはんだ等の金属ボールを備えている、いわゆる、ボールグリッドアレイ（ＢＧＡ）の一種とされており、半導体装置は、金属ボールを介して基板に実装される。このボールは、基板に半導体装置を表面実装する際の接着材であるとともに、サーマル・ボールとも呼ばれ、半導体装置が発する熱を放散させる役割も担っている。
【０００４】
また、半導体チップの電極部に、バンプと呼ばれるはんだや金等の突起電極を形成したフリップチップと呼ばれるものもあるが、半導体チップに外部接続端子として突起電極が設けられている点では上記ＣＳＰと同じである。
【０００５】
上記ウエハレベルＣＳＰからなる半導体装置とその製造方法の従来例について、図１５ないし図１８（ａ）〜図１８（ｃ）を用いて以下で説明する（例えば、特許文献１参照）。
【０００６】
まず、図１５および図１６を参照しながら、上記半導体装置の構造について説明する。なお、上記半導体装置の斜視図が図１５であり、図１５のＨ−Ｈ’矢視断面図が図１６である。半導体チップ２０は、Ａｌ等からなる電極パッド１１…を有し、酸化膜や窒化膜等のパッシベーション膜で覆われている。さらに、パッシベーション膜を覆って、絶縁膜１２が形成されている。なお、パッシベーション膜および絶縁膜１２は、どちらも、各電極パッド１１の上部には塗布されておらず、開口部を有した状態となっている。
【０００７】
絶縁膜１２の上では、各金属配線１４が電極パッド１１…と外部接続端子１７…とを接続している。なお、何れの電極パッド１１…とも接続していない外部接続端子１７…は、ダミー端子となる。本図では、中央の２つの外部接続端子１７がダミー端子である。また、各外部接続端子１７が突き出るように、絶縁性保護膜１６が絶縁膜１２および金属配線１４…を覆っている。
【０００８】
次に、図１７および図１８（ａ）〜図１８（ｃ）を参照しながら、上記半導体装置の製造方法について説明する。図１７は、上記半導体装置の斜視図であり、金属配線が形成された状態を示している。図１８は上記半導体の製造工程を表しており、図１８（ａ）は図１７のＩ−Ｉ’矢視断面図である。なお、上記半導体装置では、実際には、図１９に示す様に半導体チップ２０が並んだウエハ状態で導体配線層を設け、プリント基盤との電気的接合用の外部接続端子を形成し、最後にダイシングにより個片化することで、個々の半導体装置を得る。しかし、図１７では、部位の詳細を表現するために、４個の半導体チップのユニットを示す。
【０００９】
初めに、電極パッド１１…を有し、パッシベーション膜で覆われた半導体チップ２０の上面に絶縁膜１２を形成するために、感光性レジストを塗布する。この感光性レジストを仮焼するとともに、電極パッド１１…の部分の感光レジストを取り除くために、公知のフォトリソグラフィ技術により、露光、現像を行い焼成して、絶縁膜１２を形成する。
【００１０】
次に、絶縁膜１２および電極パッド１１…の上面を含む開口部に、導体層として、Ｃｕ皮膜をスパッタリングにより形成する（図示せず）。導体層としては、他にも、例えば、Ｃｕ／Ｔｉ，Ｃｕ／ＴｉＷ，Ｃｕ／Ｃｒが挙げられる。なおＣｕ／ＴｉはＣｕとＴｉとの合金を示すものとする。他も同様である。なお、Ｃｕ皮膜にＣｕめっきを行うことで、導通を良好にさせることができる。また、めっきには、Ｎｉ／Ｃｕ，Ａｕ／Ｎｉ／Ｃｕ等が用いられる（図示せず）。
【００１１】
次に、Ｃｕ皮膜の上にスピンコータで感光性レジストを塗布し、露光、現像、焼成してレジストパターンを形成し、このレジストパターンをマスクとしてエッチングして金属配線１４…を形成する。その後、レジストパターンは剥離すると、図１７に示すように、絶縁膜１２上に電極パッド１１…と接続した金属配線１４…が形成される。
【００１２】
次に、絶縁膜１２と金属配線１４…との上に絶縁性保護膜１６を形成するために、感光性レジストを塗布し、露光、現像を行い、パターニングする。つまり、図１８（ｂ）に示すように、外部接合端子１７…を取り付けるために、各金属配線１４の一部を露出して絶縁性保護膜１６を形成する。
【００１３】
露出部分の金属配線１４…にバリアメタル（図示せず）を形成し、図１８（ｃ）に示すように、絶縁性保護膜１６に覆われていない各金属配線１４の露出部にフラックスを転写させ（図示せず）、その上に外部接続端子１７…を載せて、リフローして外部接続端子１７…を取り付ける。なお、バリアメタルは、先の電解めっきがＡｕ／Ｎｉ／Ｃｕであれば不要であり、Ｃｕであれば例えばＡｕ／Ｎｉを、Ｎｉ／Ｃｕであれば例えばＡｕを無電解めっきし形成する。
【００１４】
最後に、先に述べたように、ダイシングにより金属配線１４…と外部接続端子１７…とが形成されたウエハを個片化することで個々の半導体装置が得られる。
【００１５】
一方、半導体チップの上に導電板を並設し、その上部に導電性接着剤でチップコンデンサを接着固定した構造の半導体装置も提案されており、半導体チップとチップコンデンサを１つのパッケージに収納した構造となっている（例えば、特許文献２参照）。この半導体チップとチップコンデンサが１つのパッケージに収納された半導体装置の平面透視図と断面図とを、それぞれ図２０および図２１に示す。半導体チップ８１上に、２枚の導電板８３，８４を絶縁性シート８２を介して並設接着し、かつ、その上部に導電性接着剤８６によりチップコンデンサ８５を接着固定する。そして、各部の電極等を電気的に接続し、その周囲を樹脂封止型のパッケージ本体８８で覆うことで、基板への実装密度の優れている半導体装置を形成している。
【００１６】
【特許文献１】
特開平８−３３０３１３号公報（１９９６年１２月１３日公開）
【００１７】
【特許文献２】
特開平５−２１６９８号公報（１９９３年１月２９日公開）
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体装置では、電極パッドから外部接続端子を搭載するパッドにかけての金属配線は、感光性レジストに対する露光・現像等のフォト技術の他に、感光性レジストの熱処理、金属配線の化学的なエッチングを要して製作される。これらフォト技術の多用や化学的なエッチングのプロセスは、多くの時間を要する上、その分のコストもかかる。
【００１９】
また、半導体チップとチップコンデンサが接続された構造として半導体チップの上に二枚の導電板を並設し、その上部に導電性接着剤を介してチップコンデンサを接着固定して製作する半導体装置は、導電板や導電性接着剤の材料費の他、これら材料の生産工程が必要となってしまう。
【００２０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、感光性レジストに対する露光・現像等のフォト技術の他に感光性レジストの熱処理、金属配線の化学的なエッチング等の多数の工程を簡略化することが可能となり、低コストで簡便に製造することのできる、半導体装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、複数の電極を有する半導体チップの該電極が形成されている面に、該電極と接続した導体層を形成する導体層形成工程と、上記導体層を複数の部分導体領域に分割するように、上記導体層を物理的に切断する導体層切断工程とを有し、上記導体層切断工程では、上記複数の部分導体領域が互いに電気的に独立するように切断が行われることを特徴としている。
【００２２】
上記方法によれば、半導体チップの電極と接続した導体層を形成することで、電極と外部接続端子との電気的接続部を形成することができる。さらに、上記の方法では、半導体チップ上に導体配線を形成するために、上記導体層を物理的に切断することによって複数の部分導体領域に分割する工程が行われる。ここで、従来では、半導体チップ上に導体配線を形成するために、フォトリソグラフィやエッチング等の工程を行っていたが、これらの工程は、特殊な装置を必要とするとともに、処理に時間がかかるものであった。これに対して、上記の方法のように導体層を物理的に切断する場合には、半導体装置を製造する際に通常用いられる切断装置を用いることが可能であるので、製造コストを削減することができる。また、切断処理は、上記従来のフォトリソグラフィやエッチング等の工程と比較して短時間で処理を行うことができるので、製造時間の削減も実現できる。
【００２３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層形成工程の前に、上記半導体チップ上に上記電極を露出させた状態で絶縁膜を形成する絶縁膜形成工程を有し、上記導体層形成工程では、上記絶縁膜の表面と上記電極が露出した部分とに導体層を形成する方法としてもよい。
【００２４】
上記方法によれば、導体層切断工程で、導体層を切断する場合に、半導体チップ表面を保護することができる。また、この工程は、表面保護膜が形成されていない半導体チップに対しても、絶縁膜を形成することができるので、半導体チップの表面を保護し半導体装置の電気的特性や信頼性を高めることができる。さらに、電極を露出させたまま保護膜を形成するので、その上に形成する導体層と、電極とを接続することができる。
【００２５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層切断工程では、上記導体層を格子状に分断する方法としてもよい。
【００２６】
上記方法によれば、導体層を格子状に分断するので、個々の電極に対応させて導体層を切断して複数の部分導体領域に分割するような複雑な切断をすることはない。よって、効率よく、個々の電極と接続した部分導体領域を電気的に独立した状態に切断することができる。また、Ｘ軸方向とＹ軸方向に沿って切断すればよいので、切断するための装置の制御を行いやすく、導体層の切断に要する時間を短くすることができる。
【００２７】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層形成工程では、スパッタリング法で導体を半導体チップに堆積させることにより導体層を形成する方法としてもよい。
【００２８】
上記方法によれば、スパッタリング法を用いて導体層形成工程を行っているので、導体膜を半導体チップに、均一に簡便に形成することができる。また、緻密でかつ密着性に優れた導体膜を形成することができる。
【００２９】
本発明の半導体装置の製造方法は、上記導体層切断工程では、ダイシングブレイド（ｄｉｃｉｎｇ ｂｌａｄｅ）によって切断を行う方法としてもよい。
【００３０】
上記方法によれば、切断をダイシングブレイドで行うので、加工面品位の高い信頼性のある切断を行うことができる。また、ウエハから個々の半導体チップを切断するのに使用するダイシングブレイドを用いることができる。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができる。
【００３１】
本発明の半導体装置の製造方法は、上記方法に加えて、上記切断工程では、レーザによって切断を行う方法としてもよい。
【００３２】
上記方法によれば、レーザを用いて切断を行うので、精密に切断できる。また、レーザは、機械的な力を加えない非接触加工が可能であり、ゆがみや熱影響の少ない切断をすることができる。また、レーザは、半導体装置の製造工程で溶接や切断、マーキング等に使用されることも多いので、このレーザを上記導体層切断工程に用いることも可能である。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができる。
【００３３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域上に、絶縁性保護膜を上記導体層の一部を覆わないように形成する絶縁性保護膜形成工程を有する方法としてもよい。
【００３４】
上記方法によれば、部分導体領域上に、絶縁性保護膜を形成するので、部分導体領域を保護することができる。よって、信頼性の高い半導体装置を形成することができる。また、絶縁性保護膜を導体層の一部を覆わないよう形成するので、その覆わない部分を、外部接続端子を接続する領域とすることができる。
【００３５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域上に、外部接続端子を形成する外部接続端子形成工程を有する方法としてもよい。
【００３６】
上記方法によれば、外部接続端子を形成するので、外部構造体と半導体装置とを物理的にも電気的にも接続することができる。
【００３７】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように、ディスクリート部品を搭載する方法としてもよい。
【００３８】
上記方法によれば、チップコンデンサ等のディスクリート電子部品と半導体チップを接続させる場合、上記部分導体領域の間を跨ぐようにディスクリート部品を実装するだけで接続することが可能である。よって、半導体チップにディスクリート部品を接続するための導電板や導電性接着材等を製造する必要はなく、製造に要する時間とともに製造コストも削減することができる。
【００３９】
また、上記方法によれば、導体層に直接ディスクリート電子部品を実装できるので、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。よって、実装時間の短縮化のみならず、半導体装置の小型化に至る実装面積の削減に寄与することができる。
【００４０】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように導体を用いて接続する方法としてもよい。
【００４１】
上記方法によれば、部分導体領域の間を跨ぐように導体を用いて接続するため、部分導体領域を電気的に接続したい場合、半導体装置の外部で接続する必要が無い。このため、半導体装置のサイズを縮小することができる。
【００４２】
また、上記方法によれば、導体を用いて部分導体領域を電気的に接続できるので、半導体チップ上の電極を、部分導体領域を介して自由に電気的に接続することができる。そのため、電極の相互接続を個々の半導体装置に応じて自由に変更することが可能となる。
【００４３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域と外部構造体とを、導体で接続する方法としてもよい。
【００４４】
上記方法によれば、部分導体領域と外部構造体とを導体で接続するため、ディスクリート部品を搭載した半導体装置である場合にも、実装基板等の外部構造体との電気的な接続を行うことができる。また、外部構造体において、ディスクリート部品の搭載部や、半導体装置とディスクリート部品との接続部などを製造する必要がなくなるので、製造コストを削減することができるとともに、装置の小型化を図ることができる。
【００４５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体での接続は、ワイヤボンディング法を用いる方法としてもよい。
【００４６】
上記方法によれば、ワイヤボンディング法を用いるため、特殊な設備が不要なため、低コストで高密度に外部構造体に接続することができる。
【００４７】
本発明の半導体装置は、上記本発明に係る半導体装置の製造方法によって製造されることを特徴としている。
【００４８】
上記構成によれば、上記したように、低コストで簡便に製造することのできる、半導体装置を提供することができる。
【００４９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図１２に基づいて説明すれば以下の通りである。なお、本発明はこれに限定されるものではない。
【００５０】
（半導体装置の構成）
初めに、本実施形態の半導体装置の製造方法で製造した半導体装置の構成について説明する。なお、図２が本実施形態の半導体装置の斜視図であり、図２のＡ−Ａ’矢視断面図が図１である。
【００５１】
本実施形態の半導体装置は、図１に示すように、半導体チップ１０、切れ込み部５…の入った金属薄膜４、外部接続端子７…等を備えている。半導体チップ１０としては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やメモリ等の集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等が挙げられる。
【００５２】
半導体チップ１０は、電極として電極パッド１…を有しており、絶縁膜２により覆われている。絶縁膜２は、電極パッド１…の上部には塗布されておらず、開口部を有した状態となっている。
【００５３】
電極パッド１…は、半導体チップ１０に組み込まれており、半導体装置の入出力端子を含む電気的端子である。電極パッド１…は、導電性があるものであれば特に限定されないが、ＡｌやＣｕ等が好適に用いられる。
【００５４】
絶縁膜２は、半導体チップ１０を外部から絶縁するものであり半導体チップ１０の表面保護膜である。絶縁膜２は、酸化膜や窒化膜の無機膜から形成されている。なお、絶縁膜２は、上記無機膜の上にポリイミド等の有機膜が形成されていてもよい。
【００５５】
絶縁膜２の上には、更に、絶縁膜２の表面を保護するために、第２の絶縁膜３が形成されている。第２の絶縁膜３は、ポリイミド等を用いて形成することができる。なお、絶縁膜２において、無機膜の上に有機膜が形成されており、この有機膜に十分な厚みがある場合には、第２の絶縁膜３を形成しなくてもよい。ここで、十分な厚みとは、下記で詳細に説明する導体層切断工程における切断から、半導体チップ１０の表面を保護できる厚みをいうものとする。
【００５６】
導体層として用いられる金属薄膜４は、第２の絶縁膜３の表面と第２の絶縁膜３に覆われていない電極パッド１…上とに形成される。金属薄膜４は、電極パット１…と外部接続端子７…との間に電流を流すためのカレントフィルムとなるものである。
【００５７】
切れ込み部５…は、金属薄膜４を分割している。この分割された金属薄膜の１つ１つを金属薄膜片（部分導体領域）とする。この切れ込み部５…によって、電極パッド１…に接続した金属薄膜片は、電気的に独立している。また切れ込み部５…は、第２の絶縁膜３の上部にも及んでいる。
【００５８】
また、金属薄膜片の上方には、外部接続端子７…が形成されており、さらに金属薄膜４の一部は、開口部で電極パッド１…と接続されている。外部接続端子７…は、電極パッド１…と、半導体装置が実装される実装基板上の配線（図示せず）とを電気的かつ物理的に接続するための電極である。外部接続端子７…としては、導電性を有し実装基板上の配線と良好に接続できるものであれば特に限定されるものではないが、例えば、はんだボール等が好適に用いられる。
【００５９】
なお、電極パッド１…と接続していない金属薄膜片上に形成された外部接続端子７…は、ダミー端子となる。つまり、本図では、中央の２つの外部接続端子７が、何れの電極パッド１とも接続していないダミー端子となっている。
【００６０】
更に、絶縁性保護膜６が、外部接続端子７…を突き出した状態で金属薄膜４を覆い、切れ込み部５…を充填するように形成されている。絶縁性保護膜６は、金属薄膜４および切れ込み部５…を外部から保護するもので、ポリイミド等が好適に用いられる。
【００６１】
なお図１では、細部を示すため特に第２の絶縁膜３の厚みを誇張して表現しており、第２の絶縁膜３から電極パッド１…にかけての金属薄膜４が、極度な段差を示しているが、実際は水平方向に対する垂直方向の割合は図よりも小さいものである。
【００６２】
（半導体装置の製造方法）
次に、本実施形態の半導体装置の製造方法について説明する。なお、上記の従来の技術で述べたように、ウエハレベルＣＳＰでは、実際には、図１９に示すように半導体チップ１０が並んだウエハ状態でパッケージングし、最後にダイシングにより個片化することで個々の半導体装置を得る。しかし、以下の説明では、部位の詳細を表現するために、４個の半導体装置のユニットで説明する。
【００６３】
▲１▼初めに、絶縁膜形成工程について説明する。図３が本実施形態の絶縁膜形成工程時の半導体装置の斜視図であり、図３のＢ−Ｂ’矢視断面図が図４である。図３および図４に示すように、電極パッド１…を有し、絶縁膜２で覆われた半導体チップ１０の表面上に、第２の絶縁膜３を形成する。第２の絶縁膜３としては、樹脂等が用いられ、ブロック共重合ポリイミド等が好適に用いられる。なお、この絶縁膜形成工程は、半導体チップ１０の絶縁膜２において、無機膜の上に有機膜が形成されており、有機膜が十分な厚みを持っている場合には行わなくてもかまわない。
【００６４】
具体的には、スクリーンマスクを用いて、ブロック共重合ポリイミド等のポリイミドインクを半導体チップ１０上に、スクリーン印刷技法で印刷し、熱処理によりポリイミドインクを硬化させて第２の絶縁膜３を形成する。第２の絶縁膜３の膜厚は、３０〜５０μｍが好ましい。この際、第２の絶縁膜３は、外部に配線を引き出したい電極パッド１…の上部に開口部を有するように形成する。なお、点線８は、最終的に個々の半導体装置に切断するダイシングの位置を表している。また、上記したように、本図はウエハの一部を表しているため、斜視図では側面、断面図では両端も最終的に個々の半導体装置に切断するときは、ダイシングされる。
【００６５】
▲２▼次に、導体層形成工程について説明する。図５が本実施形態の導体層形成工程時の半導体装置の斜視図であり、図５のＣ−Ｃ’矢視断面図が図６である。図５および図６に示すように、第２の絶縁膜３の表面と電極パッド１…上を含む開口部の表面とに、金属薄膜４を形成する。開口部にも金属薄膜を形成することで電気パッド１…と金属薄膜４が接続する。金属薄膜４は、単一金属または複数種からなる金属（合金）を用いてスパッタリング法等によって形成される。金属薄膜４には、例えば、Ａｕ／Ｔｉ，Ａｕ／ＴｉＷ，Ａｕ／Ｃｒ，Ａｕ／ＮｉＶ等が好適に用いられる。ここで、Ａｕ／Ｔｉとは、チタンと金の合金を意味するものである。Ａｕ／ＴｉＷ，Ａｕ／Ｃｒ，Ａｕ／ＮｉＶも同様である。金属薄膜４の膜厚は１μｍ前後が好ましく、特に０．３〜２μｍが好ましい。
【００６６】
▲３▼次に、導体層切断工程について説明する。図７が本実施形態の導体層切断工程時の半導体装置の斜視図であり、図７のＤ−Ｄ’矢視断面図が図８である。ダイシングブレイドを回転させ、図７および図８に示すように、金属薄膜４表面に対し垂直に切れ込み部５…が形成されるよう切断する。金属薄膜４を切断し、金属薄膜片を形成する。切断時に冷却水あるいは洗浄水を噴射して、ダイシングブレイドを冷却するとともに、切断時に発生する削りかすを除去するのが好ましい。
【００６７】
また、本実施形態では、導体層の切断にダイシングブレイドを用いているが、レーザを用いるようにしてもかまわない。切断にレーザを用いる場合は、高出力炭酸ガスレーザや、ＹＡＧレーザが好適に用いられ、金属薄膜４表面に垂直に切れ込み部５…が入るように切断する。
【００６８】
なお、図７に示すように、切れ込み部５…は、各金属薄膜片と電気パッド１…とが１対１で対応するように、金属薄膜４を格子状に切断するように形成されるのが好ましい。また、図８に示すように、切れ込み部５…の深さは、金属薄膜４が切断され、第２の絶縁膜３が全て切断されない範囲であればかまわない。また、最終的にダイシングによって個々の半導体パッケージ単位に切断される位置には、切り込み５…を形成する必要はない。切れ込み部５…によって格子状に分断された金属薄膜片は、互いに電気的に独立し、また各電極パッド１…は、何れかの金属薄膜片と電気的につながった状態となる。
【００６９】
▲４▼次に、絶縁性保護膜形成工程について説明する。図９が本実施形態の絶縁性保護膜形成工程時の半導体装置の斜視図であり、図９のＥ−Ｅ’矢視断面図が図１０である。図９および図１０に示すように、分断された金属薄膜４の上面および切れ込み部５…に絶縁性保護膜６を形成する。絶縁性保護膜６には、樹脂等が用いられる。
【００７０】
具体的には、例えば、第２の絶縁膜３と同様に、スクリーンマスクを用いて、ブロック共重合ポリイミド等のポリイミドインクを金属薄膜４の上面および切れ込み部５…にスクリーン印刷技法で印刷し、熱処理によりポリイミドインクを硬化させて絶縁性保護膜６を形成する。この絶縁性保護膜６の膜厚は、１０〜３０μｍが好ましい。絶縁性保護膜６を形成する際には、外部接合端子７が金属薄膜４上に取り付けられる領域となる部分に、例えば円形の開口部を設けるようにする。なお、ダイシングによって最終的に個々の半導体装置に切断される位置である点線８上においても、ダイシングの行いやすさを考慮すると、絶縁性保護膜６を形成しないようにすることが好ましい。
【００７１】
▲５▼次に、外部接続端子形成工程を説明する。図１１が本実施形態の外部接続端子形成工程時の半導体装置の斜視図であり、図１１のＦ−Ｆ’矢視断面図が図１２である。図１１および図１２に示すように、上記絶縁性保護膜形成工程で設けた開口部つまり、絶縁性保護膜６が形成されていない金属薄膜４の上に外部接続端子７…を取り付ける。外部接続端子７…としては、例えば、はんだボールが用いられ、金属薄膜４の上にフラックスを転写させ（図示せず）、その上に外部接続端子７…を載せて、リフローして外部接続端子７…を取り付ける。
【００７２】
▲６▼最後に、上述の通り、個々の半導体装置を得るために、ダイシングを行う。
【００７３】
〔実施の形態２〕
本発明の実施の他の形態について、図１３および図１４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態の半導体装置の斜視図が図１３であり、図１３のＦ−Ｆ’矢視断面図が図１４である。
【００７４】
本実施形態の半導体装置では、図１３および図１４に示すように、半導体チップ１０は電極パッド１…を有し、絶縁膜２で覆われている。絶縁膜２の上には更に第２の絶縁膜３が形成されている。なお、電極パッド１…の上部を覆わないように、絶縁膜２と第２の絶縁膜３とは形成される。第２の絶縁膜３の上には、金属薄膜４が形成され、切れ込み部５…が、金属薄膜４と第２の絶縁膜３の上部を切断しており、金属薄膜４は、金属薄膜片となっている。
【００７５】
さらに、金属薄膜片上に、チップコンデンサやチップ抵抗等のディスクリート電子部品５１が搭載されている。ディスクリート電子部品５１は、隣り合う金属薄膜片上にはんだ等で接合されていればよい。すなわち、ディスクリート電子部品５１で、電気的に導通させたい金属薄膜片間を接合すればよい。
【００７６】
また、離れた金属薄膜片間を、ディスクリート電子部品５１で電気的に導通させたい場合には、まず、何れの電極パッド１…とも接続していない２つの金属薄膜片上に、ディスクリート電子部品５１をはんだ等で接合する。次に、この２つの金属薄膜片上にそれぞれ金属線５２の一端を接合する。そして、金属線５２の残りの一端は、それぞれ、電気的に導通させたい金属薄膜片に接合すればよい。接続は、金属線５２として、例えば、金ワイヤー等で、金属薄膜片に、ワイヤボンディングする方法を用いればよい。
【００７７】
本実施形態の半導体装置は、ディスクリート電子部品を従属させた半導体チップとして、従来の単独の半導体チップに置き換えて実装基板に実装することができる。これは、本実施形態の半導体装置のサイズが、半導体チップとほぼ変わらないためである。そして、ディスクリート電子部品を従属させたまま、金属薄膜４の任意の地点から導体を用いて、実装基板に接続することができる。この接続は、導体として例えば金ワイヤーを用いて実装基板にワイヤボンディングする方法がある。
【００７８】
また、すでにディスクリート電子部品を搭載しているため、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。つまり、本実施形態の半導体装置は、従来、半導体チップのみを収めている半導体装置とディスクリート電子部品とが個別に基板に実装され、かつ相互接続されていたものを、１つに集約し、同機能を果たすものであるため、半導体装置の小型化、高密度実装化に貢献するものである。
【００７９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００８０】
【発明の効果】
以上にように、本発明の半導体装置の製造方法は、上記の課題を解決するために、複数の電極を有する半導体チップの該電極が形成されている面に、該電極と接続した導体層を形成する導体層形成工程と、上記導体層を複数の部分導体領域に分割するように、上記導体層を物理的に切断する導体層切断工程とを有し、上記導体層切断工程では、上記複数の部分導体領域が互いに電気的に独立するように切断が行われる方法である。
【００８１】
これにより、電極と外部接続端子との電気的接続部を形成することができる。さらに、上記の方法では、半導体チップ上に導体配線を形成するために、上記導体層を物理的に切断するが、この場合には、半導体装置を製造する際に通常用いられる切断装置を用いることが可能であるので、製造コストを削減することができるという効果を奏する。また、切断処理は、従来のフォトリソグラフィやエッチング等の工程と比較して短時間で処理を行うことができるので、製造時間の削減も実現できるという効果を奏する。
【００８２】
本発明の半導体装置の製造方法は、上記導体層形成工程の前に、上記半導体チップ上に上記電極を露出させた状態で絶縁膜を形成する絶縁膜形成工程を有し、上記導体層形成工程では、上記絶縁膜の表面と上記電極が露出した部分とに導体層を形成する方法としてもよい。
【００８３】
これにより、上記方法による効果に加えて、導体層切断工程で、導体層を切断する場合に、半導体チップ表面を保護することができるという効果を奏する。また、この工程は、表面保護膜が形成されていない半導体チップに対しても、絶縁膜を形成することができるので、半導体チップの表面を保護し半導体装置の電気的特性や信頼性を高めることができるという効果を奏する。さらに、保護膜上に形成する導体層と、電極とを接続することができるという効果を奏する。
【００８４】
本発明の半導体装置の製造方法は、上記導体層切断工程では、上記導体層を格子状に分断する方法としてもよい。
【００８５】
これにより、上記方法による効果に加えて、個々の電極に対応させて導体層を切断して複数の部分導体領域に分割するような複雑な切断をすることはない。よって、効率よく、個々の電極と接続した部分導体領域を電気的に独立した状態に切断することができるという効果を奏する。また、Ｘ軸方向とＹ軸方向に沿って切断すればよいので、切断するための装置の制御を行いやすく、導体層の切断に要する時間を短くすることができるという効果を奏する。
【００８６】
本発明の半導体装置の製造方法は、上記導体層形成工程では、スパッタリング法で導体を半導体チップに堆積させることにより導体層を形成する方法としてもよい。
【００８７】
これにより、上記方法による効果に加えて、導体膜を半導体チップに、均一に簡便に形成することができるという効果を奏する。また、緻密でかつ密着性に優れた導体膜を形成することができるという効果を奏する。
【００８８】
本発明の半導体装置の製造方法は、上記導体層切断工程では、ダイシングブレイド（ｄｉｃｉｎｇ ｂｌａｄｅ）によって切断を行う方法としてもよい。
【００８９】
これにより、上記方法による効果に加えて、加工面品位の高い信頼性のある切断を行うことができる。また、ウエハから個々の半導体チップを切断するのに使用するダイシングブレイドを用いることができる。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができるという効果を奏する。
【００９０】
本発明の半導体装置の製造方法は、上記切断工程では、レーザによって切断を行う方法としてもよい。
【００９１】
これにより、上記方法による効果に加えて、精密な切断が可能となるという効果を奏する。また、レーザは、機械的な力を加えない非接触加工が可能であり、ゆがみや熱影響の少ない切断をすることができるという効果を奏する。また、レーザは、半導体装置の製造工程で使用されることも多いので、このレーザを上記導体層切断工程に用いることも可能である。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができるという効果を奏する。
【００９２】
本発明の半導体装置の製造方法は、上記部分導体領域上に、絶縁性保護膜を上記導体層の一部を覆わないように形成する絶縁性保護膜形成工程を有する方法としてもよい。
【００９３】
これにより、上記方法による効果に加えて、部分導体領域を保護することができるので、信頼性の高い半導体装置を形成することができるという効果を奏する。また、絶縁性保護膜で導体層を覆わない部分を、外部接続端子を接続する領域とすることができる。
【００９４】
本発明の半導体装置の製造方法は、上記部分導体領域上に、外部接続端子を形成する外部接続端子形成工程を有する方法としてもよい。
【００９５】
これにより、上記方法による効果に加えて、外部構造体と半導体装置とを物理的にも電気的にも接続することができるという効果を奏する。
【００９６】
本発明の半導体装置の製造方法は、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように、ディスクリート部品を搭載する方法としてもよい。
【００９７】
これにより、上記方法による効果に加えて、チップコンデンサ等のディスクリート電子部品と半導体チップを接続させる場合、上記部分導体領域の間を跨ぐようにディスクリート部品を実装するだけで接続することが可能である。よって、半導体チップにディスクリート部品を接続するための導電板や導電性接着材等を製造する必要はなく、製造に要する時間とともに製造コストも削減することができるという効果を奏する。
【００９８】
また、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。よって、実装時間の短縮化のみならず、半導体装置の小型化に至る実装面積の削減に寄与することができるという効果を奏する。
【００９９】
本発明の半導体装置の製造方法は、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように導体を用いて接続する方法としてもよい。
【０１００】
これにより、上記方法による効果に加えて、部分導体領域を電気的に接続したい場合、半導体装置の外部で接続する必要が無い。このため、半導体装置のサイズを縮小することができるという効果を奏する。また、導体を用いて部分導体領域を電気的に接続できるので、半導体チップ上の電極を、部分導体領域を介して自由に電気的に接続することができる。そのため、電極の相互接続を個々の半導体装置に応じて自由に変更することが可能となるという効果を奏する。
【０１０１】
本発明の半導体装置の製造方法は、上記部分導体領域と外部構造体とを、導体で接続する方法としてもよい。
【０１０２】
これにより、上記方法による効果に加えて、ディスクリート部品を搭載した半導体装置である場合にも、実装基板等の外部構造体との電気的な接続を行うことができる。また、外部構造体において、ディスクリート部品の搭載部や、半導体装置とディスクリート部品との接続部などを製造する必要がなくなるので、製造コストを削減することができるとともに、装置の小型化を図ることができるという効果を奏する。
【０１０３】
本発明の半導体装置の製造方法は、上記導体での接続は、ワイヤボンディング法を用いる方法としてもよい。
【０１０４】
上記方法によれば、特殊な設備が不要なため、低コストで高密度に外部構造体に接続することができるという効果を奏する。
【０１０５】
本発明の半導体装置は、上記本発明に係る半導体装置の製造方法によって製造される構成である。
【０１０６】
これにより、低コストで簡便に製造することのできる、半導体装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概略構成を示す断面図である。
【図２】図１に示す半導体装置の斜視図である。
【図３】絶縁膜形成工程における上記半導体装置の概略構成を示す斜視図である。
【図４】図３に示す半導体装置の断面図である。
【図５】導体層形成工程における上記半導体装置の概略構成を示す斜視図である。
【図６】図５に示す半導体装置の断面図である。
【図７】導体層切断工程における上記半導体装置の概略構成を示す斜視図である。
【図８】図７に示す半導体装置の断面図である。
【図９】絶縁性保護膜形成工程における上記半導体装置の概略構成を示す斜視図である。
【図１０】図９に示す半導体装置の断面図である。
【図１１】外部接続端子形成工程における上記半導体装置の概略構成を示す斜視図である。
【図１２】図１１に示す半導体装置の断面図である。
【図１３】本発明の他の実施形態に係る半導体装置の概略構成を示す斜視図である。
【図１４】図１３に示す半導体装置の断面図である。
【図１５】従来の半導体装置の一例の概略構成を示す斜視図である。
【図１６】図１５に示す半導体装置の断面図である。
【図１７】金属配線が形成された状態の従来の半導体装置の概略構成を示す斜視図である。
【図１８】同図（ａ）ないし（ｃ）は、従来の半導体装置の製造過程を示す図である。
【図１９】半導体チップが埋め込まれているウエハの概略図である。
【図２０】従来の半導体装置における他の例の概略構成を示す透視平面図である。
【図２１】図２０の半導体装置の断面図である。
【符号の説明】
１ 電極パッド（電極）
２ 絶縁膜
３ 第２の絶縁膜
４ 金属薄膜（導体層）
５ 切れ込み部
６ 絶縁性保護膜
７ 外部接続端子
８ ダイシングの位置を表す点線
１０ 半導体チップ
１１ 電極パッド
１２ 絶縁膜
１４ 金属配線
１６ 絶縁性保護膜
１７ 外部接続端子
２０ 半導体チップ
５１ ディスクリート電子部品
５２ 金属線（導体）
８１ 半導体チップ
８２ 絶縁性シート
８３ 導電板
８４ 導電板
８５ チップコンデンサ
８６ 導電性接着剤
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関するものであり、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】
近年、携帯電話、携帯情報端末をはじめとして、電子機器の小型化、薄型化、軽量化の進展はめざましい。それに伴い、これらの電子機器へ搭載される半導体装置を始め、あらゆる部品も同様に、小型化、軽量化、高機能化、高性能化、高密度実装化が図られている。
【０００３】
半導体装置においては、半導体チップを収納するパッケージも、より小型のものが求められており、チップサイズとほぼ等しいチップサイズパッケージ（ＣＳＰ）等も小型実装部品の一つとなっている。また、ウエハの状態でパッケージングを行うウエハレベルＣＳＰもその一つとなりつつある。これらＣＳＰと呼ばれるものの多くは、半導体パッケージの面に外部接続端子として球形のはんだ等の金属ボールを備えている、いわゆる、ボールグリッドアレイ（ＢＧＡ）の一種とされており、半導体装置は、金属ボールを介して基板に実装される。このボールは、基板に半導体装置を表面実装する際の接着材であるとともに、サーマル・ボールとも呼ばれ、半導体装置が発する熱を放散させる役割も担っている。
【０００４】
また、半導体チップの電極部に、バンプと呼ばれるはんだや金等の突起電極を形成したフリップチップと呼ばれるものもあるが、半導体チップに外部接続端子として突起電極が設けられている点では上記ＣＳＰと同じである。
【０００５】
上記ウエハレベルＣＳＰからなる半導体装置とその製造方法の従来例について、図１５ないし図１８（ａ）〜図１８（ｃ）を用いて以下で説明する（例えば、特許文献１参照）。
【０００６】
まず、図１５および図１６を参照しながら、上記半導体装置の構造について説明する。なお、上記半導体装置の斜視図が図１５であり、図１５のＨ−Ｈ’矢視断面図が図１６である。半導体チップ２０は、Ａｌ等からなる電極パッド１１…を有し、酸化膜や窒化膜等のパッシベーション膜で覆われている。さらに、パッシベーション膜を覆って、絶縁膜１２が形成されている。なお、パッシベーション膜および絶縁膜１２は、どちらも、各電極パッド１１の上部には塗布されておらず、開口部を有した状態となっている。
【０００７】
絶縁膜１２の上では、各金属配線１４が電極パッド１１…と外部接続端子１７…とを接続している。なお、何れの電極パッド１１…とも接続していない外部接続端子１７…は、ダミー端子となる。本図では、中央の２つの外部接続端子１７がダミー端子である。また、各外部接続端子１７が突き出るように、絶縁性保護膜１６が絶縁膜１２および金属配線１４…を覆っている。
【０００８】
次に、図１７および図１８（ａ）〜図１８（ｃ）を参照しながら、上記半導体装置の製造方法について説明する。図１７は、上記半導体装置の斜視図であり、金属配線が形成された状態を示している。図１８は上記半導体の製造工程を表しており、図１８（ａ）は図１７のＩ−Ｉ’矢視断面図である。なお、上記半導体装置では、実際には、図１９に示す様に半導体チップ２０が並んだウエハ状態で導体配線層を設け、プリント基盤との電気的接合用の外部接続端子を形成し、最後にダイシングにより個片化することで、個々の半導体装置を得る。しかし、図１７では、部位の詳細を表現するために、４個の半導体チップのユニットを示す。
【０００９】
初めに、電極パッド１１…を有し、パッシベーション膜で覆われた半導体チップ２０の上面に絶縁膜１２を形成するために、感光性レジストを塗布する。この感光性レジストを仮焼するとともに、電極パッド１１…の部分の感光レジストを取り除くために、公知のフォトリソグラフィ技術により、露光、現像を行い焼成して、絶縁膜１２を形成する。
【００１０】
次に、絶縁膜１２および電極パッド１１…の上面を含む開口部に、導体層として、Ｃｕ皮膜をスパッタリングにより形成する（図示せず）。導体層としては、他にも、例えば、Ｃｕ／Ｔｉ，Ｃｕ／ＴｉＷ，Ｃｕ／Ｃｒが挙げられる。なおＣｕ／ＴｉはＣｕとＴｉとの合金を示すものとする。他も同様である。なお、Ｃｕ皮膜にＣｕめっきを行うことで、導通を良好にさせることができる。また、めっきには、Ｎｉ／Ｃｕ，Ａｕ／Ｎｉ／Ｃｕ等が用いられる（図示せず）。
【００１１】
次に、Ｃｕ皮膜の上にスピンコータで感光性レジストを塗布し、露光、現像、焼成してレジストパターンを形成し、このレジストパターンをマスクとしてエッチングして金属配線１４…を形成する。その後、レジストパターンは剥離すると、図１７に示すように、絶縁膜１２上に電極パッド１１…と接続した金属配線１４…が形成される。
【００１２】
次に、絶縁膜１２と金属配線１４…との上に絶縁性保護膜１６を形成するために、感光性レジストを塗布し、露光、現像を行い、パターニングする。つまり、図１８（ｂ）に示すように、外部接合端子１７…を取り付けるために、各金属配線１４の一部を露出して絶縁性保護膜１６を形成する。
【００１３】
露出部分の金属配線１４…にバリアメタル（図示せず）を形成し、図１８（ｃ）に示すように、絶縁性保護膜１６に覆われていない各金属配線１４の露出部にフラックスを転写させ（図示せず）、その上に外部接続端子１７…を載せて、リフローして外部接続端子１７…を取り付ける。なお、バリアメタルは、先の電解めっきがＡｕ／Ｎｉ／Ｃｕであれば不要であり、Ｃｕであれば例えばＡｕ／Ｎｉを、Ｎｉ／Ｃｕであれば例えばＡｕを無電解めっきし形成する。
【００１４】
最後に、先に述べたように、ダイシングにより金属配線１４…と外部接続端子１７…とが形成されたウエハを個片化することで個々の半導体装置が得られる。
【００１５】
一方、半導体チップの上に導電板を並設し、その上部に導電性接着剤でチップコンデンサを接着固定した構造の半導体装置も提案されており、半導体チップとチップコンデンサを１つのパッケージに収納した構造となっている（例えば、特許文献２参照）。この半導体チップとチップコンデンサが１つのパッケージに収納された半導体装置の平面透視図と断面図とを、それぞれ図２０および図２１に示す。半導体チップ８１上に、２枚の導電板８３，８４を絶縁性シート８２を介して並設接着し、かつ、その上部に導電性接着剤８６によりチップコンデンサ８５を接着固定する。そして、各部の電極等を電気的に接続し、その周囲を樹脂封止型のパッケージ本体８８で覆うことで、基板への実装密度の優れている半導体装置を形成している。
【００１６】
【特許文献１】
特開平８−３３０３１３号公報（１９９６年１２月１３日公開）
【００１７】
【特許文献２】
特開平５−２１６９８号公報（１９９３年１月２９日公開）
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体装置では、電極パッドから外部接続端子を搭載するパッドにかけての金属配線は、感光性レジストに対する露光・現像等のフォト技術の他に、感光性レジストの熱処理、金属配線の化学的なエッチングを要して製作される。これらフォト技術の多用や化学的なエッチングのプロセスは、多くの時間を要する上、その分のコストもかかる。
【００１９】
また、半導体チップとチップコンデンサが接続された構造として半導体チップの上に二枚の導電板を並設し、その上部に導電性接着剤を介してチップコンデンサを接着固定して製作する半導体装置は、導電板や導電性接着剤の材料費の他、これら材料の生産工程が必要となってしまう。
【００２０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、感光性レジストに対する露光・現像等のフォト技術の他に感光性レジストの熱処理、金属配線の化学的なエッチング等の多数の工程を簡略化することが可能となり、低コストで簡便に製造することのできる、半導体装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、複数の電極を有する半導体チップの該電極が形成されている面に、該電極と接続した導体層を形成する導体層形成工程と、上記導体層を複数の部分導体領域に分割するように、上記導体層を物理的に切断する導体層切断工程とを有し、上記導体層切断工程では、上記複数の部分導体領域が互いに電気的に独立するように切断が行われることを特徴としている。
【００２２】
上記方法によれば、半導体チップの電極と接続した導体層を形成することで、電極と外部接続端子との電気的接続部を形成することができる。さらに、上記の方法では、半導体チップ上に導体配線を形成するために、上記導体層を物理的に切断することによって複数の部分導体領域に分割する工程が行われる。ここで、従来では、半導体チップ上に導体配線を形成するために、フォトリソグラフィやエッチング等の工程を行っていたが、これらの工程は、特殊な装置を必要とするとともに、処理に時間がかかるものであった。これに対して、上記の方法のように導体層を物理的に切断する場合には、半導体装置を製造する際に通常用いられる切断装置を用いることが可能であるので、製造コストを削減することができる。また、切断処理は、上記従来のフォトリソグラフィやエッチング等の工程と比較して短時間で処理を行うことができるので、製造時間の削減も実現できる。
【００２３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層形成工程の前に、上記半導体チップ上に上記電極を露出させた状態で絶縁膜を形成する絶縁膜形成工程を有し、上記導体層形成工程では、上記絶縁膜の表面と上記電極が露出した部分とに導体層を形成する方法としてもよい。
【００２４】
上記方法によれば、導体層切断工程で、導体層を切断する場合に、半導体チップ表面を保護することができる。また、この工程は、表面保護膜が形成されていない半導体チップに対しても、絶縁膜を形成することができるので、半導体チップの表面を保護し半導体装置の電気的特性や信頼性を高めることができる。さらに、電極を露出させたまま保護膜を形成するので、その上に形成する導体層と、電極とを接続することができる。
【００２５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層切断工程では、上記導体層を格子状に分断する方法としてもよい。
【００２６】
上記方法によれば、導体層を格子状に分断するので、個々の電極に対応させて導体層を切断して複数の部分導体領域に分割するような複雑な切断をすることはない。よって、効率よく、個々の電極と接続した部分導体領域を電気的に独立した状態に切断することができる。また、Ｘ軸方向とＹ軸方向に沿って切断すればよいので、切断するための装置の制御を行いやすく、導体層の切断に要する時間を短くすることができる。
【００２７】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体層形成工程では、スパッタリング法で導体を半導体チップに堆積させることにより導体層を形成する方法としてもよい。
【００２８】
上記方法によれば、スパッタリング法を用いて導体層形成工程を行っているので、導体膜を半導体チップに、均一に簡便に形成することができる。また、緻密でかつ密着性に優れた導体膜を形成することができる。
【００２９】
本発明の半導体装置の製造方法は、上記導体層切断工程では、ダイシングブレイド（ｄｉｃｉｎｇ ｂｌａｄｅ）によって切断を行う方法としてもよい。
【００３０】
上記方法によれば、切断をダイシングブレイドで行うので、加工面品位の高い信頼性のある切断を行うことができる。また、ウエハから個々の半導体チップを切断するのに使用するダイシングブレイドを用いることができる。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができる。
【００３１】
本発明の半導体装置の製造方法は、上記方法に加えて、上記切断工程では、レーザによって切断を行う方法としてもよい。
【００３２】
上記方法によれば、レーザを用いて切断を行うので、精密に切断できる。また、レーザは、機械的な力を加えない非接触加工が可能であり、ゆがみや熱影響の少ない切断をすることができる。また、レーザは、半導体装置の製造工程で溶接や切断、マーキング等に使用されることも多いので、このレーザを上記導体層切断工程に用いることも可能である。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができる。
【００３３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域上に、絶縁性保護膜を上記導体層の一部を覆わないように形成する絶縁性保護膜形成工程を有する方法としてもよい。
【００３４】
上記方法によれば、部分導体領域上に、絶縁性保護膜を形成するので、部分導体領域を保護することができる。よって、信頼性の高い半導体装置を形成することができる。また、絶縁性保護膜を導体層の一部を覆わないよう形成するので、その覆わない部分を、外部接続端子を接続する領域とすることができる。
【００３５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域上に、外部接続端子を形成する外部接続端子形成工程を有する方法としてもよい。
【００３６】
上記方法によれば、外部接続端子を形成するので、外部構造体と半導体装置とを物理的にも電気的にも接続することができる。
【００３７】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように、ディスクリート部品を搭載する方法としてもよい。
【００３８】
上記方法によれば、チップコンデンサ等のディスクリート電子部品と半導体チップを接続させる場合、上記部分導体領域の間を跨ぐようにディスクリート部品を実装するだけで接続することが可能である。よって、半導体チップにディスクリート部品を接続するための導電板や導電性接着材等を製造する必要はなく、製造に要する時間とともに製造コストも削減することができる。
【００３９】
また、上記方法によれば、導体層に直接ディスクリート電子部品を実装できるので、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。よって、実装時間の短縮化のみならず、半導体装置の小型化に至る実装面積の削減に寄与することができる。
【００４０】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように導体を用いて接続する方法としてもよい。
【００４１】
上記方法によれば、部分導体領域の間を跨ぐように導体を用いて接続するため、部分導体領域を電気的に接続したい場合、半導体装置の外部で接続する必要が無い。このため、半導体装置のサイズを縮小することができる。
【００４２】
また、上記方法によれば、導体を用いて部分導体領域を電気的に接続できるので、半導体チップ上の電極を、部分導体領域を介して自由に電気的に接続することができる。そのため、電極の相互接続を個々の半導体装置に応じて自由に変更することが可能となる。
【００４３】
本発明の半導体装置の製造方法は、上記方法に加えて、上記部分導体領域と外部構造体とを、導体で接続する方法としてもよい。
【００４４】
上記方法によれば、部分導体領域と外部構造体とを導体で接続するため、ディスクリート部品を搭載した半導体装置である場合にも、実装基板等の外部構造体との電気的な接続を行うことができる。また、外部構造体において、ディスクリート部品の搭載部や、半導体装置とディスクリート部品との接続部などを製造する必要がなくなるので、製造コストを削減することができるとともに、装置の小型化を図ることができる。
【００４５】
本発明の半導体装置の製造方法は、上記方法に加えて、上記導体での接続は、ワイヤボンディング法を用いる方法としてもよい。
【００４６】
上記方法によれば、ワイヤボンディング法を用いるため、特殊な設備が不要なため、低コストで高密度に外部構造体に接続することができる。
【００４７】
本発明の半導体装置は、上記本発明に係る半導体装置の製造方法によって製造されることを特徴としている。
【００４８】
上記構成によれば、上記したように、低コストで簡便に製造することのできる、半導体装置を提供することができる。
【００４９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図１２に基づいて説明すれば以下の通りである。なお、本発明はこれに限定されるものではない。
【００５０】
（半導体装置の構成）
初めに、本実施形態の半導体装置の製造方法で製造した半導体装置の構成について説明する。なお、図２が本実施形態の半導体装置の斜視図であり、図２のＡ−Ａ’矢視断面図が図１である。
【００５１】
本実施形態の半導体装置は、図１に示すように、半導体チップ１０、切れ込み部５…の入った金属薄膜４、外部接続端子７…等を備えている。半導体チップ１０としては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やメモリ等の集積回路（ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等が挙げられる。
【００５２】
半導体チップ１０は、電極として電極パッド１…を有しており、絶縁膜２により覆われている。絶縁膜２は、電極パッド１…の上部には塗布されておらず、開口部を有した状態となっている。
【００５３】
電極パッド１…は、半導体チップ１０に組み込まれており、半導体装置の入出力端子を含む電気的端子である。電極パッド１…は、導電性があるものであれば特に限定されないが、ＡｌやＣｕ等が好適に用いられる。
【００５４】
絶縁膜２は、半導体チップ１０を外部から絶縁するものであり半導体チップ１０の表面保護膜である。絶縁膜２は、酸化膜や窒化膜の無機膜から形成されている。なお、絶縁膜２は、上記無機膜の上にポリイミド等の有機膜が形成されていてもよい。
【００５５】
絶縁膜２の上には、更に、絶縁膜２の表面を保護するために、第２の絶縁膜３が形成されている。第２の絶縁膜３は、ポリイミド等を用いて形成することができる。なお、絶縁膜２において、無機膜の上に有機膜が形成されており、この有機膜に十分な厚みがある場合には、第２の絶縁膜３を形成しなくてもよい。ここで、十分な厚みとは、下記で詳細に説明する導体層切断工程における切断から、半導体チップ１０の表面を保護できる厚みをいうものとする。
【００５６】
導体層として用いられる金属薄膜４は、第２の絶縁膜３の表面と第２の絶縁膜３に覆われていない電極パッド１…上とに形成される。金属薄膜４は、電極パット１…と外部接続端子７…との間に電流を流すためのカレントフィルムとなるものである。
【００５７】
切れ込み部５…は、金属薄膜４を分割している。この分割された金属薄膜の１つ１つを金属薄膜片（部分導体領域）とする。この切れ込み部５…によって、電極パッド１…に接続した金属薄膜片は、電気的に独立している。また切れ込み部５…は、第２の絶縁膜３の上部にも及んでいる。
【００５８】
また、金属薄膜片の上方には、外部接続端子７…が形成されており、さらに金属薄膜４の一部は、開口部で電極パッド１…と接続されている。外部接続端子７…は、電極パッド１…と、半導体装置が実装される実装基板上の配線（図示せず）とを電気的かつ物理的に接続するための電極である。外部接続端子７…としては、導電性を有し実装基板上の配線と良好に接続できるものであれば特に限定されるものではないが、例えば、はんだボール等が好適に用いられる。
【００５９】
なお、電極パッド１…と接続していない金属薄膜片上に形成された外部接続端子７…は、ダミー端子となる。つまり、本図では、中央の２つの外部接続端子７が、何れの電極パッド１とも接続していないダミー端子となっている。
【００６０】
更に、絶縁性保護膜６が、外部接続端子７…を突き出した状態で金属薄膜４を覆い、切れ込み部５…を充填するように形成されている。絶縁性保護膜６は、金属薄膜４および切れ込み部５…を外部から保護するもので、ポリイミド等が好適に用いられる。
【００６１】
なお図１では、細部を示すため特に第２の絶縁膜３の厚みを誇張して表現しており、第２の絶縁膜３から電極パッド１…にかけての金属薄膜４が、極度な段差を示しているが、実際は水平方向に対する垂直方向の割合は図よりも小さいものである。
【００６２】
（半導体装置の製造方法）
次に、本実施形態の半導体装置の製造方法について説明する。なお、上記の従来の技術で述べたように、ウエハレベルＣＳＰでは、実際には、図１９に示すように半導体チップ１０が並んだウエハ状態でパッケージングし、最後にダイシングにより個片化することで個々の半導体装置を得る。しかし、以下の説明では、部位の詳細を表現するために、４個の半導体装置のユニットで説明する。
【００６３】
▲１▼初めに、絶縁膜形成工程について説明する。図３が本実施形態の絶縁膜形成工程時の半導体装置の斜視図であり、図３のＢ−Ｂ’矢視断面図が図４である。図３および図４に示すように、電極パッド１…を有し、絶縁膜２で覆われた半導体チップ１０の表面上に、第２の絶縁膜３を形成する。第２の絶縁膜３としては、樹脂等が用いられ、ブロック共重合ポリイミド等が好適に用いられる。なお、この絶縁膜形成工程は、半導体チップ１０の絶縁膜２において、無機膜の上に有機膜が形成されており、有機膜が十分な厚みを持っている場合には行わなくてもかまわない。
【００６４】
具体的には、スクリーンマスクを用いて、ブロック共重合ポリイミド等のポリイミドインクを半導体チップ１０上に、スクリーン印刷技法で印刷し、熱処理によりポリイミドインクを硬化させて第２の絶縁膜３を形成する。第２の絶縁膜３の膜厚は、３０〜５０μｍが好ましい。この際、第２の絶縁膜３は、外部に配線を引き出したい電極パッド１…の上部に開口部を有するように形成する。なお、点線８は、最終的に個々の半導体装置に切断するダイシングの位置を表している。また、上記したように、本図はウエハの一部を表しているため、斜視図では側面、断面図では両端も最終的に個々の半導体装置に切断するときは、ダイシングされる。
【００６５】
▲２▼次に、導体層形成工程について説明する。図５が本実施形態の導体層形成工程時の半導体装置の斜視図であり、図５のＣ−Ｃ’矢視断面図が図６である。図５および図６に示すように、第２の絶縁膜３の表面と電極パッド１…上を含む開口部の表面とに、金属薄膜４を形成する。開口部にも金属薄膜を形成することで電気パッド１…と金属薄膜４が接続する。金属薄膜４は、単一金属または複数種からなる金属（合金）を用いてスパッタリング法等によって形成される。金属薄膜４には、例えば、Ａｕ／Ｔｉ，Ａｕ／ＴｉＷ，Ａｕ／Ｃｒ，Ａｕ／ＮｉＶ等が好適に用いられる。ここで、Ａｕ／Ｔｉとは、チタンと金の合金を意味するものである。Ａｕ／ＴｉＷ，Ａｕ／Ｃｒ，Ａｕ／ＮｉＶも同様である。金属薄膜４の膜厚は１μｍ前後が好ましく、特に０．３〜２μｍが好ましい。
【００６６】
▲３▼次に、導体層切断工程について説明する。図７が本実施形態の導体層切断工程時の半導体装置の斜視図であり、図７のＤ−Ｄ’矢視断面図が図８である。ダイシングブレイドを回転させ、図７および図８に示すように、金属薄膜４表面に対し垂直に切れ込み部５…が形成されるよう切断する。金属薄膜４を切断し、金属薄膜片を形成する。切断時に冷却水あるいは洗浄水を噴射して、ダイシングブレイドを冷却するとともに、切断時に発生する削りかすを除去するのが好ましい。
【００６７】
また、本実施形態では、導体層の切断にダイシングブレイドを用いているが、レーザを用いるようにしてもかまわない。切断にレーザを用いる場合は、高出力炭酸ガスレーザや、ＹＡＧレーザが好適に用いられ、金属薄膜４表面に垂直に切れ込み部５…が入るように切断する。
【００６８】
なお、図７に示すように、切れ込み部５…は、各金属薄膜片と電気パッド１…とが１対１で対応するように、金属薄膜４を格子状に切断するように形成されるのが好ましい。また、図８に示すように、切れ込み部５…の深さは、金属薄膜４が切断され、第２の絶縁膜３が全て切断されない範囲であればかまわない。また、最終的にダイシングによって個々の半導体パッケージ単位に切断される位置には、切り込み５…を形成する必要はない。切れ込み部５…によって格子状に分断された金属薄膜片は、互いに電気的に独立し、また各電極パッド１…は、何れかの金属薄膜片と電気的につながった状態となる。
【００６９】
▲４▼次に、絶縁性保護膜形成工程について説明する。図９が本実施形態の絶縁性保護膜形成工程時の半導体装置の斜視図であり、図９のＥ−Ｅ’矢視断面図が図１０である。図９および図１０に示すように、分断された金属薄膜４の上面および切れ込み部５…に絶縁性保護膜６を形成する。絶縁性保護膜６には、樹脂等が用いられる。
【００７０】
具体的には、例えば、第２の絶縁膜３と同様に、スクリーンマスクを用いて、ブロック共重合ポリイミド等のポリイミドインクを金属薄膜４の上面および切れ込み部５…にスクリーン印刷技法で印刷し、熱処理によりポリイミドインクを硬化させて絶縁性保護膜６を形成する。この絶縁性保護膜６の膜厚は、１０〜３０μｍが好ましい。絶縁性保護膜６を形成する際には、外部接合端子７が金属薄膜４上に取り付けられる領域となる部分に、例えば円形の開口部を設けるようにする。なお、ダイシングによって最終的に個々の半導体装置に切断される位置である点線８上においても、ダイシングの行いやすさを考慮すると、絶縁性保護膜６を形成しないようにすることが好ましい。
【００７１】
▲５▼次に、外部接続端子形成工程を説明する。図１１が本実施形態の外部接続端子形成工程時の半導体装置の斜視図であり、図１１のＦ−Ｆ’矢視断面図が図１２である。図１１および図１２に示すように、上記絶縁性保護膜形成工程で設けた開口部つまり、絶縁性保護膜６が形成されていない金属薄膜４の上に外部接続端子７…を取り付ける。外部接続端子７…としては、例えば、はんだボールが用いられ、金属薄膜４の上にフラックスを転写させ（図示せず）、その上に外部接続端子７…を載せて、リフローして外部接続端子７…を取り付ける。
【００７２】
▲６▼最後に、上述の通り、個々の半導体装置を得るために、ダイシングを行う。
【００７３】
〔実施の形態２〕
本発明の実施の他の形態について、図１３および図１４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態の半導体装置の斜視図が図１３であり、図１３のＦ−Ｆ’矢視断面図が図１４である。
【００７４】
本実施形態の半導体装置では、図１３および図１４に示すように、半導体チップ１０は電極パッド１…を有し、絶縁膜２で覆われている。絶縁膜２の上には更に第２の絶縁膜３が形成されている。なお、電極パッド１…の上部を覆わないように、絶縁膜２と第２の絶縁膜３とは形成される。第２の絶縁膜３の上には、金属薄膜４が形成され、切れ込み部５…が、金属薄膜４と第２の絶縁膜３の上部を切断しており、金属薄膜４は、金属薄膜片となっている。
【００７５】
さらに、金属薄膜片上に、チップコンデンサやチップ抵抗等のディスクリート電子部品５１が搭載されている。ディスクリート電子部品５１は、隣り合う金属薄膜片上にはんだ等で接合されていればよい。すなわち、ディスクリート電子部品５１で、電気的に導通させたい金属薄膜片間を接合すればよい。
【００７６】
また、離れた金属薄膜片間を、ディスクリート電子部品５１で電気的に導通させたい場合には、まず、何れの電極パッド１…とも接続していない２つの金属薄膜片上に、ディスクリート電子部品５１をはんだ等で接合する。次に、この２つの金属薄膜片上にそれぞれ金属線５２の一端を接合する。そして、金属線５２の残りの一端は、それぞれ、電気的に導通させたい金属薄膜片に接合すればよい。接続は、金属線５２として、例えば、金ワイヤー等で、金属薄膜片に、ワイヤボンディングする方法を用いればよい。
【００７７】
本実施形態の半導体装置は、ディスクリート電子部品を従属させた半導体チップとして、従来の単独の半導体チップに置き換えて実装基板に実装することができる。これは、本実施形態の半導体装置のサイズが、半導体チップとほぼ変わらないためである。そして、ディスクリート電子部品を従属させたまま、金属薄膜４の任意の地点から導体を用いて、実装基板に接続することができる。この接続は、導体として例えば金ワイヤーを用いて実装基板にワイヤボンディングする方法がある。
【００７８】
また、すでにディスクリート電子部品を搭載しているため、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。つまり、本実施形態の半導体装置は、従来、半導体チップのみを収めている半導体装置とディスクリート電子部品とが個別に基板に実装され、かつ相互接続されていたものを、１つに集約し、同機能を果たすものであるため、半導体装置の小型化、高密度実装化に貢献するものである。
【００７９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００８０】
【発明の効果】
以上にように、本発明の半導体装置の製造方法は、上記の課題を解決するために、複数の電極を有する半導体チップの該電極が形成されている面に、該電極と接続した導体層を形成する導体層形成工程と、上記導体層を複数の部分導体領域に分割するように、上記導体層を物理的に切断する導体層切断工程とを有し、上記導体層切断工程では、上記複数の部分導体領域が互いに電気的に独立するように切断が行われる方法である。
【００８１】
これにより、電極と外部接続端子との電気的接続部を形成することができる。さらに、上記の方法では、半導体チップ上に導体配線を形成するために、上記導体層を物理的に切断するが、この場合には、半導体装置を製造する際に通常用いられる切断装置を用いることが可能であるので、製造コストを削減することができるという効果を奏する。また、切断処理は、従来のフォトリソグラフィやエッチング等の工程と比較して短時間で処理を行うことができるので、製造時間の削減も実現できるという効果を奏する。
【００８２】
本発明の半導体装置の製造方法は、上記導体層形成工程の前に、上記半導体チップ上に上記電極を露出させた状態で絶縁膜を形成する絶縁膜形成工程を有し、上記導体層形成工程では、上記絶縁膜の表面と上記電極が露出した部分とに導体層を形成する方法としてもよい。
【００８３】
これにより、上記方法による効果に加えて、導体層切断工程で、導体層を切断する場合に、半導体チップ表面を保護することができるという効果を奏する。また、この工程は、表面保護膜が形成されていない半導体チップに対しても、絶縁膜を形成することができるので、半導体チップの表面を保護し半導体装置の電気的特性や信頼性を高めることができるという効果を奏する。さらに、保護膜上に形成する導体層と、電極とを接続することができるという効果を奏する。
【００８４】
本発明の半導体装置の製造方法は、上記導体層切断工程では、上記導体層を格子状に分断する方法としてもよい。
【００８５】
これにより、上記方法による効果に加えて、個々の電極に対応させて導体層を切断して複数の部分導体領域に分割するような複雑な切断をすることはない。よって、効率よく、個々の電極と接続した部分導体領域を電気的に独立した状態に切断することができるという効果を奏する。また、Ｘ軸方向とＹ軸方向に沿って切断すればよいので、切断するための装置の制御を行いやすく、導体層の切断に要する時間を短くすることができるという効果を奏する。
【００８６】
本発明の半導体装置の製造方法は、上記導体層形成工程では、スパッタリング法で導体を半導体チップに堆積させることにより導体層を形成する方法としてもよい。
【００８７】
これにより、上記方法による効果に加えて、導体膜を半導体チップに、均一に簡便に形成することができるという効果を奏する。また、緻密でかつ密着性に優れた導体膜を形成することができるという効果を奏する。
【００８８】
本発明の半導体装置の製造方法は、上記導体層切断工程では、ダイシングブレイド（ｄｉｃｉｎｇ ｂｌａｄｅ）によって切断を行う方法としてもよい。
【００８９】
これにより、上記方法による効果に加えて、加工面品位の高い信頼性のある切断を行うことができる。また、ウエハから個々の半導体チップを切断するのに使用するダイシングブレイドを用いることができる。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができるという効果を奏する。
【００９０】
本発明の半導体装置の製造方法は、上記切断工程では、レーザによって切断を行う方法としてもよい。
【００９１】
これにより、上記方法による効果に加えて、精密な切断が可能となるという効果を奏する。また、レーザは、機械的な力を加えない非接触加工が可能であり、ゆがみや熱影響の少ない切断をすることができるという効果を奏する。また、レーザは、半導体装置の製造工程で使用されることも多いので、このレーザを上記導体層切断工程に用いることも可能である。よって導体層切断のための別の切断装置を用意する必要がないため、生産コストを削減することができるという効果を奏する。
【００９２】
本発明の半導体装置の製造方法は、上記部分導体領域上に、絶縁性保護膜を上記導体層の一部を覆わないように形成する絶縁性保護膜形成工程を有する方法としてもよい。
【００９３】
これにより、上記方法による効果に加えて、部分導体領域を保護することができるので、信頼性の高い半導体装置を形成することができるという効果を奏する。また、絶縁性保護膜で導体層を覆わない部分を、外部接続端子を接続する領域とすることができる。
【００９４】
本発明の半導体装置の製造方法は、上記部分導体領域上に、外部接続端子を形成する外部接続端子形成工程を有する方法としてもよい。
【００９５】
これにより、上記方法による効果に加えて、外部構造体と半導体装置とを物理的にも電気的にも接続することができるという効果を奏する。
【００９６】
本発明の半導体装置の製造方法は、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように、ディスクリート部品を搭載する方法としてもよい。
【００９７】
これにより、上記方法による効果に加えて、チップコンデンサ等のディスクリート電子部品と半導体チップを接続させる場合、上記部分導体領域の間を跨ぐようにディスクリート部品を実装するだけで接続することが可能である。よって、半導体チップにディスクリート部品を接続するための導電板や導電性接着材等を製造する必要はなく、製造に要する時間とともに製造コストも削減することができるという効果を奏する。
【００９８】
また、半導体装置とディスクリート部品とを個別に実装基板に実装して相互接続させる必要はない。よって、実装時間の短縮化のみならず、半導体装置の小型化に至る実装面積の削減に寄与することができるという効果を奏する。
【００９９】
本発明の半導体装置の製造方法は、上記部分導体領域の上に、上記部分導体領域の間を跨ぐように導体を用いて接続する方法としてもよい。
【０１００】
これにより、上記方法による効果に加えて、部分導体領域を電気的に接続したい場合、半導体装置の外部で接続する必要が無い。このため、半導体装置のサイズを縮小することができるという効果を奏する。また、導体を用いて部分導体領域を電気的に接続できるので、半導体チップ上の電極を、部分導体領域を介して自由に電気的に接続することができる。そのため、電極の相互接続を個々の半導体装置に応じて自由に変更することが可能となるという効果を奏する。
【０１０１】
本発明の半導体装置の製造方法は、上記部分導体領域と外部構造体とを、導体で接続する方法としてもよい。
【０１０２】
これにより、上記方法による効果に加えて、ディスクリート部品を搭載した半導体装置である場合にも、実装基板等の外部構造体との電気的な接続を行うことができる。また、外部構造体において、ディスクリート部品の搭載部や、半導体装置とディスクリート部品との接続部などを製造する必要がなくなるので、製造コストを削減することができるとともに、装置の小型化を図ることができるという効果を奏する。
【０１０３】
本発明の半導体装置の製造方法は、上記導体での接続は、ワイヤボンディング法を用いる方法としてもよい。
【０１０４】
上記方法によれば、特殊な設備が不要なため、低コストで高密度に外部構造体に接続することができるという効果を奏する。
【０１０５】
本発明の半導体装置は、上記本発明に係る半導体装置の製造方法によって製造される構成である。
【０１０６】
これにより、低コストで簡便に製造することのできる、半導体装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概略構成を示す断面図である。
【図２】図１に示す半導体装置の斜視図である。
【図３】絶縁膜形成工程における上記半導体装置の概略構成を示す斜視図である。
【図４】図３に示す半導体装置の断面図である。
【図５】導体層形成工程における上記半導体装置の概略構成を示す斜視図である。
【図６】図５に示す半導体装置の断面図である。
【図７】導体層切断工程における上記半導体装置の概略構成を示す斜視図である。
【図８】図７に示す半導体装置の断面図である。
【図９】絶縁性保護膜形成工程における上記半導体装置の概略構成を示す斜視図である。
【図１０】図９に示す半導体装置の断面図である。
【図１１】外部接続端子形成工程における上記半導体装置の概略構成を示す斜視図である。
【図１２】図１１に示す半導体装置の断面図である。
【図１３】本発明の他の実施形態に係る半導体装置の概略構成を示す斜視図である。
【図１４】図１３に示す半導体装置の断面図である。
【図１５】従来の半導体装置の一例の概略構成を示す斜視図である。
【図１６】図１５に示す半導体装置の断面図である。
【図１７】金属配線が形成された状態の従来の半導体装置の概略構成を示す斜視図である。
【図１８】同図（ａ）ないし（ｃ）は、従来の半導体装置の製造過程を示す図である。
【図１９】半導体チップが埋め込まれているウエハの概略図である。
【図２０】従来の半導体装置における他の例の概略構成を示す透視平面図である。
【図２１】図２０の半導体装置の断面図である。
【符号の説明】
１ 電極パッド（電極）
２ 絶縁膜
３ 第２の絶縁膜
４ 金属薄膜（導体層）
５ 切れ込み部
６ 絶縁性保護膜
７ 外部接続端子
８ ダイシングの位置を表す点線
１０ 半導体チップ
１１ 電極パッド
１２ 絶縁膜
１４ 金属配線
１６ 絶縁性保護膜
１７ 外部接続端子
２０ 半導体チップ
５１ ディスクリート電子部品
５２ 金属線（導体）
８１ 半導体チップ
８２ 絶縁性シート
８３ 導電板
８４ 導電板
８５ チップコンデンサ
８６ 導電性接着剤
Claims (13)
- 複数の電極を有する半導体チップの該電極が形成されている面に、該電極と接続した導体層を形成する導体層形成工程と、
上記導体層を複数の部分導体領域に分割するように、上記導体層を物理的に切断する導体層切断工程とを有し、
上記導体層切断工程では、上記複数の部分導体領域が互いに電気的に独立するように切断が行われることを特徴とする半導体装置の製造方法。 - 上記導体層形成工程の前に、上記半導体チップ上に上記電極を露出させた状態で絶縁膜を形成する絶縁膜形成工程を有し、
上記導体層形成工程では、上記絶縁膜の表面と上記電極が露出した部分とに導体層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 - 上記導体層切断工程では、上記導体層を格子状に分断することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 上記導体層形成工程では、スパッタリング法で導体を半導体チップに堆積させることにより導体層を形成することを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
- 上記導体層切断工程は、ダイシングブレイド（ｄｉｃｉｎｇ ｂｌａｄｅ）によって行うことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
- 上記導体層切断工程は、レーザによって行うことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
- 上記部分導体領域上に、絶縁性保護膜を上記導体層の一部を覆わないように形成する絶縁性保護膜形成工程を有することを特徴とする、請求項１ないし６のいずれか１項に記載の半導体装置の製造方法。
- 上記部分導体領域上に、外部接続端子を形成する外部接続端子形成工程を有することを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置の製造方法。
- 上記部分導体領域上に、上記部分導体領域の間を跨ぐように、ディスクリート部品を搭載することを特徴とする請求項１ないし８のいずれか１項に記載の半導体装置の製造方法。
- 上記部分導体領域上に、上記部分導体領域の間を跨ぐように導体を用いて接続することを特徴とする請求項１ないし９のいずれか１項に記載の半導体装置の製造方法。
- 上記部分導体領域と外部構造体とを、導体で接続することを特徴とする請求項１ないし１０のいずれか１項に記載の半導体装置の製造方法。
- 上記導体での接続は、ワイヤボンディング法を用いることを特徴とする請求項１１の半導体装置の製造方法。
- 請求項１ないし１２のいずれか１項に記載の半導体装置の製造方法によって製造されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012605A JP3943037B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012605A JP3943037B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228236A true JP2004228236A (ja) | 2004-08-12 |
| JP3943037B2 JP3943037B2 (ja) | 2007-07-11 |
Family
ID=32901163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003012605A Expired - Fee Related JP3943037B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3943037B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358608B2 (en) | 2003-06-13 | 2008-04-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having chip size package with improved strength |
| JP2011044722A (ja) * | 2010-10-06 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2018527083A (ja) * | 2015-09-03 | 2018-09-20 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | Ｉｃダイ、プローブ、及び超音波システム |
-
2003
- 2003-01-21 JP JP2003012605A patent/JP3943037B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358608B2 (en) | 2003-06-13 | 2008-04-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having chip size package with improved strength |
| JP2011044722A (ja) * | 2010-10-06 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2018527083A (ja) * | 2015-09-03 | 2018-09-20 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | Ｉｃダイ、プローブ、及び超音波システム |
| US11161146B2 (en) | 2015-09-03 | 2021-11-02 | Koninklijke Philips N.V. | IC die, probe and ultrasound system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3943037B2 (ja) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| JP3918681B2 (ja) | 半導体装置 | |
| AU2003253425B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6633081B2 (en) | Semiconductor device on a packaging substrate | |
| US7061085B2 (en) | Semiconductor component and system having stiffener and circuit decal | |
| US7736944B2 (en) | Semiconductor device with improved design freedom of external terminal | |
| US20060163728A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20040009630A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| JP2004349361A (ja) | 半導体装置およびその製造方法 | |
| JP3625815B2 (ja) | 半導体装置とその製造方法 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| TW200845326A (en) | Semiconductor device with magnetic powder mixed therein and manufacturing method thereof | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP3877150B2 (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| JP2009064897A (ja) | 半導体装置及びその製造方法 | |
| JP4592413B2 (ja) | 回路装置 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| CN110718529A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP4084737B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |