JPH0677283A - 配線基板へのｉｃ素子の実装方法 - Google Patents

配線基板へのｉｃ素子の実装方法

Info

Publication number
JPH0677283A
JPH0677283A JP4227294A JP22729492A JPH0677283A JP H0677283 A JPH0677283 A JP H0677283A JP 4227294 A JP4227294 A JP 4227294A JP 22729492 A JP22729492 A JP 22729492A JP H0677283 A JPH0677283 A JP H0677283A
Authority
JP
Japan
Prior art keywords
wiring board
flux
wiring
mounting
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4227294A
Other languages
English (en)
Inventor
Yoshio Shimoaka
善男 下赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4227294A priority Critical patent/JPH0677283A/ja
Publication of JPH0677283A publication Critical patent/JPH0677283A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Electronic Switches (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ＩＣ素子の電極を短時間で配線基板の配線導体
に半田を介し確実かつ強固に接合させることを可能とし
た配線基板へのＩＣ素子の実装方法を提供する。 【構成】配線基板１上にＩＣ素子４を、該ＩＣ素子４の
電極５に取着してある半田バンプ５ａを介して実装する
配線基板１へのＩＣ素子４の実装方法であって、前記Ｉ
Ｃ素子４の半田バンプ５ａ表面にフラックス６を付着さ
せ、次に前記ＩＣ素子４を配線基板１上に半田バンプ５
ａが配線基板１の配線導体３に当接するようにして載置
し、その後に前記ＩＣ素子４の半田バンプ５ａと該半田
バンプ５ａに付着させたフラックス６とを同時に加熱
し、配線導体３表面にＩＣ素子４の電極５を半田を介し
接合させることを特徴とする

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は配線基板へのＩＣ素子の
実装方法に関し、より詳細にはフリップチップ方式によ
りＩＣ素子を配線基板上に実装する方法の改良に関する
ものである。
【０００２】
【従来技術】従来、配線基板へのＩＣ素子の実装、例え
ばフリップチップ方式を採用したＩＣ素子の配線基板へ
の実装は一般に図３（ａ）（ｂ）に示すように、 （１）まず上面に複数個の配線導体１３を被着させたア
ルミナセラミックス製の配線基板１１と、電極１５に半
田バンプ１５ａを取着させたＩＣ素子１４とを準備す
る。
【０００３】（２）次に図３（ａ）に示す如く、配線基
板１１上面のＩＣ素子１４が実装される領域Ａにフラッ
クス１６をスタンプ印刷により塗布する。
【０００４】尚、前記フラックス１６は、松脂にブチル
アルコールやＩＰＡ（イソプロピルアルコール）等の有
機溶剤を添加混合した高粘度を有する液体から成り、所
定の温度に加熱されると配線導体１３表面を還元し、配
線導体１３表面に形成されている酸化膜を除去するとと
もに配線導体１３に半田を強固に接合させる作用を為
す。
【０００５】また前記フラックス１６を配線基板１１の
領域Ａ全面に塗布するのは、配線導体１３の線幅が極め
て細く、配線導体１３の表面のみに印刷塗布するのが困
難で作業性が悪いためである。
【０００６】（３）そして次に図３（ｂ）に示す如く、
配線基板１１上面の領域ＡにＩＣ素子１４を、該ＩＣ素
子１４の半田バンプ１５ａが各配線導体１３に当接され
るようにして載置する。
【０００７】（４）最後に前記配線基板１１をその上面
に載置したＩＣ素子１４ごと約２３０℃の半田リフロー
用の炉に入れ、フラックス１６により配線導体１３表面
の酸化膜を除去するとともに該配線導体１３にＩＣ素子
１４の電極１５を半田を介して接合させ、これによって
ＩＣ素子１４の配線基板１１への実装が完了する。
【０００８】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板へのＩＣ素子の実装方法によれば、配線基
板１１の領域Ａ全面にフラックス１６が多量に付着され
ているため、フラックス１６とＩＣ素子１４の電極１５
に取着された半田バンプ１５ａとを半田リフロー用の炉
で加熱し、ＩＣ素子１４を配線基板１１に実装する際、
フラックス１６中に含まれる有機物質等に突沸が起こり
易く、該フラックス１６中に含まれる有機物質等に突沸
が起こると、ＩＣ素子１４の電極１５と配線導体１３と
の間に位置ずれが発生し、その結果、ＩＣ素子１４の電
極１５を所定の配線導体１３に半田バンプ１５を介して
確実かつ強固に接合させることができないという欠点を
有している。
【０００９】また配線基板１１の上面にフラックス１６
が多量に付着されているため、ＩＣ素子１４を配線基板
１１に実装する際、前記フラックス１６中に含まれる有
機物質等を蒸発させるのに長時間を要し、ＩＣ素子１４
の配線基板１１上への実装が極めて効率の悪いものとな
る欠点も有していた。
【００１０】
【発明の目的】本発明は上記欠点に鑑みて案出されたも
のであり、その目的は、ＩＣ素子の電極を短時間で配線
基板の配線導体に半田を介し確実かつ強固に接合させる
ことを可能とした配線基板へのＩＣ素子の実装方法を提
供することにある。
【００１１】
【問題点を解決するための手段】本発明の配線基板への
ＩＣ素子の実装方法は、ＩＣ素子の電極に取着してある
半田バンプ表面にフラックスを付着させ、次に前記ＩＣ
素子を配線基板上に半田バンプが配線基板の配線導体に
当接するようにして載置し、その後に前記ＩＣ素子の半
田バンプと該半田バンプに付着させたフラックスとを同
時に加熱し、配線導体表面にＩＣ素子の電極を半田を介
し接合させることを特徴とする。
【００１２】
【実施例】以下、本発明の実装方法を発熱素子をＩＣ素
子の駆動によって選択的にジュール発熱させ感熱紙等に
所定の印字画像を形成するサーマルヘッドを例にとって
説明する。
【００１３】図１は、本発明の実装方法を適用して製作
したサーマルヘッドの一実施例を示し、１は配線基板、
２は発熱素子、３は配線導体、４はＩＣ素子である。
【００１４】前記配線基板１はアルミナセラミックス等
の電気絶縁材料から成り、上面に発熱素子２や駆動用Ｉ
Ｃ素子４等を支持するとともに、サーマルヘッドの温度
を感熱紙等に良好な印字画像を形成するのに必要な温度
に制御する作用を為す。
【００１５】また前記配線基板１の上面には多数の発熱
素子２が例えば１６ｄｏｔ／ｍｍで高密度に被着配列さ
れており、更に各発熱素子２には一対の配線導体３が接
続されている。
【００１６】前記発熱素子２は例えば窒化タンタル等か
ら成り、それ自体が所定の電気抵抗率を有しているた
め、一対の配線導体３を介して電力が印加されるとジュ
ール発熱を起こし、印字画像を形成するに必要な温度、
例えば２５０〜４００℃の温度に発熱する。
【００１７】また前記発熱素子２に接続されている一対
の配線導体３はアルミニウム等の金属から成り、該一対
の配線導体３は発熱素子２にジュール発熱を起こさせる
ために必要な所定の電力を印加する作用を為す。
【００１８】尚、前記発熱素子２及び一対の配線導体３
は従来周知のスパッタリング法及びフォトリソグラフィ
ー技術を採用することによって配線基板１上に所定パタ
ーンに被着される。
【００１９】また前記配線導体３にはＩＣ素子４の電極
５が半田バンプを介して接合されており、該ＩＣ素子４
は発熱素子２を外部電気信号に対応させて選択的にジュ
ール発熱させ、感熱紙等に所望する印字画像を形成させ
る作用を為す。
【００２０】かくして上述したサーマルヘッドは、ＩＣ
素子４の駆動に伴って一対の配線導体３間に所定の電力
を印加し、発熱素子２を外部電気信号に対応させて所定
の温度にジュール発熱させるとともに該発熱した熱を感
熱紙等に伝導させ、感熱紙等に印字画像を形成すること
によってサーマルヘッドとして機能する。
【００２１】次に、前記配線基板１上にＩＣ素子４を実
装する方法について、図２（ａ）〜（ｄ）を用いて説明
する。
【００２２】（１）まず、図２（ａ）に示す如く、上面
に発熱素子２及び配線導体３を被着させたアルミナセラ
ミックス製の配線基板１と、電極５に半田バンプ５ａを
取着させたＩＣ素子４とを準備する。
【００２３】（２）次に、ＩＣ素子４の半田バンプ５ａ
表面にフラックス６を付着させる。
【００２４】前記フラックス６は、図２（ｂ）に示す如
く、フラックス転写板７上に一定厚みのフラックス層６
ａを形成し、該フラックス層６ａにＩＣ素子４の半田バ
ンプ５を接触させることによってＩＣ素子４の半田バン
プ５ａ表面に付着される。
【００２５】尚、前記フラックス６は、松脂にブチルア
ルコールやＩＰＡ等の有機溶剤を添加混合した高粘度を
有する液体であり、後述する半田リフロー用の炉の中で
所定温度に加熱されると配線導体３表面を還元し、配線
導体３表面に形成されている酸化膜を除去する作用を為
す。
【００２６】（３）次に、前記ＩＣ素子４を配線基板１
上に、該ＩＣ素子４の半田バンプ５ａが配線基板１の配
線導体３に当接されるようにして載置する。
【００２７】前記ＩＣ素子４は、ダイマウンタ等を用い
ることによって配線基板１上面の所定位置に載置され、
この時、フラックス６は図２（ｃ）に示す如く、半田バ
ンプ５ａから各配線導体３の個別に転写される。
【００２８】（４）最後に、ＩＣ素子４を載置させた配
線基板１を約２００乃至２３０℃の半田リフロー用の炉
に入れ、ＩＣ素子４の半田バンプ５ａとフラックス６と
を同時に加熱し、フラックス６で配線導体３表面を還元
し酸化膜を除去するとともに、該配線導体３表面にＩＣ
素子４の電極５を図２（ｄ）に示す如く、半田バンプ５
ａを介して接合させ、これによってＩＣ素子４の配線基
板１上への実装が完了する。
【００２９】この場合、フラックス６はＩＣ素子４の半
田バンプ５ａから各配線導体３に個別に転写され、配線
基板１上には少量のフラックス６が付着されているだけ
であるため、フラックス６とＩＣ素子４の電極５に取着
された半田バンプ５ａとを半田リフロー用の炉で加熱
し、ＩＣ素子４を配線基板１上に実装する際、フラック
ス６中に含まれる有機物質等が突沸を起こすことは殆ど
無く、その結果、ＩＣ素子４の電極５と配線導体３との
位置合わせを正確とし、ＩＣ素子４の電極５を所定の配
線導体３に半田バンプ５ａを介して確実かつ強固に接合
させることができるようになる。
【００３０】また前記配線基板１上に付着されるフラッ
クス６はその量が少ないため、ＩＣ素子４を配線基板１
上に実装する際、フラックス６中に含まれる有機物質等
が短時間で蒸発し、ＩＣ素子４の配線基板１上への実装
が極めて効率良く行える。
【００３１】尚、本発明は上記実施例に限定されるもの
では無く、本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば上述の実施例ではサーマル
ヘッドにおけるＩＣ素子の実装を説明したが、混成集積
回路装置等の他の電子装置におけるＩＣ素子の実装にも
適用可能である。
【００３２】また上記実施例においては、ＩＣ素子４の
半田バンプ５ａ表面へのフラックス６の付着をフラック
ス転写板７を使用することによって行ったが、ＩＣ素子
４の半田バンプ５ａ表面にフラックスをスクリーン印刷
法により印刷塗布することによって付着させても良く、
或いはメタルマスクを使用したフラックスの塗布方法、
即ち、金属板にＩＣ素子４の半田バンプ５ａと対応する
孔を複数個穿設したメタルマスクを準備し、次に前記メ
タルマスクの一主面側にＩＣ素子４を該ＩＣ素子４の半
田バンプ５ａがメタルマスクの孔に嵌め込まれるように
して当接させ、その後、メタルマスクの他主面側からフ
ラックスをＩＣ素子４の半田バンプ５ａに選択的に塗布
させることによって付着させても良い。
【００３３】
【発明の効果】本発明の配線基板へのＩＣ素子の実装方
法によれば、ＩＣ素子の電極に取着されている半田バン
プにフラックスを付着させておくことから、ＩＣ素子を
配線基板上に半田バンプが配線基板の配線導体に当接さ
れるようにして載置し、しかる後、ＩＣ素子の半田バン
プとフラックスとを同時に加熱し、フラックスで配線基
板の配線導体表面を還元し酸化膜を除去するとともに、
該配線導体表面にＩＣ素子の電極を半田を介し接合させ
る際、フラックス中に含まれる有機物質等が少量で、突
沸を起こすことは殆ど無く、その結果、ＩＣ素子の電極
と配線導体との位置合わせを正確とし、ＩＣ素子の電極
を所定の配線導体に半田を介して確実、強固に接合させ
ることができるようになる。
【００３４】また本発明の配線基板へのＩＣ素子の実装
方法によれば、フラックスの量が少ないため、ＩＣ素子
を配線基板上に実装する際、フラックス中に含まれる有
機溶剤等が短時間で蒸発し、ＩＣ素子の配線基板への実
装が極めて効率良く行える。
【００３５】
【図面の簡単な説明】
【図１】本発明の方法によりＩＣ素子を実装したサーマ
ルヘッドの一実施例を示す斜視図である。
【図２】（ａ）乃至（ｄ）は本発明の配線基板へのＩＣ
素子の実装方法を説明するための各工程毎の断面図であ
る。
【図３】（ａ）（ｂ）は従来の配線基板へのＩＣ素子の
実装方法を説明するための各工程毎の断面図である。
【符号の説明】
１・・・配線基板 ２・・・発熱素子 ３・・・配線導体 ４・・・ＩＣ素子 ５・・・電極 ５ａ・・半田バンプ ６・・・フラックス

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】配線基板上にＩＣ素子を、該ＩＣ素子の電
    極に取着してある半田バンプを介して実装する配線基板
    へのＩＣ素子の実装方法であって、 前記ＩＣ素子の半田バンプ表面にフラックスを付着さ
    せ、次に前記ＩＣ素子を配線基板上に半田バンプが配線
    基板の配線導体に当接するようにして載置し、その後に
    前記ＩＣ素子の半田バンプと該半田バンプに付着させた
    フラックスとを同時に加熱し、配線導体表面にＩＣ素子
    の電極を半田を介し接合させることを特徴とする配線基
    板へのＩＣ素子の実装方法。
JP4227294A 1992-08-26 1992-08-26 配線基板へのｉｃ素子の実装方法 Pending JPH0677283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4227294A JPH0677283A (ja) 1992-08-26 1992-08-26 配線基板へのｉｃ素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4227294A JPH0677283A (ja) 1992-08-26 1992-08-26 配線基板へのｉｃ素子の実装方法

Publications (1)

Publication Number Publication Date
JPH0677283A true JPH0677283A (ja) 1994-03-18

Family

ID=16858563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4227294A Pending JPH0677283A (ja) 1992-08-26 1992-08-26 配線基板へのｉｃ素子の実装方法

Country Status (1)

Country Link
JP (1) JPH0677283A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998025297A1 (fr) * 1996-12-04 1998-06-11 Seiko Epson Corporation Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique
JP2005217445A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置の製造方法
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
JP2013219371A (ja) * 2013-05-23 2013-10-24 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途
KR20150094581A (ko) * 2010-07-29 2015-08-19 닛토덴코 가부시키가이샤 플립 칩형 반도체 이면용 필름 및 그의 용도

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513973B2 (ja) * 1996-12-04 2010-07-28 セイコーエプソン株式会社 半導体装置の製造方法
US7511362B2 (en) 1996-12-04 2009-03-31 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US6730589B2 (en) 1996-12-04 2004-05-04 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
JP2005217445A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置の製造方法
WO1998025297A1 (fr) * 1996-12-04 1998-06-11 Seiko Epson Corporation Element electronique et dispositif a semiconducteur, procede de fabrication et de montage dudit dispositif, plaquette de circuit et materiel electronique
US7470979B2 (en) 1996-12-04 2008-12-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US6475896B1 (en) 1996-12-04 2002-11-05 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7521796B2 (en) 1996-12-04 2009-04-21 Seiko Epson Corporation Method of making the semiconductor device, circuit board, and electronic instrument
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US7842598B2 (en) 1996-12-04 2010-11-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7888260B2 (en) 1996-12-04 2011-02-15 Seiko Epson Corporation Method of making electronic device
US8115284B2 (en) 1996-12-04 2012-02-14 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument
US8384213B2 (en) 1996-12-04 2013-02-26 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
KR20150094581A (ko) * 2010-07-29 2015-08-19 닛토덴코 가부시키가이샤 플립 칩형 반도체 이면용 필름 및 그의 용도
US10211083B2 (en) 2010-07-29 2019-02-19 Nitto Denko Corporation Film for flip chip type semiconductor back surface and its use
JP2013219371A (ja) * 2013-05-23 2013-10-24 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途

Similar Documents

Publication Publication Date Title
KR100503399B1 (ko) 전력 소자용 지지 기판과 냉각체를 구비하는 장치 및 그 제조 방법
JPH10163271A (ja) はんだ部材付着方法
JPH0677283A (ja) 配線基板へのｉｃ素子の実装方法
JPH02278831A (ja) はんだバンプの形成方法
JPH06168982A (ja) フリップチップ実装構造
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP3240687B2 (ja) 電子部品の実装方法
EP0655779A1 (en) Method of forming solder bumps on an integrated circuit flip chip
JP3477011B2 (ja) サーマルヘッド
JP3523418B2 (ja) 配線基板
JP2003103817A (ja) サーマルヘッド
JPH04242943A (ja) バンプ電極の半田供給方法
JPH05251505A (ja) Ｉｃチップのエリアテープへの接続方法
JP2001113742A (ja) 厚膜式サーマルヘッドおよびその製造方法
JP2865788B2 (ja) サーマルヘッドの製造方法
JP3477017B2 (ja) サーマルヘッド
JP3434987B2 (ja) サーマルヘッド
JP3401144B2 (ja) サーマルヘッド
JP2001250904A (ja) 電子部品の製造方法
JPH09162321A (ja) セラミックパッケージ及びパッケージ実装プリント配線基板
JPH0718475U (ja) 印刷配線板
JPH0677280A (ja) 半導体素子の実装方法
JPH06293148A (ja) サーマルヘッド
JP2004235209A (ja) Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法
JPH03194994A (ja) 表面装着用ｉｃパッケージの半田接続方法