KR20150094581A - 플립 칩형 반도체 이면용 필름 및 그의 용도 - Google Patents

플립 칩형 반도체 이면용 필름 및 그의 용도 Download PDF

Info

Publication number
KR20150094581A
KR20150094581A KR1020150110488A KR20150110488A KR20150094581A KR 20150094581 A KR20150094581 A KR 20150094581A KR 1020150110488 A KR1020150110488 A KR 1020150110488A KR 20150110488 A KR20150110488 A KR 20150110488A KR 20150094581 A KR20150094581 A KR 20150094581A
Authority
KR
South Korea
Prior art keywords
semiconductor
film
adhesive layer
resin
backing film
Prior art date
Application number
KR1020150110488A
Other languages
English (en)
Other versions
KR101581643B1 (ko
Inventor
나오히데 다카모토
고지 시가
후미테루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150094581A publication Critical patent/KR20150094581A/ko
Application granted granted Critical
Publication of KR101581643B1 publication Critical patent/KR101581643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)

Abstract

본 발명은, 피착체 상에 플립 칩 접속되는 반도체 소자의 이면에 설치되는 플립 칩형 반도체 이면용 필름으로서, 접착제층과, 이 접착제층 상에 적층된 보호층을 구비하고, 상기 보호층은, 유리전이온도가 200℃ 이상인 내열성 수지 또는 금속으로 구성되어 있는 플립 칩형 반도체 이면용 필름에 관한 것이다.

Description

플립 칩형 반도체 이면용 필름 및 그의 용도{FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACK SURFACE AND ITS USE}
본 발명은, 플립 칩형 반도체 이면용 필름 및 이것을 이용한 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립 칩형 반도체 이면용 필름은, 반도체 칩 등의 반도체 소자의 이면의 보호와 강도 향상 등을 위해 사용된다. 또한 본 발명은, 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 더 한층 요구되고 있다. 그 때문에, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 상기 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 이면용 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다(특허문헌 1 참조). 또한, 이 이면 필름에 대하여 레이저 마킹을 실시하여, 제품의 식별성 등을 높이는 경우도 있다(특허문헌 2 참조).
일본 특허공개 2007-158026호 공보 일본 특허공개 2008-166451호 공보
플립 칩 접속의 대표적인 순서로서는, 이면용 필름을 접착한 반도체 칩 표면에 형성된 땜납 범프 등을 플럭스에 침지하고, 그 후 범프와 기판 상에 형성된 전극(필요에 따라 이 전극 상에도 땜납 범프가 형성되어 있다)을 접촉시키고, 최후에 땜납 범프를 용융시켜 땜납 범프와 전극을 리플로우 접속시킨다. 플럭스는, 납땜시의 땜납 범프의 세정이나 산화의 방지, 땜납의 젖음성의 개선 등을 목적으로 하여 사용되고 있다. 이상의 순서에 의해, 반도체 칩과 기판 사이의 양호한 전기적 접속을 구축할 수 있다.
여기서, 플럭스는 통상, 범프 부분에만 부착시키는 것이지만, 작업 환경에 따라서는 반도체 칩의 이면에 부착된 이면용 필름에 부착되는 경우가 있다. 그리고, 이면용 필름에 플럭스가 부착된 채로 리플로우 접속을 행하면, 이면용 필름 표면에 플럭스에서 유래하는 얼룩이 생겨 버려, 외관성이나 레이저 마킹성이 저하될 우려가 있다.
본 발명은 상기 문제점에 비추어 이루어진 것으로, 그 목적은, 플럭스가 부착되더라도 얼룩의 발생을 방지할 수 있어, 외관성이 우수한 반도체 장치를 제조 가능한 플립 칩형 반도체 이면용 필름 및 이것을 이용한 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조방법을 제공하는 것에 있다.
본원 발명자들은 종래의 문제점을 해결하기 위해 검토한 결과, 하기 구성을 채용함으로써 플럭스에 의한 얼룩의 발생을 방지 가능하고, 외관성이 양호한 반도체 장치를 제조 가능한 플립 칩형 반도체 이면용 필름을 제공할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 피착체 상에 플립 칩 접속되는 반도체 소자의 이면에 설치되는 플립 칩형 반도체 이면용 필름으로서, 접착제층과, 이 접착제층 상에 적층된 보호층을 구비하고, 상기 보호층은, 유리전이온도가 200℃ 이상인 내열성 수지 또는 금속으로 구성되어 있는 플립 칩형 반도체 이면용 필름을 제공한다.
상기 반도체 이면용 필름에서는, 보호층으로서 유리전이온도가 200℃ 이상인 내열성 수지 또는 금속으로 구성된 층이 형성되어 있기 때문에, 플립 칩 본딩을 위한 리플로우시에 있어서 플럭스 성분이 보호층 내에 진입하는 일없이 최종적으로 증발하게 된다. 그 결과, 반도체 이면용 필름에 있어서의 플럭스에서 유래하는 얼룩의 발생을 방지할 수 있다. 이러한 얼룩 억제의 이유는 확정하지 않지만, 아래와 같이 추측된다. 보호층을 설치하고 있지 않은 이면용 필름에 플럭스가 부착한 경우, 리플로우시의 온도에서 이면용 필름을 구성하는 수지의 분자 구조가 크게 느슨해져 플럭스 성분이 이면용 필름 내에 진입하기 쉽게 되어, 최종적으로 양자가 일부 상용 상태로 되어 플럭스 성분이 잔존하여, 얼룩이 발생하여 버린다. 한편, 본 발명의 반도체 이면용 필름에서는, 유리전이온도가 200℃ 이상인 내열성 수지 또는 금속으로 구성된 보호층을 설치하고 있기 때문에, 리플로우시의 온도라도 보호층 내에서의 마이크로 구조(분자 구조 또는 원자 구조)의 이완이 억제되거나, 또는 실질적으로 이완하지 않게 된다. 이것에 의해, 보호층에의 플럭스 성분의 진입이 억제된다. 반도체 이면용 필름의 표면에 잔존한 플럭스는, 리플로우시의 가열에 의해 증발하게 되고, 그 결과, 플럭스에서 유래하는 얼룩의 발생이 방지된다.
상기 내열성 수지가, 폴리이미드, 폴리페닐렌 설파이드, 폴리설폰, 폴리에터 이미드, 폴리에터 케톤 및 폴리에터 에터 케톤으로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하다. 이들 수지는 입수 용이성이 있음과 아울러, 분자 구조가 강직하여 유리전이온도도 매우 높기 때문에, 플럭스 유래의 얼룩의 발생을 효율적으로 방지할 수 있다. 이들 중에서도, 상기 내열성 수지로서는 폴리이미드가 바람직하다.
상기 금속이, 알루미늄, 알루마이트, 스테인레스, 철, 티타늄, 주석 및 구리로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하다. 이들 금속은 플럭스 유래의 얼룩 발생의 방지 효과뿐만 아니라, 우수한 레이저 마킹성을 발휘할 수 있다.
상기 보호층의 상기 접착제층측 표면에 대하여 표면 활성화 처리가 실시되어 있으면, 보호층과 접착제층의 접착력을 향상시킬 수 있기 때문에, 반도체 장치의 제조 공정 및 제조 후의 제품으로서의 사용시에도 양자의 박리를 방지할 수 있어, 신뢰성이 높은 반도체 장치를 제조할 수 있다.
상기 표면 활성화 처리가, 플라즈마 처리, 오존수 처리, 자외선 오존 처리 및 이온 빔 처리로 이루어지는 군으로부터 선택되는 1종 이상의 처리인 것이 바람직하다. 이들의 처리에 의해, 보호층이 내열성 수지 및 금속의 어느 것으로 구성되어 있더라도, 효율적으로 표면 활성화를 행할 수 있다.
또한, 본 발명은, 기재 상에 점착제층이 적층된 다이싱 테이프와, 상기 점착제층 상에, 상기 보호층이 상기 점착제층에 대향하도록 적층된 상기 플립 칩형 반도체 이면용 필름을 구비하는 다이싱 테이프 일체형 반도체 이면용 필름을 제공한다.
상기 구성의 다이싱 테이프 일체형 반도체 이면용 필름에서는, 다이싱 테이프와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정이나 그 후의 픽업 공정에도 제공할 수 있다. 즉, 다이싱 공정 전에 다이싱 테이프를 반도체 웨이퍼 이면에 접착시킬 때에, 상기 반도체 이면용 필름도 접착시킬 수 있기 때문에, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 그 결과, 공정수의 저감을 꾀할 수 있다. 더구나, 반도체 웨이퍼나 다이싱에 의해 형성된 반도체 소자의 이면을 보호층 붙은 반도체 이면용 필름이 보호하기 때문에, 다이싱 공정이나 그 이후의 공정(픽업 공정 등)에 있어서, 상기 반도체 소자의 손상을 저감 또는 방지할 수 있음과 아울러, 플립 칩 본딩시의 플럭스에 의한 얼룩의 발생을 방지할 수 있어, 외관성이 우수한 반도체 장치를 제조할 수 있다.
또한, 본 발명은, 상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정, 상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 상기 반도체 소자에 있어서의 피착체와의 접속용 부재에 플럭스를 부착시키는 공정, 및 상기 반도체 소자를 상기 피착체 상에 플립 칩 접속하는 공정을 구비하는 반도체 장치의 제조방법을 제공한다.
상기 제조방법에서는, 보호층이 형성된 플립 칩형 반도체 이면용 필름을 이용하고 있기 때문에, 플립 칩 본딩 공정에 있어서, 반도체 이면용 필름에 있어서의 플럭스 유래의 얼룩의 발생을 방지할 수 있어, 외관성이 우수한 반도체 장치를 좋은 효율로 제조할 수 있다.
도 1은 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2는 본 발명의 플립 칩형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 3a 내지 3d는 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법의 일례를 나타내는 단면 모식도이다.
본 발명의 실시의 한 형태에 대하여 도면을 참조하면서 설명하지만, 본 발명은 이들 예에 한정되지 않는다. 한편, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한 설명을 쉽게 하기 위해서 확대 또는 축소 등에 의해 도시한 부분이 있다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 1은, 본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다. 도 1에 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(이하, 「다이싱 테이프 일체형 반도체 이면 보호 필름」, 「다이싱 테이프부(付) 반도체 이면용 필름」 또는 「다이싱 테이프부 반도체 이면 보호 필름」이라고도 함)(1)은, 기재(31) 상에 점착제층(32)이 설치된 다이싱 테이프(3)와, 상기 점착제층 상에 설치된 플립 칩형 반도체 이면용 필름(이하, 「이면용 필름」, 「반도체 이면용 필름」 또는 「반도체 이면 보호 필름」이라고도 함)(2)을 구비하는 구성이다. 후술하는 바와 같이, 반도체 이면용 필름(2)은, 접착제층과, 이 접착제층 상에 적층된 보호층을 구비한다.
또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에서는, 도 1에 나타낸 바와 같이, 다이싱 테이프(3)의 점착제층(32) 상에 있어, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)에만 반도체 이면용 필름(2)이 형성된 구성이더라도 좋지만, 점착제층(32)의 전면에 반도체 이면용 필름이 형성된 구성이라도 좋고, 또한, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)보다 크고 점착제층(32)의 전면보다도 작은 부분에 반도체 이면용 필름이 형성된 구성이라도 좋다. 한편, 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 접착되는 쪽의 표면)은, 웨이퍼 이면에 접착되기까지의 동안, 세퍼레이터 등에 의해 보호되어 있더라도 좋다. 이하, 플립 칩형 반도체 이면용 필름, 다이싱 테이프의 순서로 상세히 설명한다.
(플립 칩형 반도체 이면용 필름)
도 2는, 본 발명의 플립 칩형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다. 반도체 이면용 필름(2)은 필름상의 형태를 갖고 있고, 접착제층(21)과, 이 접착제층(21) 상에 적층된 보호층(22)을 구비하고 있다. 접착제층(21)은, 통상, 제품으로서의 다이싱 테이프 일체형 반도체 이면용 필름의 형태로서는, 미경화 상태(반경화 상태를 포함한다)이며, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼에 접착시킨 후에 열경화된다.
반도체 이면용 필름(2)에 있어서의 가시광(파장: 400nm 내지 800nm)의 광선투과율(가시광투과율)은 특별히 제한되지 않지만, 예컨대 20% 이하(0% 내지 20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0% 내지 10%), 특히 바람직하게는 5% 이하(0% 내지 5%)이다. 반도체 이면용 필름(2)은, 가시광투과율이 20%보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광투과율(%)은, 반도체 이면용 필름(2)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전제의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면용 필름(2)의 가시광투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름(2) 단체를 제작한다. 다음으로 반도체 이면용 필름(2)에 대하여, 파장: 400nm 내지 800nm의 가시광선[장치: 시마즈제작소(Shimadzu Corporation)제의 가시광 발생장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름(2)을 투과하는 전후의 강도 변화로부터, 가시광투과율의 값을 구할 수 있다. 한편, 20㎛의 두께가 아닌 반도체 이면용 필름(2)의 가시광투과율(%; 파장: 400nm 내지 800nm)의 값에 의해, 두께: 20㎛의 반도체 이면용 필름(2)의 가시광투과율(%; 파장: 400nm 내지 800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름(2)의 경우에 있어서의 가시광투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛의 것에 한정되는 취지가 아니다.
(접착제층)
접착제층(21)은, 적어도 열경화성 수지에 의해 형성되어 있는 것이 바람직하고, 또한 적어도 열경화성 수지와 열가소성 수지로 형성되어 있는 것이 보다 바람직하다. 또한, 접착제층(21)을 구성하는 수지에 열경화촉진 촉매를 포함시키더라도 좋다. 적어도 열경화성 수지에 의해 형성함으로써, 접착제층은 접착 기능을 유효하게 발휘할 수 있다.
상기 열가소성 수지로서는, 예컨대 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적어 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니고, 탄소수 30 이하(바람직하게는 탄소수 4 내지 18, 더욱 바람직하게는 탄소수 6 내지 10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬에스터 이외의 모노머)로서는, 특별히 한정되는 것이 아니고, 예컨대 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 및 크로톤산과 같은 카복실기 함유 모노머; 무수 말레산 및 무수 이타콘산과 같은 산 무수물 모노머; (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 및 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트와 같은 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필(메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산과 같은 설폰산기 함유 모노머; 및 2-하이드록시에틸아크릴로일 포스페이트와 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, (메트)아크릴레이트는 아크릴레이트 및/또는 메타크릴레이트를 말하며, (메트)아크릴은 아크릴 및/또는 메타크릴을 말하는 등, 이는 전체 명세서에 걸쳐 적용된다.
또한, 상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지; 레졸형 페놀 수지; 폴리-p-옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행하지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
상기 열경화성 수지의 함유량으로서는, 접착제층에 있어서의 전체 수지 성분에 대하여 5중량% 이상 90중량% 이하인 것이 바람직하고, 10중량% 이상 85중량% 이하인 것이 보다 바람직하고, 15중량% 이상 80중량% 이하인 것이 더 바람직하다. 상기 함유량을 5중량% 이상으로 함으로써 열경화 수축량을 2부피% 이상으로 하기 쉽게 할 수 있다. 또한, 봉지 수지를 열경화시킬 때에, 접착제층을 충분히 열경화시킬 수 있어, 반도체 소자의 이면에 확실히 접착 고정시켜, 박리가 없는 플립 칩형의 반도체 장치의 제조가 가능하게 된다. 한편, 상기 함유량을 90중량% 이하로 하는 것에 의해, 패키지(PKG: 플립 칩형 반도체 장치)의 휨을 억제할 수 있다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 접착제층(21)으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
접착제층(21)은, 반도체 웨이퍼의 이면(회로비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 접착제층(21)은, 예컨대 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 접착제층(21)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓는 것이 바람직하다. 이것에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 꾀할 수 있다.
접착제층(21)의 반도체 웨이퍼에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은, 0.5N/20mm 내지 15N/20mm의 범위가 바람직하고, 0.7N/20mm 내지 10N/20mm의 범위가 보다 바람직하다. 0.5N/20mm 이상으로 함으로써 우수한 밀착성으로 반도체 웨이퍼나 반도체 소자에 접착되어 있고, 들뜸 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱시에 칩 비산이 발생하는 것을 방지할 수도 있다. 한편, 15N/20mm 이하로 하는 것에 의해, 다이싱 테이프로부터 용이하게 박리할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예컨대 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예컨대 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 수소첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)(Nippon Polyurethane Industry Co., Ltd.)제, 상품명 「콜로네이트(COLONATE) L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여, 통상 7중량부 이하(예컨대, 0.05중량부 내지 7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면 접착력이 저하되기 때문에 바람직하지 못하다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 아울러, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 접착제층(21)은 착색되어 있더라도 좋다. 보호층이 투명한 경우, 착색된 접착제층은 보호층을 통하여 우수한 외관성을 발휘할 수 있어, 부가가치가 있는 외관의 반도체 장치로 할 수 있게 된다. 착색된 반도체 이면용 필름은, 투명한 보호층에의 마킹을 뛰어나게 할 수 있기 때문에, 반도체 소자 또는 상기 반도체 소자가 사용되는 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 통해서, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 제어함으로써 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를 우수한 시인성으로 시인할 수 있게 된다. 또한, 접착제층이 착색되어 있으면, 다이싱 테이프와 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또한, 예컨대 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 반도체 이면용 필름을 유색으로 하는 경우(무색·투명하지 않은 경우), 착색에 의해 보이는 색으로서는 특별히 제한되지 않지만, 예컨대 흑색, 청색, 적색 등의 농색(濃色; dark color)인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란 기본적으로는, L*a*b* 표색계로 규정되는 L*가 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 더 바람직하게는 40 이하(0 내지 40)가 되는 진한 색을 의미한다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 더 바람직하게는 25 이하(0 내지 25)가 되는 흑색계 색을 뜻한다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예컨대, 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR-200」 미놀타사(Minolta Ltd.)제; 색채색차계)를 이용하여 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(Commission Internationale de l'Eclairage; CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계라 지칭되는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는 JIS Z8729에 규정되어 있다.
접착제층(21)을 착색할 때에는, 목적으로 하는 색에 따라, 색재(착색제)를 이용할 수 있다. 이러한 색재로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이더라도 좋다. 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 색재로서 염료를 이용하면, 접착제층(21) 중에는, 염료가 용해에 의해 균일 또는 거의 균일히 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 이용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예컨대, 무기 흑계 안료 및 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 시안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이더라도 좋다. 흑계 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 물론, 흑계 색재는, 흑 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예컨대, 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 흑연, 산화구리, 이산화망간, 아조계 안료(아조메틴 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 안료, 안트라퀴논계 유기 흑색 안료 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154, C.I. 디스퍼스 블랙 1, 3, 10, 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑계 색재로서는, 예컨대, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트 화학공업 주식회사(Orient Chemical Industries Co., Ltd.)제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예컨대, 시안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 시안계 색재로서는, 예컨대, C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6, 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 16, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예컨대, C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40: C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예컨대, C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29, 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예컨대, C.I. 솔벤트 옐로 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 등의 옐로계 염료; C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로 1, 3, 20 등의 옐로계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각, 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
접착제층(21)을 착색시키는 경우, 그 착색 형태는 특별히 제한되지 않는다. 예컨대, 접착제층(21)은, 착색제가 첨가된 단층의 필름상물이더라도 좋다. 또한, 적어도 열경화성 수지에 의해 형성된 수지층과 착색제층이 적어도 적층된 적층 필름이더라도 좋다. 한편, 접착제층(21)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 접착제층(21)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층의 양측의 2개의 수지층은, 동일한 조성의 수지층이더라도 좋고, 다른 조성의 수지층이더라도 좋다.
접착제층(21)에는, 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예컨대, 충전제(filler), 난연제, 실레인커플링제, 이온 트랩제 외에, 증량제, 노화방지제, 산화방지제, 계면활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제의 어느 것이더라도 좋지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 접착제층(21)에 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 꾀할 수 있다. 한편, 접착제층(21)으로서는 도전성이더라도, 비도전성이더라도 좋다. 상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 밖에 카본 등으로 이루어지는 여러 가지 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 레이저 회절형 입도 분포 측정 장치에 의해서 측정하여 얻은 값을 말한다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부 내지 80중량부)인 것이 바람직하고, 특히 0중량부 내지 70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예컨대, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
한편, 접착제층(21)이, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 접착제층(21)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화된 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립 칩 본딩 공정으로 봉지재를 경화시킬 때에), 접착제층(21) 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 접착제층(21)은, 열경화성 수지를 포함하고 있더라도, 상기 열경화성 수지는 미경화 또는 부분 경화된 상태이기 때문에, 접착제층(21)의 겔분율로서는, 특별히 제한되지 않지만, 예컨대 50중량% 이하(0중량% 내지 50중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량% 이하(0중량% 내지 30중량%)이며, 특히 10중량% 이하(0중량% 내지 10중량%)인 것이 적합하다. 접착제층(21)의 겔분율은 이하의 측정 방법에 의해 측정할 수 있다.
<겔분율의 측정 방법>
접착제층으로부터 약 0.1g을 샘플링하여 정밀하게 칭량하고(시료의 중량), 상기 샘플을 메쉬상 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 일주일 침지시킨다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 톨루엔으로부터 빼내고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 다음 수학식(a)로부터 겔분율(중량%)을 산출한다.
겔분율(중량%)=[(침지·건조 후의 중량)/(시료의 중량)]×100‥(a)
한편, 접착제층의 겔분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해 제어할 수 있다.
본 발명에 있어서, 접착제층(21)은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 웨이퍼의 다이싱 공정에서는 절삭수를 사용하기 때문에, 접착제층(21)이 흡습하여, 정상 상태 이상의 함수율이 되는 경우가 있다. 이러한 고함수율인 채로 플립 칩 본딩을 행하면, 접착제층(21)과 반도체 웨이퍼 또는 그 가공체(반도체)와의 접착 계면에 수증기가 괴어, 들뜸(lifting)이 발생하는 경우가 있다. 따라서, 접착제층에서는, 투습성이 높은 코어 재료를 양면에 설치한 구성으로 하는 것에 의해, 수증기가 확산하여, 이러한 문제를 회피하는 것이 가능해진다. 이러한 관점에서, 코어 재료의 한 면 또는 양면에 접착제층을 형성한 다층 구조를 접착제층으로서 사용할 수 있다. 상기 코어 재료로서는, 필름(예컨대 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
접착제층(21)의 두께(적층 필름의 경우는 총 두께)는 특별히 한정되지 않지만, 예컨대 2㎛ 내지 200㎛ 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 3㎛ 내지 160㎛ 정도가 바람직하고, 4㎛ 내지 100㎛ 정도가 보다 바람직하고, 5㎛ 내지 80㎛ 정도가 특히 바람직하다.
상기 접착제층(21)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예컨대, 1GPa 내지 50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 한편, 접착제층(21)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 전술한 바와 같이, 열경화성 수지는, 통상 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 23℃에서의 탄성률은, 통상, 열경화성 수지가 미경화 상태 또는 부분 경화 상태에서의 23℃에서의 탄성률이 된다.
여기서, 접착제층(21)은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋지만, 적층 필름의 경우, 상기 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 적층 필름 전체로서 1GPa 이상(예컨대, 1GPa 내지 50GPa)의 범위이면 좋다. 또한, 접착제층의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그 함유량, 실리카 충전제 등의 충전제의 종류나 그 함유량 등에 의해 제어할 수 있다. 한편, 접착제층(21)이 복수의 층이 적층된 적층 필름인 경우(접착제층이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는 특별히 한정되지 않고, 이러한 접착제층과 보호층 사이에, 다른 층(중간층, 광선차단층, 보강층, 착색층, 기재층, 전자파차단층, 열전도층, 점착층 등)이 설치되어 있더라도 좋다.
한편, 상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않고서 미경화 상태의 필름상 접착제층(21)을 제작하고, 레오메트릭사(Rheometrics Co., Ltd.)제 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하에 소정의 온도(23℃)에서 측정하여, 수득된 인장 저장 탄성률의 값으로 했다.
상기 접착제층(21)은, 보호층(22)에 대향하는 면과는 반대측의 면이 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용될 때까지 접착제층을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 경우, 세퍼레이터는, 또한, 다이싱 테이프의 기재 상의 점착제층(32)에 반도체 이면용 필름(2)을 전사할 때의 지지 기재로서 이용할 수 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 접착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌 테레프탈레이트 등)이나 종이 등도 사용 가능하다. 한편, 세퍼레이터는 종래 공지된 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
반도체 이면용 필름(2)이 다이싱 테이프(3)에 적층되어 있지 않은 경우, 접착제층(21)은, 양면에 박리층을 갖는 세퍼레이터를 1장 이용하여 롤상으로 권회된 형태로, 양면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있더라도 좋고, 적어도 한쪽 면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있더라도 좋다.
또한, 접착제층(21)으로서는, 그 흡습률이 낮은 편이 바람직하다. 구체적으로는, 상기 흡습률은 1중량% 이하가 바람직하고, 보다 바람직하게는 0.8중량% 이하이다. 상기 흡습률을 1중량% 이하로 하는 것에 의해, 리플로우 공정에 있어서, 반도체 이면용 필름(2)과 반도체 소자 사이에서 보이드(void)의 발생 등을 억제 또는 방지할 수도 있다. 한편, 상기 흡습률은, 접착제층(21)을, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치하는 전후의 중량 변화에 의해 산출한 값이다. 접착제층(21)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 접착제층에 대하여, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예컨대 무기 충전제의 첨가량을 변화시키는 것에 의해 조정할 수 있다.
또한, 접착제층(21)으로서는, 휘발분의 비율이 적은 편이 바람직하다. 구체적으로는, 가열 처리 후의 접착제층(21)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예컨대 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량% 이하로 하는 것에 의해, 예컨대 리플로우 공정에 있어서, 플립 칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예컨대, 납 프리 땜납 리플로우시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조정할 수 있다. 한편, 접착제층(21)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 접착제층(21)에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건하에서 가열했을 때의 값을 의미한다.
(보호층)
상기 보호층(22)은, 접착제층(21) 상에 필름상으로 적층되어 있고, 유리전이온도가 200℃ 이상인 내열성 수지 또는 금속으로 구성되어 있다. 상기 플립 칩형 반도체 이면용 필름에서는, 이와 같이 보호층을 설치하고 있기 때문에, 플립 칩 본딩시의 플럭스에 의한 얼룩의 발생을 방지할 수 있다.
보호층(22)을 구성하는 내열성 수지로서는 유리전이온도가 200℃ 이상이면 특별히 한정되지 않고, 이른바 슈퍼 엔지니어링 수지(super engineering resin)라고 불리는 수지를 적합하게 이용할 수 있고, 예컨대 폴리페닐렌 설파이드(PPS), 폴리이미드(PI), 폴리에터 이미드(PEI), 폴리알릴레이트(PAR), 폴리설폰(PSF), 폴리에터 설폰(PES), 폴리에터 에터 케톤(PEEK), 액정 폴리머(LCP), 폴리테트라플루오로에틸렌(PTFE) 등을 들 수 있다. 이들 중에서도, 입수 용이성 및 플럭스 유래의 얼룩 발생의 방지의 관점에서, 폴리이미드, 폴리페닐렌 설파이드, 폴리설폰, 폴리에터 이미드, 폴리에터 케톤 및 폴리에터 에터 케톤으로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하고, 특히 폴리이미드가 바람직하다. 여기서, 내열성 수지의 유리전이온도(Tg)는 다음과 같이 측정된다. 내열성 수지의 샘플을 준비하고 레오메트릭사제 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하에 소정의 온도(23℃)에서 저장 탄성률 및 손실 탄성률을 측정하여 내열성 수지의 인장 저장 탄성률 및 인장 손실 탄성률을 측정한다. 이어서, 수득된 인장 저장 탄성률 및 인장 손실 탄성률의 값을 이용하여 tanδ=(손실 탄성률)/(저장 탄성률)을 산출하고 이를 내열성 수지의 유리전이온도(Tg)로 간주한다.
보호층(22)을 구성하는 금속으로서는 특별히 한정되지 않고, 예컨대 알루미늄, 알루마이트, 스테인레스, 철, 티타늄, 주석 및 구리로 이루어지는 군으로부터 선택되는 1종 이상인 것이 레이저 마킹성의 점에서 바람직하다. 이들 중에서도, 가공 용이성이나 레이저 마킹성 등을 고려하면 알루미늄이 특히 바람직하다.
보호층(22)의 두께로서는, 가공성 등을 고려하여 적절히 결정할 수 있고, 통상 2 내지 200㎛의 범위이며, 3 내지 100㎛인 것이 바람직하고, 4 내지 80㎛인 것이 보다 바람직하고, 5 내지 50㎛인 것이 특히 바람직하다.
보호층(22)이 내열성 수지로 구성되어 있는 경우, 보호층(22)은 착색되어 있더라도 좋다. 또한, 보호층(22)이 금속으로 구성되어 있는 경우는, 착색층을 보호층(22) 표면에 설치하더라도 좋다. 보호층(22)의 착색 방법으로서는, 전술한 접착제층의 착색 방법을 적합하게 채용할 수 있다.
(플립 칩형 반도체 이면용 필름의 제조방법)
우선, 접착제층(21)은, 예컨대, 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여 수지 조성물을 조제하여, 필름상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하고 건조하여(열경화가 필요한 경우에는, 필요에 따라 가열 처리를 실시하여 건조하여), 접착제층을 형성하는 방법 등을 들 수 있다. 또한, 다이싱 테이프의 점착제층 상에 직접 형성하는 경우는, 상기 수지 조성물을, 다이싱 테이프의 점착제층(32) 상에 도포하는 방법이나, 세퍼레이터 상에 형성한 접착제층을 점착제층(32) 상에 전사(이착)하는 방법 등에 의해 필름상의 접착제층을 형성할 수 있다. 상기 수지 조성물은, 용액이더라도 분산액이더라도 좋다. 한편, 반도체 이면용 필름(2)을 형성할 때에 열경화를 행하는 경우, 부분 경화된 상태로 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
이어서, 얻어지는 접착제층과 별도 준비한 보호층을 접합함으로써 플립 칩형 반도체 이면용 필름을 제작할 수 있다. 보호층으로서는, 시판의 내열성 수지 필름이나 금속 박 등을 이용하면 된다. 또한, 예컨대 보호층으로서 폴리이미드 필름을 채용하는 경우, 폴리아믹산의 용액을 내열성 지지 기재에 도포하고, 300 내지 500℃ 정도에서 이미드화함으로써 폴리이미드 필름을 형성할 수 있다. 또한, 금속제의 보호층의 경우, 접착제층 상에 스퍼터링 등을 행하여 금속 박막을 직접 형성할 수도 있다. 접착제층과 보호층의 접합 조건으로서는 특별히 한정되지 않고, 예컨대, 접합 각도로서 100 내지 140°, 압력으로서 0.1 내지 0.5MPa, 속도로서 5 내지 20m/s라는 조건을 들 수 있다.
(다이싱 테이프)
상기 다이싱 테이프(3)는, 기재(31) 상에 점착제층(32)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(3)는, 기재(31)와 점착제층(32)이 적층된 구성을 갖고 있으면 된다.
(기재)
기재(지지 기재)는 점착제층 등의 지지 모체로서 이용할 수 있다. 상기 기재(31)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(31)로서는, 예컨대 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속 박, 금속 판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적당한 박엽체(薄葉體; thin material)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예컨대 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터(랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리뷰틸렌 테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 폴리아마이드(나일론), 전방향족 폴리아마이드(아라미드) 등의 아마이드계 수지; 폴리에터 에터 케톤(PEEK); 폴리이미드; 폴리에터 이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하더라도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용할 수 있다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(31)를 열수축시키는 것에 의해 점착제층(32)과 반도체 이면용 필름(2)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 꾀할 수 있다.
기재(31)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대 크로뮴산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(31)는, 동종 또는 이종의 것을 적당히 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 이용할 수 있다. 또한, 기재(31)에는, 대전방지능을 부여하기 위해서, 상기 기재(31) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도의 도전성 물질의 증착층을 설치할 수 있다. 기재(31)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(31)의 두께(적층체의 경우는 총 두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적당히 선택할 수 있고, 예컨대 일반적으로는 1,000㎛ 이하(예컨대, 1㎛ 내지 1,000㎛), 바람직하게는 10㎛ 내지 500㎛, 더 바람직하게는 20㎛ 내지 300㎛, 특히 30㎛ 내지 200㎛ 정도이지만, 이들에 한정되지 않는다.
한편, 기재(31)에는, 본 발명의 효과 등을 손상하지 않는 범위로, 각종 첨가제(착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있더라도 좋다.
(점착제층)
상기 점착제층(32)은 점착제에 의해 형성되어 있고, 점착성을 갖고 있다. 이러한 점착제로서는, 특별히 제한되지 않고, 공지된 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예컨대 아크릴계 점착제, 고무계 점착제, 바이닐알킬에터계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크립 특성 개량형 점착제 등의 공지된 점착제(예컨대, 본원에 참고로 인용된 일본 특허공개 1981-61468호 공보, 일본 특허공개 1986-174857호 공보, 일본 특허공개 1988-17981호 공보, 일본 특허공개 1981-13040호 공보 등 참조) 중에서, 상기 특성을 갖는 점착제를 적절히 선택하여 이용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 이용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제, 고무계 점착제를 적합하게 이용할 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서는, (메트)아크릴산 알킬에스터의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 폴리머로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산 알킬에스터로서는, 예컨대, (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 아이소프로필, (메트)아크릴산 뷰틸, (메트)아크릴산 아이소뷰틸, (메트)아크릴산 s-뷰틸, (메트)아크릴산 t-뷰틸, (메트)아크릴산 펜틸, (메트)아크릴산 헥실, (메트)아크릴산 헵틸, (메트)아크릴산 옥틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 아이소옥틸, (메트)아크릴산 노닐, (메트)아크릴산 아이소노닐, (메트)아크릴산 데실, (메트)아크릴산 아이소데실, (메트)아크릴산 운데실, (메트)아크릴산 도데실, (메트)아크릴산 트라이데실, (메트)아크릴산 테트라데실, (메트)아크릴산 펜타데실, (메트)아크릴산 헥사데실, (메트)아크릴산 헵타데실, (메트)아크릴산 옥타데실, (메트)아크릴산 노나데실, (메트)아크릴산 에이코실 등의 (메트)아크릴산 알킬에스터 등을 들 수 있다. (메트)아크릴산 알킬에스터로서는, 알킬기의 탄소수가 4 내지 18인 (메트)아크릴산 알킬에스터가 적합하다. 한편, (메트)아크릴산 알킬에스터의 알킬기는, 직쇄상 또는 분기쇄상의 어느 것이더라도 좋다.
한편, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산 알킬에스터와 공중합가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있더라도 좋다. 이러한 공중합성 단량체 성분으로서는, 예컨대 (메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산, 크로톤산 등의 카복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 모노머; (메트)아크릴산 하이드록시에틸, (메트)아크릴산 하이드록시프로필, (메트)아크릴산 하이드록시뷰틸, (메트)아크릴산 하이드록시헥실, (메트)아크릴산 하이드록시옥틸, (메트)아크릴산 하이드록시데실, (메트)아크릴산 하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸메타크릴레이트 등의 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산 등의 설폰산기 함유 모노머; 2-하이드록시에틸아크릴로일 포스페이트 등의 인산기 함유 모노머; (메트)아크릴아마이드, N,N-다이메틸(메트)아크릴아마이드, N-뷰틸(메트)아크릴아마이드, N-메틸올(메트)아크릴아마이드, N-메틸올프로페인(메트)아크릴아마이드 등의 (N-치환)아마이드계 모노머; (메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-다이메틸아미노에틸, (메트)아크릴산 t-뷰틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 모노머; (메트)아크릴산 메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시알킬계 모노머; 아크릴로나이트릴, 메타크릴로나이트릴 등의 사이아노아크릴레이트 모노머; (메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 모노머; 스타이렌, α-메틸스타이렌 등의 스타이렌계 모노머; 아세트산 바이닐, 프로피온산 바이닐 등의 바이닐에스터계 모노머; 아이소프렌, 뷰타다이엔, 아이소뷰틸렌 등의 올레핀계 모노머; 바이닐에터 등의 바이닐에터계 모노머; N-바이닐피롤리돈, 메틸바이닐피롤리돈, 바이닐피리딘, 바이닐피페리돈, 바이닐피리미딘, 바이닐피페라진, 바이닐피라진, 바이닐피롤, 바이닐이미다졸, 바이닐옥사졸, 바이닐모폴린, N-바이닐카복실산아마이드류, N-바이닐카프로락탐 등의 질소 함유 모노머; N-사이클로헥실말레이미드, N-아이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 모노머; N-메틸이타콘이미드, N-에틸이타콘이미드, N-뷰틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-사이클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 모노머; N-(메트)아크릴로일옥시메틸렌석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌석신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌석신이미드 등의 석신이미드계 모노머; (메트)아크릴산 폴리에틸렌 글리콜, (메트)아크릴산 폴리프로필렌 글리콜, (메트)아크릴산 메톡시에틸렌 글리콜, (메트)아크릴산 메톡시폴리프로필렌 글리콜 등의 글리콜계 아크릴에스터 모노머; (메트)아크릴산 테트라하이드로퍼푸릴, 불소 (메트)아크릴레이트, 실리콘 (메트)아크릴레이트 등의 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴산 에스터계 모노머; 헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌 글리콜 다이(메트)아크릴레이트, (폴리)프로필렌 글리콜 다이(메트)아크릴레이트, 네오펜틸글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이바이닐벤젠, 뷰틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등의 다작용 모노머 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예컨대, 라디칼 반응성 탄소- 탄소 2중 결합을 폴리머 측쇄 또는 주쇄 중 또는 주쇄 말단에 갖는 폴리머를 베이스 폴리머로서 이용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 모노머 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 이용하는 경우, 열팽창성 점착제로서는, 예컨대, 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(32)에는, 본 발명의 효과를 손상하지 않는 범위로, 각종 첨가제(예컨대, 점착부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있더라도 좋다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제등을 들 수 있고, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 한편, 가교제의 사용량은 특별히 제한되지 않는다.
상기 아이소사이아네이트계 가교제로서는, 예컨대, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 수소첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(32)은, 예컨대 점착제(감압접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을 기재(31) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(32)을 형성하고, 이것을 기재(31) 상에 전사(이착)하는 방법 등에 의해, 점착제층(32)을 형성할 수 있다.
상기 다이싱 테이프(3)의 점착제층(32)의 플립 칩형 반도체 이면용 필름(2)에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은, 0.02N/20mm 내지 10N/20mm의 범위가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위가 보다 바람직하다. 상기 접착력을 0.02N/20mm 이상으로 함으로써 반도체 웨이퍼의 다이싱시에 반도체 소자가 칩 비산하는 것을 방지할 수 있다. 그 한편, 상기 접착력을 10N/20mm 이하로 하는 것에 의해, 반도체 소자를 픽업할 때에, 상기 반도체 소자의 박리가 곤란하게 되거나, 접착제 잔존이 발생하는 것을 방지할 수 있다.
한편, 본 발명에서는, 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)에는 대전방지능을 갖게 할 수 있다. 이것에 의해, 그 접착시 및 박리시 등에 있어서 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전방지능의 부여는, 기재(31), 점착제층(32) 내지 반도체 이면용 필름(2)에 대전방지제나 도전성 물질을 첨가하는 방법, 기재(31)에의 전하이동 착체나 금속 막 등으로 이루어지는 도전층을 부설하는 방법 등, 적당한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구상, 침상, 플레이크상의 금속분, 알루미나 등의 금속 산화물, 비정질 카본블랙, 흑연 등을 들 수 있다. 단, 상기 반도체 이면용 필름(2)은, 비도전성인 것이, 전기적으로 누출하지 않도록 할 수 있는 점에서 바람직하다.
또한, 플립 칩형 반도체 이면용 필름(2)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤상으로 권회된 형태로 형성되어 있더라도 좋고, 시트(필름)가 적층된 형태로 형성되어 있더라도 좋다. 예컨대, 롤상으로 권회된 형태를 갖고 있는 경우, 반도체 이면용 필름(2), 또는 반도체 이면용 필름(2)과 다이싱 테이프(3)의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤상으로 권회하여, 롤상으로 권회된 상태 또는 형태의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서 제작할 수 있다. 한편, 롤상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(31)와, 상기 기재(31)의 한쪽 면에 형성된 점착제층(32)과, 상기 점착제층(32) 상에 형성된 반도체 이면용 필름과, 상기 기재(31)의 다른 쪽 면에 형성된 박리 처리층(배면처리층)으로 구성되어 있더라도 좋다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 점착제층(32)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예컨대 25㎛ 내지 1,600㎛의 범위로부터 선택할 수 있고, 바람직하게는 30㎛ 내지 850㎛, 더 바람직하게는 35㎛ 내지 500㎛, 특히 바람직하게는 50㎛ 내지 330㎛이다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 점착제층(32)의 두께의 비나, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 두께(기재(31) 및 점착제층(32)의 총 두께)의 비를 제어함으로써 다이싱 공정시의 다이싱성, 픽업 공정시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정 내지 반도체 칩의 플립 칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조방법)
본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조방법에 대하여, 도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 우선, 기재(31)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음으로 기재(31) 상에 점착제 조성물을 도포하고 건조시켜(필요에 따라 가열 가교시켜) 점착제층(32)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비어 도공 등을 들 수 있다. 한편, 점착제층 조성물을 직접 기재(31)에 도포하여, 기재(31) 상에 점착제층(32)을 형성할 수도 있고, 또한, 점착제 조성물을 표면에 박리 처리를 한 박리지 등에 도포하여 점착제층(32)을 형성시킨 후, 상기 점착제층(32)을 기재(31)에 전사시켜, 기재(31) 상에 점착제층(32)을 형성할 수도 있다. 이것에 의해, 기재(31) 상에 점착제층(32)을 형성함으로써 다이싱 테이프(3)를 제작한다.
수득된 다이싱 테이프(3)의 점착제층(32) 상에, 전술한 순서로 제작한 플립 칩형 반도체 이면용 필름(2)을 전사함으로써 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 이 때, 반도체 이면용 필름(2)의 보호층(32)이 점착제층(32)측이 되도록 하여 반도체 이면용 필름(2)을 다이싱 테이프(3)에 전사한다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 본딩 공정을 구비하는 반도체 장치의 제조시에 적합하게 이용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치를 제조할 때에 사용되어, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 접착하고 있는 상태 또는 형태로, 플립 칩 실장의 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 이용할 수 있다.
한편, 반도체 이면용 필름(2)은, 다이싱 테이프 일체형 반도체 이면용 필름(1)과 마찬가지로, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 이용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는 실리콘 웨이퍼를 적합하게 이용할 수 있다.
(반도체 장치의 제조방법)
본 실시형태에 따른 반도체 장치의 제조방법에 대하여, 도 3a 내지 3d를 참조하면서 이하에 설명한다. 도 3a 내지 3d는 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다.
상기 반도체 장치의 제조방법에 따르면, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정, 상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정, 상기 반도체 소자에 있어서의 피착체와의 접속용 부재에 플럭스를 부착시키는 공정, 및 상기 반도체 소자를 상기 피착체 상에 플립 칩 접속하는 공정을 적어도 구비한다.
(마운트 공정)
우선, 도 3a에 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 설치된 세퍼레이터를 적당히 박리하고, 상기 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이 때 상기 반도체 이면용 필름(2)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극형성면 등으로도 지칭된다)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착(press bonding)에 의한 방법이 바람직하다. 압착은, 통상 프레스 롤 등의 가압 수단에 의해 가압하면서 실시된다.
(다이싱 공정)
다음으로 도 3b에 나타낸 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여 반도체 칩(5)을 제조한다. 다이싱은, 예컨대 반도체 웨이퍼(4)의 회로면측으로부터 통상적 방법에 따라서 실시된다. 또한, 본 공정에서는, 예컨대 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 절단을 행하는 풀컷트(full-cut)라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 크랙나 칩 비산을 억제할 수 있음과 아울러, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 한편, 반도체 이면용 필름(2)이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되더라도, 그 절단면에서 반도체 이면용 필름의 접착제층의 접착제 삼출이 생기는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블로킹)하는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 더 양호하게 할 수 있다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 팽창(expand)을 행하는 경우, 상기 팽창은 종래 공지된 팽창 장치를 이용하여 행할 수 있다. 팽창 장치는, 다이싱 링을 통해서 다이싱 테이프 일체형 반도체 이면용 필름(1)을 아래쪽으로 밀어 내리는 것이 가능한 도넛 모양의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 팽창 공정에 의해, 후술하는 픽업 공정에 있어서 이웃하는 반도체 칩끼리가 접촉하여 파손되는 것을 막을 수 있다.
(픽업 공정)
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위하여, 도 3c에 나타낸 바와 같이 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)측으로부터 니들(needle)에 의해서 밀어 올리고, 밀려 올라간 반도체 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 한편, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(2)에 의해 보호되어 있다.
(플립 칩 접속 공정)
픽업한 반도체 칩(5)은, 도 3d에 나타낸 바와 같이, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로패턴형성면, 전극형성면 등으로도 지칭된다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상적 방법에 따라서 고정시킨다. 예컨대, 우선 반도체 칩(5)의 회로면측에 형성되어 있는 접속용 부재로서의 범프(51)를 플럭스에 접촉시켜, 범프(51)에 플럭스를 부착시킨다. 이어서, 반도체 칩(5)의 범프(51)를 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 범프(51) 및 도전재를 용융시키는 것에 의해, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이 때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛ 내지 300㎛ 정도이다. 한편, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩(플립 칩 접속)한 후는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극에 잔존하는 플럭스를 세정 제거하고, 상기 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 범프나 도전재의 용융시의 온도로서는, 통상 260℃ 정도(예컨대, 250℃ 내지 300℃)로 되어 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성함으로써 이 플립 칩 본딩 공정에 있어서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극형성면)이나 간극의 세정을 행하는 것이 바람직하다. 상기 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대 유기계 세정액이나, 수계 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그 때문에, 전술한 바와 같이, 세정액으로서는 각종 세정액을 이용할 수 있어, 특별한 세정액을 필요로 하지 않고 종래의 방법에 의해 세정시킬 수 있다.
본 발명의 반도체 장치의 제조방법에서는, 보호층이 설치된 반도체 이면용 필름을 이용하여 플립 칩 본딩 공정을 행하고 있기 때문에, 땜납용의 플럭스가 반도체 칩의 이면에 부착하더라도 반도체 이면용 필름 내에 잔존하지 않고, 이것에 의해 플럭스 유래의 얼룩 발생을 방지할 수 있다.
다음으로 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 실시된다. 이 때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상 175℃에서 60초간 내지 90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화가 행하여지지만, 본 발명은 이것에 한정되지 않고, 예컨대 165℃ 내지 185℃에서, 수분간 경화시킬 수 있다. 상기 공정에서의 열처리에 있어서는, 봉지 수지뿐만 아니라 반도체 이면용 필름(2)의 열경화도 동시에 실시된다. 이것에 의해, 봉지 수지 및 반도체 이면용 필름(2)의 쌍방이, 열경화의 진행에 따라 경화 수축을 한다. 그 결과, 봉지 수지의 경화 수축에 기인하여 반도체 칩(5)에 가해지는 응력은, 반도체 이면용 필름(2)이 경화 수축하는 것에 의해 상쇄 내지 완화할 수 있다. 또한, 상기 공정에 의해, 반도체 이면용 필름(2)을 완전히 또는 거의 완전히 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 접착시킬 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은, 미경화 상태이더라도 상기 봉지 공정시에, 봉지재와 함께 열경화시킬 수 있기 때문에, 반도체 이면용 필름(2)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외로, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)이나, 열가소성 수지 등이 포함되어 있더라도 좋다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름(2)을 이용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이더라도, 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다. 한편, 레이저 마킹을 행할 때는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름이나 반도체 이면용 필름을 이용하여 제조된 반도체 장치는, 플립 칩 실장 방식으로 실장된 반도체 장치로서, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도 박형화, 소형화된 형상으로 되어있다. 이것 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」나 「PHS」, 소형 컴퓨터(예컨대, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비젼, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자서적」용 전자 기기 단말, 소형 디지털형 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등의 전자 기기(예컨대, 이른바 「데스크탑 퍼스널 컴퓨터」, 박형 텔레비젼, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이더라도 좋다. 또한, 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예컨대 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하, 본 발명에 대하여 실시예를 이용하여 구체적으로 설명하지만, 본 발명은 그 요지를 넘어서지 않는 한, 이하의 실시예에 한정되는 것이 아니다. 또한, 각 예 중, 부는 특기가 없는 한 어느 것이나 중량 기준이다.
<접착제층의 제작>
아크릴산 에틸 및 메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론(Paracron) W-197CM」 네가미공업주식회사(Negami Chemical Industrial Co., Ltd.)제): 100부에 대하여, 에폭시 수지(상품명 「에피코트(Epicoat) 1004」 JER 주식회사(JER Co., Ltd.)제): 113부, 페놀 수지(상품명 「미렉스(Milex) XLC-4L」 미쓰이화학주식회사(Mitsui Chemicals, Inc.)제): 121부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스(Admatechs Co., Ltd.)제): 246부, 염료 1(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 5부, 염료 2(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 5부를 메틸 에틸 케톤에 용해하여, 고형분 농도가 23.6중량%가 되는 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 10㎛의 접착제층 A를 제작했다.
(실시예 1)
<반도체 이면용 필름의 제작>
수득된 접착제층 A와, 보호층으로서의 두께 10㎛의 알루미늄 박(도요알루미늄주식회사(Toyo Aluminum K.K.)제, 1N30)을 접합하고 각도 120°, 압력 0.2MPa, 속도 10mm/s의 조건으로 접합하여 반도체 이면용 필름을 제작했다.
(실시예 2)
<반도체 이면용 필름의 제작>
수득된 접착제층 A와, 보호층으로서의 두께 12.5㎛의 폴리이미드 필름(가네카주식회사(Kaneka Corporation)제, 아피칼(Apical), 유리전이온도(Tg): 240℃)을 접합하여 각도 120°, 압력 0.2MPa, 속도 10mm/s의 조건으로 접합하여 반도체 이면용 필름을 제작했다.
(비교예 1)
상기 <접착제층의 제작>의 순서에 준하여 두께(평균 두께) 20㎛의 접착제층을 제작하고, 이 접착제층을 보호층을 설치하지 않고서 반도체 이면용 필름으로서 이용했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
실시예 및 비교예에서 수득된 반도체 이면용 필름을, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사(Nitto Denko Corporation)제; 기재의 평균 두께: 65㎛, 점착제층의 평균 두께: 10㎛)의 점착제층 상에 핸드 롤러를 이용하여 접합하여 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(플럭스 오염성의 평가)
반도체 웨이퍼(직경 8인치, 두께 0.6mm; 실리콘 미러 웨이퍼)를 이면 연마 처리하여, 두께 0.2mm의 미러 웨이퍼를 작업편(workpiece)으로서 이용했다. 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 그 반도체 이면용 필름 상에 미러 웨이퍼(작업편)를 70℃에서 롤 압착하여 접합했다. 한편, 반도체 웨이퍼 연삭 조건, 접합 조건은 하기와 같다.
(반도체 웨이퍼 연삭 조건)
연삭 장치: 상품명 「DFG-8560」 디스코사(DISCO Corporation)제
반도체 웨이퍼: 8인치 직경(두께 0.6mm로부터 0.2mm로 이면 연삭)
(접합 조건)
부착 장치: 상품명 「MA-3000III」 닛토세이키주식회사(Nitto Seiki Co., Ltd.)제
부착 속도: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
반도체 웨이퍼에 접합된 반도체 이면용 필름에 플럭스(주식회사 타무라(TAMURA Corporation)제, RM-26-20)를 스포이드에 의해 한 방울 적하하고, JEDEC(Joint Electron Device Engineering Council; 세계반도체표준협회)에 의해 정의된 납 땜납 조건에 의해 리플로우 공정을 행하여, 얼룩이 발생하지 않은 경우를 「양호」라고 하고, 발생한 경우를 「불량」이라고 하여 플럭스 오염성을 평가했다. 결과를 표 1에 나타낸다.
(리플로우 조건)
온도: 피크 온도가 260℃
시간: 피크 온도에서의 시간이 30초
보호층 플럭스 오염 특성
실시예 1 알루미늄 양호
실시예 2 폴리이미드 양호
비교예 1 없음 불량
표 1로부터 분명하듯이, 실시예 1 및 2에 따른 다이싱 테이프 일체형 반도체 이면용 필름에서는, 플럭스에서 유래하는 얼룩이 발생하지 않고, 반도체 이면용 필름의 외관성은 양호했다. 한편, 비교예 1의 반도체 이면용 필름에서는, 플럭스에서 유래하는 얼룩이 발생하여, 외관성이 뒤떨어지는 결과로 되었다.
본 발명이 그의 구체적인 실시형태를 참조하여 상세히 설명되었지만, 당업자에게는 본 발명의 범위를 벗어나지 않고 다양한 변화 및 변경이 이루어질 수 있음이 명백할 것이다.
본 출원은 본원에 참고로 전체가 인용된 2010년 7월 29일자로 출원된 일본 특허출원 2010-170807호에 근거한 것이다.
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 반도체 이면용 필름
21: 접착제층
22: 보호층
3: 다이싱 테이프
31: 기재
32: 점착제층
33: 반도체 웨이퍼의 접착 부분에 대응하는 부분
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (4)

  1. 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법으로서,
    상기 다이싱 테이프 일체형 반도체 이면용 필름은
    기재 상에 점착제층이 적층된 다이싱 테이프와,
    피착체 상에 플립 칩 접속되는 반도체 소자의 이면에 설치되는 플립 칩형 반도체 이면용 필름으로서, 열경화성의 접착제층과, 이 접착제층 상에 적층된 보호층을 구비하고, 상기 보호층이 금속으로 구성되어 있는 플립 칩형 반도체 이면용 필름을 구비하고,
    상기 점착제층 상에 상기 플립 칩형 반도체 이면용 필름이 상기 보호층측을 향해 적층되어 있는 다이싱 테이프 일체형 반도체 이면용 필름이며,
    상기 반도체 장치의 제조 방법은
    상기 다이싱 테이프 일체형 반도체 이면용 필름의 플립 칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 점착하는 공정과,
    상기 반도체 웨이퍼를 다이싱해서 반도체 소자를 형성하는 공정과,
    상기 반도체 소자를 상기 플립 칩형 반도체 이면용 필름과 함께, 다이싱 테이프의 점착제층으로부터 박리하는 공정과,
    상기 반도체 소자의 피착체와의 접속용 부재에 플럭스를 부착시키는 공정과,
    상기 반도체 소자를 상기 피착체 상에 플립 칩 접속하는 공정을 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속이 알루미늄, 알루마이트, 스테인레스, 철, 티타늄, 주석 및 구리로 이루어지는 군으로부터 선택되는 적어도 1종인 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플립 칩 접속 공정 후, 상기 플립 칩형 반도체 이면용 필름의 보호층에 마킹을 실시하는 공정을 추가로 포함하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 마킹이 레이저 마킹인 반도체 장치의 제조 방법.
KR1020150110488A 2010-07-29 2015-08-05 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법 KR101581643B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-170807 2010-07-29
JP2010170807A JP5419226B2 (ja) 2010-07-29 2010-07-29 フリップチップ型半導体裏面用フィルム及びその用途

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20110075099A Division KR20120024386A (ko) 2010-07-29 2011-07-28 플립 칩형 반도체 이면용 필름 및 그의 용도

Publications (2)

Publication Number Publication Date
KR20150094581A true KR20150094581A (ko) 2015-08-19
KR101581643B1 KR101581643B1 (ko) 2016-01-11

Family

ID=45527155

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20110075099A KR20120024386A (ko) 2010-07-29 2011-07-28 플립 칩형 반도체 이면용 필름 및 그의 용도
KR1020150110488A KR101581643B1 (ko) 2010-07-29 2015-08-05 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20110075099A KR20120024386A (ko) 2010-07-29 2011-07-28 플립 칩형 반도체 이면용 필름 및 그의 용도

Country Status (5)

Country Link
US (2) US20120028416A1 (ko)
JP (1) JP5419226B2 (ko)
KR (2) KR20120024386A (ko)
CN (2) CN102382587B (ko)
TW (1) TWI465543B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654510B1 (ko) * 2016-05-06 2016-09-05 주식회사 티에스피글로벌 반도체 칩 패키지 마킹 방법
KR20170056445A (ko) * 2015-11-13 2017-05-23 닛토덴코 가부시키가이샤 적층체 및 합동체·반도체 장치의 제조 방법
KR20180098125A (ko) * 2015-12-25 2018-09-03 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
CN103797079A (zh) * 2011-08-30 2014-05-14 日东电工株式会社 导电性粘合带
EP2636712A1 (en) * 2012-03-07 2013-09-11 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
EP3007212B1 (en) * 2013-05-29 2022-04-13 Mitsui Chemicals Tohcello, Inc. Semiconductor wafer protection film and production method for semiconductor device
KR102270480B1 (ko) * 2014-02-28 2021-06-29 닛토덴코 가부시키가이샤 도전성 점착 테이프 및 도전성 점착 테이프가 부착된 표시 장치
CN106463706B (zh) * 2014-06-05 2019-06-18 宇部兴产株式会社 电极的制造方法
JP6379389B2 (ja) * 2014-12-15 2018-08-29 リンテック株式会社 ダイシングダイボンディングシート
JP6571398B2 (ja) 2015-06-04 2019-09-04 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
JP6265954B2 (ja) 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
WO2017057009A1 (ja) * 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
CN105336581A (zh) * 2015-11-04 2016-02-17 株洲南车时代电气股份有限公司 功率半导体器件制作方法及装置
US20190057936A1 (en) * 2015-12-18 2019-02-21 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
WO2017110202A1 (ja) * 2015-12-25 2017-06-29 古河電気工業株式会社 半導体加工用テープ
CN106997900A (zh) * 2016-01-22 2017-08-01 中芯国际集成电路制造(上海)有限公司 半导体结构、其形成方法及测试方法
JP6310492B2 (ja) * 2016-03-31 2018-04-11 古河電気工業株式会社 電子デバイスパッケージ用テープ
MY184452A (en) * 2016-03-31 2021-04-01 Furukawa Electric Co Ltd Tape for electronic device packaging
KR102056178B1 (ko) * 2016-03-31 2019-12-16 후루카와 덴키 고교 가부시키가이샤 전자 디바이스 패키지용 테이프
JP6422462B2 (ja) * 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
TWI772293B (zh) * 2016-04-28 2022-08-01 日商琳得科股份有限公司 附有保護膜的半導體晶片的製造方法以及半導體裝置的製造方法
JP6616738B2 (ja) * 2016-06-09 2019-12-04 積水化学工業株式会社 積層シート及び半導体装置の製造方法
JP6440657B2 (ja) * 2016-07-27 2018-12-19 古河電気工業株式会社 電子デバイス用テープ
SG11201902922WA (en) * 2016-10-03 2019-05-30 Lintec Corp Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
KR102019943B1 (ko) * 2017-04-25 2019-09-11 (주) 씨앤아이테크놀로지 전자 부품 캐리어 시트 및 이를 이용한 박막 형성장치
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
US11795103B2 (en) 2017-10-17 2023-10-24 PGBC Intellectual Holdings, LLC Chemically-strengthened thin glass substrates new paradigms for modified curvature and methods of manufacture
JP7311284B2 (ja) * 2019-03-22 2023-07-19 日東電工株式会社 バックグラインドテープ
CN113035720B (zh) * 2021-03-01 2024-08-09 宏茂微电子(上海)有限公司 芯片上片方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677283A (ja) * 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
JPH09180973A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2004063516A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2010074144A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート及びそれを用いた半導体装置の製造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566935A (en) * 1984-07-31 1986-01-28 Texas Instruments Incorporated Spatial light modulator and method
US4596992A (en) * 1984-08-31 1986-06-24 Texas Instruments Incorporated Linear spatial light modulator and printer
US4956619A (en) * 1988-02-19 1990-09-11 Texas Instruments Incorporated Spatial light modulator
US5028939A (en) * 1988-08-23 1991-07-02 Texas Instruments Incorporated Spatial light modulator system
JP2681167B2 (ja) * 1988-10-12 1997-11-26 株式会社半導体エネルギー研究所 電子装置作製方法
US5250329A (en) * 1989-04-06 1993-10-05 Microelectronics And Computer Technology Corporation Method of depositing conductive lines on a dielectric
US5073423A (en) * 1990-01-04 1991-12-17 Corning Incorporated Decalcomania
JPH04315452A (ja) * 1991-04-15 1992-11-06 Fuji Electric Co Ltd 半導体装置チップの標識賦与方法
US5496691A (en) * 1994-02-08 1996-03-05 Fuji Photo Film Co., Ltd. Process for producing silver halide photographic material
JPH10256431A (ja) * 1997-03-06 1998-09-25 Sony Corp 半導体装置及びその製造方法
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
US6284122B1 (en) * 1998-06-09 2001-09-04 International Lead Zinc Research Organization, Inc. Production of a zinc-aluminum alloy coating by immersion into molten metal baths
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP2001196642A (ja) * 2000-01-11 2001-07-19 Toyoda Gosei Co Ltd 発光装置
JP4351348B2 (ja) * 2000-01-27 2009-10-28 リンテック株式会社 保護層を有するｉｃカードの製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6562454B2 (en) * 2000-12-04 2003-05-13 Yupo Corporation Tag and label comprising same
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3649129B2 (ja) 2001-01-12 2005-05-18 松下電器産業株式会社 半導体装置の製造方法および半導体装置
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
KR101029235B1 (ko) * 2001-08-10 2011-04-18 닛토덴코 가부시키가이샤 다이싱용 점착 시트 및 다이싱 방법
JP2003108008A (ja) * 2001-09-27 2003-04-11 Oji Paper Co Ltd 粘着シート
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US7049528B2 (en) * 2002-02-06 2006-05-23 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
JP2004231932A (ja) * 2002-12-02 2004-08-19 Nitto Denko Corp 接着剤組成物、接着フィルムおよびこれを用いた半導体装置
CN100548840C (zh) * 2002-07-30 2009-10-14 日立化成工业株式会社 粘接材料带连接体及粘接材料带的连接方法
KR101095753B1 (ko) * 2002-08-01 2011-12-21 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2004364041A (ja) * 2003-06-05 2004-12-24 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
TW200532259A (en) * 2003-12-25 2005-10-01 Nitto Denko Corp Method of manufacturing laminated polarizing plate, laminated polarizing plate obtained by the method, and image display including the same
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
EP1739114B1 (en) * 2004-05-20 2008-12-17 Toray Industries, Inc. Polyimide resin, multilayer film, multilayer film with metal layer, and semiconductor device
US7109591B2 (en) * 2004-06-04 2006-09-19 Hack Jonathan A Integrated circuit device
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
JP4876451B2 (ja) 2005-06-27 2012-02-15 日立化成工業株式会社 接着シート
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
JP4844168B2 (ja) * 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
JP2007235022A (ja) * 2006-03-03 2007-09-13 Mitsui Chemicals Inc 接着フィルム
JP4850625B2 (ja) 2006-08-22 2012-01-11 日東電工株式会社 レーザ加工用粘着シート
WO2008108131A1 (ja) 2007-03-01 2008-09-12 Nitto Denko Corporation 熱硬化型ダイボンドフィルム
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP4607153B2 (ja) * 2007-07-12 2011-01-05 株式会社日立製作所 微小電気機械システム素子の製造方法
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP2009237489A (ja) * 2008-03-28 2009-10-15 Sumitomo Chemical Co Ltd 表面保護フィルム付き偏光板の製造方法
JP2009277719A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置及びその製造方法
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP2010031183A (ja) 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20130256269A1 (en) * 2012-03-29 2013-10-03 Apple Inc. Methods and apparatus for modifying surface energy of laminate stack up
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677283A (ja) * 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
JPH09180973A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2004063516A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2010074144A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート及びそれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170056445A (ko) * 2015-11-13 2017-05-23 닛토덴코 가부시키가이샤 적층체 및 합동체·반도체 장치의 제조 방법
KR20180098125A (ko) * 2015-12-25 2018-09-03 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
KR101654510B1 (ko) * 2016-05-06 2016-09-05 주식회사 티에스피글로벌 반도체 칩 패키지 마킹 방법

Also Published As

Publication number Publication date
US10211083B2 (en) 2019-02-19
JP2012033626A (ja) 2012-02-16
KR101581643B1 (ko) 2016-01-11
CN102382587A (zh) 2012-03-21
TWI465543B (zh) 2014-12-21
CN105153954A (zh) 2015-12-16
CN105153954B (zh) 2018-12-21
CN102382587B (zh) 2015-09-30
JP5419226B2 (ja) 2014-02-19
US20120028416A1 (en) 2012-02-02
TW201213487A (en) 2012-04-01
US20140178680A1 (en) 2014-06-26
KR20120024386A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101933339B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
KR101312188B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
KR101321663B1 (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
JP6530242B2 (ja) 半導体裏面用フィルム及びその用途
US9324616B2 (en) Method of manufacturing flip-chip type semiconductor device
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR101484810B1 (ko) 플립 칩형 반도체 이면용 필름
KR20130121781A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101563765B1 (ko) 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치
KR20140074816A (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
KR20110074471A (ko) 플립 칩형 반도체 후면용 필름
KR20150143594A (ko) 반도체 장치의 제조에 이용되는 접착 시트, 다이싱 테이프 일체형 접착 시트, 반도체 장치, 및 반도체 장치의 제조 방법
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 5