KR101654510B1 - 반도체 칩 패키지 마킹 방법 - Google Patents

반도체 칩 패키지 마킹 방법 Download PDF

Info

Publication number
KR101654510B1
KR101654510B1 KR1020160055874A KR20160055874A KR101654510B1 KR 101654510 B1 KR101654510 B1 KR 101654510B1 KR 1020160055874 A KR1020160055874 A KR 1020160055874A KR 20160055874 A KR20160055874 A KR 20160055874A KR 101654510 B1 KR101654510 B1 KR 101654510B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
synthetic resin
resin film
chip package
marking
Prior art date
Application number
KR1020160055874A
Other languages
English (en)
Inventor
강상석
최창주
이진석
권기덕
Original Assignee
주식회사 티에스피글로벌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피글로벌 filed Critical 주식회사 티에스피글로벌
Priority to KR1020160055874A priority Critical patent/KR101654510B1/ko
Application granted granted Critical
Publication of KR101654510B1 publication Critical patent/KR101654510B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 목적은 반도체 칩 패키지 마킹의 공정을 단순화함으로써, 마킹의 생산성을 높이고, 비용을 절감하며, 마킹의 품질을 높일 수 있는 반도체 칩 패키지 마킹 방법을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 일 실시예에 따른 반도체 칩 패키지 마킹 방법은,
접착제가 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 마킹하는 단계,
상기 마킹된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단하는 단계,
상기 마킹된 합성 수지 필름의 접착력을 높이기 위해 상기 반도체 칩 패키지의 윗면 또는 아랫면을 세정하는 단계, 및
상기 절단된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면에 부착하는 단계를 포함할 수 있다.

Description

반도체 칩 패키지 마킹 방법{A METHOD OF MARKING SEMICONDUCTOR CHIP PACKAGE}
본 발명은 에폭시몰딩컴파운드로 패키징된 반도체 칩 표면에 마킹된 제품 정보가 잘못되거나 수정이 필요할 때 마킹하는 방법에 관한 것이다.
통상적으로, 반도체 칩은 그 표면을 보호하기 위해 에폭시몰딩컴파운드(Epoxy Molding Compound, 이하 "EMC")로 패키징 하고, EMC로 패키징된 반도체 칩의 윗면 또는 아랫면에 제품명, 제품사양, 제조사, 제조일자 등의 제품 정보를 마킹한다.
한편, 반도체 칩 패키지의 마킹 인쇄가 잘못되거나 수정할 필요가 있는 경우, 종래에는 도 1에 도시된 것과 같은 방법으로 제품 정보를 재마킹하였다. 즉, 종래에는 반도체 칩 패키지의 EMC에 인쇄된 마킹을 지우기 위해 EMC 위에 액상 레진을 코팅하는 단계(S101) 및 코팅된 액상 레진을 UV(Ultraviolet), 전자선 또는 열(thermal)을 이용하여 경화시키는 단계(S102)를 2~4회 반복 수행한 뒤, 새롭게 코팅된 면에 잉크 또는 레이저 빔을 이용하여 마킹(S103)하였다.
이러한 종래의 반도체 칩 패키지 마킹 방법과 관련하여, 공개특허 제10-1996-0026721호(발명의 명칭: 반도체패키지의 마킹방법)가 공개된 바 있으나, 종래의 방법은 코팅 단계와 경화 단계의 반복 수행으로 인해 제조 공정이 길어지고 비용이 증가하는 단점이 있었고, 코팅 단계에서 사용되는 스프레이 또는 마스크 스크린(Mask Screen) 방식으로 인해 공정이 복잡하며, 경화 단계의 공정 및 색상 처리가 난해하여 품질 확보에 어려움이 있었다.
본 발명의 목적은 반도체 칩 패키지 마킹의 공정을 단순화함으로써, 마킹의 생산성을 높이고, 비용을 절감하며, 마킹의 품질을 높일 수 있는 반도체 칩 패키지 마킹 방법을 제공하는 것이다.
또 다른 목적으로는 반도체 칩 패키지 마킹시 마킹의 바탕이 되는 합성 수지 필름의 색상, 마킹 인쇄 위치 및 마킹 잉크 색상을 다양하게 함으로써, 칩의 종류 및 용량, 동작 속도 등의 사양을 직관적으로 식별하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 일 실시예에 따른 반도체 칩 패키지 마킹 방법은,
접착제가 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 마킹하는 단계,
상기 마킹된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단하는 단계,
상기 마킹된 합성 수지 필름의 접착력을 높이기 위해 상기 반도체 칩 패키지의 윗면 또는 아랫면을 세정하는 단계, 및
상기 절단된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면에 부착하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 칩 패키지 마킹 방법은,
접착제가 부착된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단하는 단계,
상기 합성 수지 필름의 접착력을 높이기 위해 상기 반도체 칩 패키지의 표면을 세정하는 단계,
상기 절단된 합성 수지 필름을 상기 반도체 면에 부착하는 단계, 및
상기 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 마킹하는 단계를 포함할 수 있다.
본 발명에서 제안하고 있는 반도체 칩 패키지 마킹 방법에 따르면, 반도체 칩 패키지 마킹의 공정을 단순화함으로써, 마킹의 생산성을 높이고, 비용을 절감하며, 마킹의 품질을 높일 수 있다.
또한, 반도체 칩 패키지 마킹시 마킹의 바탕이 되는 합성 수지 필름의 색상, 마킹 인쇄 위치 및 마킹 잉크 색상을 다양하게 함으로써, 칩의 종류 및 용량, 동작 속도 등의 사양을 직관적으로 식별할 수 있다.
도 1은 종래의 반도체 칩 패키지 마킹 방법의 순서도이다.
도 2는 본 발명의 일 실시예에 따른 에폭시몰딩컴파운드로 패키징된 반도체 칩 패키지 마킹 방법의 순서도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 에폭시몰딩컴파운드로 패키징된 반도체 칩 패키지 마킹 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 합성 수지 필름이 다양한 색상을 가지도록 하여 반도체 칩의 종류 또는 사양을 구분하는 방법을 예를 들어 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 합성 수지 필름이 서로 다른 두가지 이상의 색의 조합으로 이루어지도록 하여 반도체 칩의 종류 또는 사양을 구분하는 방법을 예를 들어 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 반도체 칩의 제품 정보를 두가지 이상의 잉크를 사용하는 방법을 예를 들어 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 마킹할 제품 정보를 다양한 위치에 마킹하여 식별력을 높이는 방법을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하에서는, 첨부한 도면들을 참고하여 본 발명의 일 실시예에 따른 반도체 칩 패키지 마킹 방법의 각 단계에 대하여 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 에폭시몰딩컴파운드(EMC)로 패키징된 반도체 칩 패키지 마킹 방법의 순서도이다.
단계 S201에서는, 접착제가 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 반도체 칩의 제품 정보를 마킹한다.
이 때, 제품 정보는 제품명, 제품사양, 제조사, 제조일자 등이 될 수 있고, 숫자, 문자 또는 형상(바코드, 2D)으로 인쇄될 수 있다.
또한, 합성 수지 필름은 폴리이미드, 폴리에스테르, 폴리스틸렌, 폴리프로필렌 등으로 구성될 수 있는데, 이때 합성 수지 필름 색상은, 사용자의 필요에 따라 다양한 색으로 구비될 수 있다.
단계 S202에서는, 마킹된 합성 수지 필름을 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단한다.
반도체 칩은 외부 충격으로부터 칩을 보호하기 위하여 EMC로 패키징될 수 있는데, EMC 표면에는 반도체 칩의 제품 정보가 마킹될 수 있다. 이렇게 마킹된 제품정보가 있는 EMC 표면을 합성 수지 필름으로 덧씌우고, 그 위에 새로운 제품 정보 등을 인쇄하기 위하여 합성 수지 필름을 반도체 칩 패키지의 크기에 맞게 절단하는 것이다.
단계 S203에서는, 마킹된 합성 수지 필름의 반도체 칩 패키지의 표면에 대한 접착력을 높이기 위해 반도체 칩 패키지의 윗면 또는 아랫면의 이물질을 세정한다.
이 때, 반도체 칩 패키지 표면의 이물질을 제거하기 위하여 벤젠, 아세톤 등의 계면 활성제, 프라즈마 또는 레이저를 이용할 수 있다.
단계 S204에서는, 단계 S202에서 절단된 합성 수지 필름을 반도체 칩 패키지의 윗면 또는 아랫면에 부착한다.
이상과 같은 방법에 의하여, EMC로 패키징 된 반도체 칩의 표면에 합성 수지 필름을 이용하여 제품 정보 등을 재마킹할 수 있다.
여기에 더하여, 단계 S205에서는, 부착된 합성 수지 필름의 접착력 강화를 위해 합성 수지 필름 층을 UV(Ultraviolet), 열(thermal) 또는 전자선을 이용하여 경화할 수 있다.
이러한 공정을 추가함으로써, 반도체 칩에 부착한 합성 수지 필름을 더욱 단단하게 고정시킬 수 있다.
도 3은 본 발명의 또 다른 일 실시예에 따른 에폭시몰딩컴파운드(EMC)로 패키징된 반도체 칩 패키지 마킹 방법의 순서도이다.
이하, 도 3을 참조하여 각 단계에 관하여 설명하되, 각 단계에 대한 구체적인 설명 중 도 2와 중복되는 부분은 생략한다.
단계 S301에서는, 접착제가 부착된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단한다.
단계 S302에서는, 합성 수지 필름의 반도체 칩 패키지 표면에 대한 접착력을 높이기 위해 반도체 칩의 윗면 또는 아랫면의 이물질을 세정한다.
단계 S303에서는, 절단한 합성 수지 필름을 반도체 칩 패키지의 윗면 또는 아랫면에 부착한다.
단계 S304에서는, 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 제품명, 제품사양, 제조사, 제조일자 등의 반도체 칩의 제품 정보를 마킹한다.
여기에 더하여, 단계 S305에서는, 부착된 합성 수지 필름의 접착력 강화를 위해 합성 수지 필름 층을 UV(Ultraviolet), 전자선 또는 열(thermal)을 이용하여 경화할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 구조를 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 칩(2)은, 외부 충격으로부터의 보호를 위해 EMC(3)로 감싸져 패키징 될 수 있다.
도 4(a)는 종래 마킹 방법을 이용한 반도체 칩 패키지의 구조를 도시한 도면이다. 도 4(a)에 도시된 바와 같이, 종래의 반도체 칩 패키지(1)는, 반도체 칩을 감싸는 EMC(3)의 윗면(A) 또는 아랫면(B)에 제품명, 제품사양, 제조사, 제조일자 등의 제품 정보가 마킹될 수 있다.
도 4(b) 및 도 4(c)는 본 발명의 일 실시예에 따른 반도체 칩 패키지 마킹 방법을 이용한 반도체 칩 패키지를 도시한 도면이다. 도 4(b) 및 도 4(c)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 칩 패키지(1)는, EMC(3)의 일면에 합성 수지 필름(4)을 부착하고, 그 필름 위에 반도체 칩의 제품 정보를 재마킹할 수 있다.
여기서, EMC(3) 또는 합성 수지 필름의 색상은 사용자의 필요에 따라 다양한 색상을 가질 수 있으며, 이로써 반도체 칩의 종류 또는 사양(용량, 동작속도, 패키징 타입 등)에 대한 식별력을 높일 수 있다.
도 5 내지 도 8은 합성 수지 필름의 색상 및 복수개의 색상 배치, 반도체 칩의 제품 정보의 인쇄 위치 및 마킹 잉크 색상을 다양하게 구비하여 식별력을 높이는 실시예에 관한 것이다.
도 5는 본 발명의 일 실시예에 따른 합성 수지 필름이 다양한 색상을 가지도록 하여 반도체 칩의 종류 또는 사양을 구분하는 방법을 예를 들어 도시한 도면이다.
도 5(a) 내지 도5 (d)에 도시된 바와 같이, 합성 수지 필름(4)의 일면에는 반도체 칩의 제품 정보(20)가 마킹될 수 있으며, 이때 합성 수지 필름(4)은 다양한 색상을 가질 수 있다.
즉, 도 5(a)는 1600 Mbps의 속도로 동작하는 4GB의 DDR3 메모리, 도 5(b)는 2400 Mbps의 속도로 동작하는 4GB의 DDR4 메모리, 도 5(c)는 3200 Mbps의 속도로 동작하는 8GB의 DDR4 메모리, 도 5(d)는 3200 Mbps의 속도로 동작하는 16GB의 DDR4 메모리일때, 각 반도체 칩의 종류 및 사양은 합성 수지 필름(4)의 색을 서로 달리함으로써 직관적으로 구별할 수 있다.
도 6은 본 발명의 일 실시예에 따른 합성 수지 필름이 서로 다른 두가지 이상의 색의 조합으로 이루어지도록 하여 반도체 칩의 종류 또는 사양을 구분하는 방법을 예를 들어 도시한 도면이다.
즉, 합성 수지 필름(4)에 복수개의 색상을 배치하되, 반도체 칩의 종류 또는 사양(용량, 동작 속도, 패키징 방법 등)에 따라 각 위치(31~34)의 색상을 다양하게 구비할 수 있다.
예를 들어, 도 6(a) 내지 도6(c)에 도시된 바와 같이, 합성 수지 필름(4)에 반도체 칩의 제품 정보(20)가 마킹될 수 있고, 그 합성 수지 필름(4)은 4가지 구분된 영역에 서로 다른 색상을 가질 수 있다.
구체적으로, 첫번째 영역(31)의 색상으로 제품의 종류(DDR3, DDR4, LPDDR 등)를 구분할 수 있고, 두번째 영역(32)의 색상으로 제품의 용량(8GB, 16GB 등)을 구분할 수 있으며, 세번째 영역(33)의 색상으로 제품의 동작 속도(2133 Mbps, 3200 Mbps)를 구분할 수 있고, 네번째 영역(34)의 색상으로 패키징 타입(SDP, DDP, TDP, QDP 또는 TSV, 와이어 본딩 등)을 구분할 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 칩의 제품 정보를 두 가지 이상의 잉크를 사용하는 방법을 예를 들어 도시한 도면이다.
예를 들어, 도 7(a) 내지 도7(d)에 도시된 바과 같이, 합성 수지 필름(4)에 반도체 칩의 제품 정보(21~24)가 마킹될 수 있다.
구체적으로, 첫번째 줄의 제품 정보(21)의 잉크 색상으로 제품의 종류(DDR3, DDR4, LPDDR 등)를 구분할 수 있고(빨간색은 DDR3 메모리, 검정색은 DDR4 메모리), 두번째 줄의 제품 정보(22)의 잉크 색상으로 제품 용량(8GB, 16GB 등)을 구분할 수 있으며(빨간색은 8GB, 검정색은 16GB), 세번째 줄의 제품 정보(23)의 잉크 색상으로 제품 동작 속도(1600Mbps, 2400Mbps, 3200Mbps 등)을 구분할 수 있고(빨간색은 1600Mbps, 검정색은 2400Mbps), 네번째 줄의 제품 정보(24)의 잉크 색상으로 패키징 타입(SDP, DDP, TDP, QDP 또는 TSV, 와이어 본딩 등)을 구분할 수 있다(빨간색은 SDP 타입, 검정색은 DDP 타입). 이 때, 잉크 색상의 종류 및 개수는 사용자의 필요에 따라 다양하게 구비될 수 있다.
도 8은 본 발명의 일 실시예에 따른 마킹할 제품 정보를 다양한 위치에 마킹하여 식별력을 높이는 방법을 도시한 도면이다.
예를 들어, 도 8(a) 내지 도8 (d)에 도시된 바와 같이, 마킹할 제품 정보(21~24)의 각 위치는 제품의 종류 또는 사양에 따라 좌우로 다르게 배치될 수 있다.
즉, 합성 수지 필름(4)에 반도체 칩의 제품 정보(21~24)를 마킹할 때, 첫번째 줄의 제품 정보(21)의 위치로 제품의 종류(DDR3, DDR4, LPDDR 등)를 구분할 수 있고(왼쪽 배치는 DDR3, 오른쪽 배치는 DDR4), 두번째 줄의 제품 정보(22)의 위치로 제품 용량을 구분할 수 있으며(왼쪽 배치는 8GB, 오른쪽 배치는 16GB), 세번째 줄의 제품 정보(23)의 위치로 제품 동작 속도을 구분할 수 있고(왼쪽 배치는 1600Mbps, 오른쪽 배치는 2400Mbps), 네번째 줄의 제품 정보(24)의 위치로 패키징 타입을 구분(왼쪽 배치는 와이어 본딩, 오른쪽 배치는 TSV)할 수 있다.
상술한 본 발명의 반도체 칩 패키지 마킹 방법 및 다양한 실시예는 LED 칩과 같은 비메모리 반도체 및 메모리 반도체 등 다양한 반도체 칩 패키지에 광범위하게 적용될 수 있다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
1: 반도체 칩 패키지
2: 반도체 칩
3: 에폭시몰딩컴파운드(EMC)
4: 합성 수지 필름
20~24: 제품 정보
31~34: 합성 수지 필름 내 색상 배치 영역
A, B: EMC 표면

Claims (9)

  1. 에폭시몰딩컴파운드로 패키징된 반도체 칩 패키지 마킹 방법에 있어서,
    접착제가 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 반도체 칩의 제품 정보를 마킹하는 단계;
    상기 마킹된 합성 수지 필름을 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단하는 단계;
    상기 마킹된 합성 수지 필름의 접착력을 높이기 위해 상기 반도체 칩 패키지의 윗면 또는 아랫면을 세정하는 단계; 및
    상기 절단된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면에 부착하는 단계를 포함하고,
    상기 부착된 합성 수지 필름 층을 UV(Ultraviolet), 전자선, 또는 열(Thermal)을 이용하여 경화시키는 단계를 더 포함하고,
    상기 합성 수지 필름은,
    폴리이미드, 폴리에스테르, 폴리스틸렌, 폴리프로필렌 중 어느 하나이고,
    상기 합성 수지 필름은,
    다양한 색을 갖거나 서로 다른 두가지 이상의 색의 조합으로 이루어지고,
    상기 마킹하는 단계는,
    서로 다른 두가지 이상의 잉크를 사용할 수 있고,
    상기 마킹하는 단계는,
    상기 제품 정보를 다양한 위치에 마킹할 수 있고,
    상기 에폭시몰딩컴파운드는,
    다양한 색을 가짐으로써, 반도체 칩의 종류 또는 사양에 대한 식별력을 높일 수 있는 반도체 칩 패키지 마킹 방법.
  2. 에폭시몰딩컴파운드로 패키징된 반도체 칩 패키지 마킹 방법에 있어서,
    접착제가 부착된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면의 넓이에 맞게 절단하는 단계;
    상기 합성 수지 필름의 접착력을 높이기 위해 상기 반도체 칩 패키지의 윗면 또는 아랫면을 세정하는 단계;
    상기 절단된 합성 수지 필름을 상기 반도체 칩 패키지의 윗면 또는 아랫면에 부착하는 단계; 및
    상기 부착된 합성 수지 필름에 잉크 또는 레이저 빔을 이용하여 반도체 칩의 제품정보를 마킹하는 단계를 포함하고,
    상기 부착된 합성 수지 필름 층을 UV(Ultraviolet), 전자선, 또는 열(Thermal)을 이용하여 경화시키는 단계를 더 포함하고,
    상기 합성 수지 필름은,
    폴리이미드, 폴리에스테르, 폴리스틸렌, 폴리프로필렌 중 어느 하나이고,
    상기 합성 수지 필름은,
    다양한 색을 갖거나 서로 다른 두가지 이상의 색의 조합으로 이루어지고,
    상기 마킹하는 단계는,
    서로 다른 두가지 이상의 잉크를 사용할 수 있고,
    상기 마킹하는 단계는,
    상기 제품 정보를 다양한 위치에 마킹할 수 있고,
    상기 에폭시몰딩컴파운드는,
    다양한 색을 가짐으로써, 반도체 칩의 종류 또는 사양에 대한 식별력을 높일 수 있는 반도체 칩 패키지 마킹 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020160055874A 2016-05-06 2016-05-06 반도체 칩 패키지 마킹 방법 KR101654510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160055874A KR101654510B1 (ko) 2016-05-06 2016-05-06 반도체 칩 패키지 마킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160055874A KR101654510B1 (ko) 2016-05-06 2016-05-06 반도체 칩 패키지 마킹 방법

Publications (1)

Publication Number Publication Date
KR101654510B1 true KR101654510B1 (ko) 2016-09-05

Family

ID=56939165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055874A KR101654510B1 (ko) 2016-05-06 2016-05-06 반도체 칩 패키지 마킹 방법

Country Status (1)

Country Link
KR (1) KR101654510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904143A (zh) * 2017-12-07 2019-06-18 北京同方微电子有限公司 一种新的智能卡印刷对位识别图形方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068020A (ko) * 1997-02-14 1998-10-15 황인길 반도체 패키지의 마킹방법
KR20020075256A (ko) * 2001-03-21 2002-10-04 린텍 가부시키가이샤 칩용 보호막 형성용 시트 및 반도체 칩의 제조 방법
JP2008221607A (ja) * 2007-03-13 2008-09-25 Toppan Printing Co Ltd レーザーマーキング可能なフイルム材及び紙容器
KR20150094581A (ko) * 2010-07-29 2015-08-19 닛토덴코 가부시키가이샤 플립 칩형 반도체 이면용 필름 및 그의 용도

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068020A (ko) * 1997-02-14 1998-10-15 황인길 반도체 패키지의 마킹방법
KR20020075256A (ko) * 2001-03-21 2002-10-04 린텍 가부시키가이샤 칩용 보호막 형성용 시트 및 반도체 칩의 제조 방법
JP2008221607A (ja) * 2007-03-13 2008-09-25 Toppan Printing Co Ltd レーザーマーキング可能なフイルム材及び紙容器
KR20150094581A (ko) * 2010-07-29 2015-08-19 닛토덴코 가부시키가이샤 플립 칩형 반도체 이면용 필름 및 그의 용도

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904143A (zh) * 2017-12-07 2019-06-18 北京同方微电子有限公司 一种新的智能卡印刷对位识别图形方法
CN109904143B (zh) * 2017-12-07 2024-02-02 紫光同芯微电子有限公司 一种新的智能卡印刷对位识别图形方法

Similar Documents

Publication Publication Date Title
KR102237112B1 (ko) 발광 소자 및 이를 구비한 광원 모듈
JP5670571B2 (ja) 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
US8164201B2 (en) Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus
KR101654510B1 (ko) 반도체 칩 패키지 마킹 방법
CN110224013A (zh) 一种显示面板及其制作方法、显示装置
JP2013115070A (ja) 半導体パッケージ及びその製造方法
KR101557307B1 (ko) 디스플레이 커버글라스
JP2011068129A (ja) 液体吐出ヘッドおよびその製造方法
KR101829190B1 (ko) 글래스 외주면이 몰딩된 지문센서 패키지의 제조방법
KR20130044405A (ko) 외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지
JP5885342B2 (ja) 電子部品モジュールおよびその製造方法
KR100974339B1 (ko) 발광 다이오드 패키지
JP7244735B2 (ja) 発光装置の製造方法
KR20140127063A (ko) 발광 다이오드 패키지
JP5396881B2 (ja) 電子装置の製造方法
JP2013207225A (ja) 表面実装パッケージの製造方法
JP2006128459A (ja) 半導体装置およびその製造方法
US10121767B2 (en) Semiconductor storage device and manufacturing method thereof
KR20080089041A (ko) 외부리드 없는 리드프레임을 갖는 ｌｅｄ 패키지 및 그제조방법
JP6193478B2 (ja) 波長変換要素の製造方法、波長変換要素、および波長変換要素を備えた部品
JP2010267850A (ja) 半導体装置および半導体装置の製造方法
CN219350204U (zh) 一种具有二维码的基板封装结构
KR102206542B1 (ko) 유기 발광 표시 장치
JP2005340727A (ja) 受発光素子の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant