JP2010267850A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010267850A
JP2010267850A JP2009118652A JP2009118652A JP2010267850A JP 2010267850 A JP2010267850 A JP 2010267850A JP 2009118652 A JP2009118652 A JP 2009118652A JP 2009118652 A JP2009118652 A JP 2009118652A JP 2010267850 A JP2010267850 A JP 2010267850A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
manufacturing
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009118652A
Other languages
English (en)
Inventor
Atsushi Sugimoto
淳 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2009118652A priority Critical patent/JP2010267850A/ja
Publication of JP2010267850A publication Critical patent/JP2010267850A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】半導体チップの搭載されたダイパッドを、樹脂パッケージの実装側表面に露出させて成る半導体装置、および半導体装置の製造方法に関し、モールド樹脂の未充填によるボイドの発生に起因した、様々な不都合の発生を未然に防止することの可能な、半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置1の製造方法は、ダイパッド3の実装側表面2aにおける、モールド樹脂の未充填によるボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部3rを、ダイパッド3の溝部3gに連通させて形成する工程と、上記凹部3rの形成されたダイパッド3の実装側表面2aを樹脂封止シートにより被覆し、モールド金型装置を用いてパッケージ2を型成形する樹脂封止工程とを含んで成ることを特徴としている。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関し、詳しくは、半導体チップの搭載されたダイパッドを、パッケージの実装側表面に露出させて成る半導体装置、および半導体装置の製造方法に関するものである。
半導体装置における1つの形態として、図8に示す如き面実装タイプの半導体装置Aが提供されている。
この半導体装置Aは、所謂QFN(Quad Flat Non-Lead Package)であって、矩形平面形状を呈する樹脂パッケージPを有し、該パッケージPにおける実装側表面Paの中央域には、放熱効果等を目的としてダイパッドDPが露呈しており、さらに矩形状を呈するダイパッドDPの周囲には、多数の電極パッドEP,EP…が配列されつつ露呈している。
また、上記半導体装置Aは、リードフレームに予形成されたダイパッドDPに半導体チップIを搭載し、同じくリードフレームに予形成された電極パッドEP,EP…を、各々ボンディングワイヤW,W…を介して半導体チップIと電気的に接続したのち、後述するモールド金型装置において樹脂封止を実施して、パッケージPを型成形することにより製造されている。
一方、上述の如くパッケージPの実装側表面Paに、ダイパッドDPおよび電極パッドEP,EP…が露呈した半導体装置Aを製造するには、パッケージPを型成形する樹脂封止工程において、ダイパッドDPの実装面側表面にモールド樹脂が漏れ出すことを防止する必要がある。
そこで、図9の(a)〜(c)に示すように、リードフレームの裏面に貼着テープ(樹脂封止シート)Sを貼り付け、ダイパッドDPおよび電極パッドEP,EP…の実装面側表面を被覆し、リードフレームをモールド金型装置Mにセットしたのち、上型Uと下型Lとで画成したキャビティにモールド樹脂を充填してパッケージPを型成形し、モールド金型装置Mから取り出したのち貼着テープSを剥がすことで、半導体装置Aを製造する方法(テープ貼付け工法)が提供されている(例えば、特許文献1参照)。
また、図10の(a)〜(c)に示すように、ダイパッドDPへの半導体チップIの搭載、およびボンディングワイヤW,W…による半導体チップIと電極パッドEP,EP…との接続を終えたリードフレームを、下型L′に備えられたリリースフィルム(樹脂封止シート)S′により、ダイパッドDPおよび電極パッドEP,EP…の実装面側表面を被覆しつつモールド金型装置M′にセットしたのち、上型U′と下型L′とで画成したキャビティにモールド樹脂を充填してパッケージPを型成形し、リリースフィルムS′による被覆を剥がしつつモールド金型装置M′から取り出すことで、半導体装置Aを製造する方法(シートモールド工法)が提供されている(例えば、特許文献2参照)。
特開2002−246401号公報 特開2000−299335号公報
ところで、上述した如くダイパッドをパッケージの実装側表面に露出させた半導体装置には、図11に示した半導体装置A′のように、稼働時における半導体チップI′とダイパッドDP′との熱膨張率の相違に起因する熱応力の発生を抑えるべく、ダイパッドDP′を複数の分割パッドDPa′,DPb′から構成したものがある。
すなわち、図11に示した半導体装置A′は、パッケージP′の実装側表面Pa′の中央域に、ダイパッドDP′を構成する分割パッドDPa′と分割パッドDPb′とが、互いに離隔しつつ所期の間隙を設けて露呈しており、上記ダイパッドDP′の周囲には、電極パッドEP′,EP′…が配列されつつ露呈している。
また、上記半導体装置A′は、分割パッドDPa′と分割パッドDPb′とに亘って半導体チップI′を搭載し、電極パッドEP′,EP′…を各々ボンディングワイヤW′,W′…を介して半導体チップI′と電気的に接続したのち、上述した如くモールド金型装置において樹脂封止を行い、パッケージP′を型成形することによって製造されている。
ここで、上述した半導体装置A′を製造する場合、先に詳述したテープ貼付け工法、あるいはシートモールド工法に関わらず、隣り合う分割パッドDPa′と分割パッドDPb′との間に溝部DPg′が存在するため、モールド金型装置にモールド樹脂を充填する樹脂封止工程において、上記溝部DPg′に入り込んだモールド樹脂によって行く手を遮られた空気が、上記溝部DPg′から排出されることなく残留することで、図12に示す如く、完成した半導体装置A′におけるパッケージP′の実装側表面Pa′に、モールド樹脂の未充填部分であるボイドPv′が形成される場合があった。
このように、半導体装置A′の実装側表面Pa′にボイドPv′が形成されると、このボイドPv′内に残留した空気が湿気を吸うことで、パッケージP′のモールド樹脂に水分が含浸し、半導体チップI′の腐食を招いたり、さらには、半導体装置A′を実装するべく半田付けする際に、加熱された上記水分が蒸発/膨張することで、パッケージP′にクラックが入ってしまい、半導体装置A′の品質に深刻な悪影響を招く不都合があった。
一方、ダイパッドをパッケージの実装側表面に露出させた半導体装置には、図13に示した半導体装置A″のように、パッケージP″を形成するモールド樹脂とダイパッドDP″との結合強度の増大を目的として、ダイパッドDP″における実装面側の縁部に段部DPs″を形成したものがある。
すなわち、図13に示した半導体装置A″は、パッケージP″の実装側表面Pa″の中央域に、その全周に亘って段部DPs″を形成したダイパッドDP″が露呈しており、上記ダイパッドDP″の周囲には、電極パッドEP″,EP″…が配列されつつ露呈している。
また、上記半導体装置A″は、ダイパッドDP″に半導体チップI″を搭載し、電極パッドEP″,EP″…を各々ボンディングワイヤW″,W″…を介して半導体チップI″と電気的に接続したのち、上述した如くモールド金型装置において樹脂封止を行い、パッケージP″を型成形することによって製造されている。
ここで、上述した半導体装置A″を製造する場合、先に詳述したテープ貼付け工法、あるいはシートモールド工法に関わらず、ダイパッドDP″の周縁部には、段部DPs″による溝部DPg″が存在するため、モールド金型装置にモールド樹脂を充填する樹脂封止工程において、上記溝部DPg″に入り込んだモールド樹脂によって行く手を遮られた空気が、上記溝部DPg″から排出されることなく残留することで、図14に示す如く、完成した半導体装置A″におけるパッケージP″の実装側表面Pa″に、モールド樹脂の未充填部分であるボイドPv″が形成される場合があった。
このように、半導体装置A″の実装側表面Pa″にボイドPv″が形成されると、このボイドPv″内に残留した空気が湿気を吸うことで、パッケージP″のモールド樹脂に水分が含浸し、半導体チップI″の腐食を招いたり、さらには、半導体装置A″を実装するべく半田付けする際に、加熱された上記水分が蒸発/膨張することで、パッケージP″にクラックが入ってしまい、半導体装置A″の品質に深刻な悪影響を招く不都合があった。
本発明の目的は、上記実状に鑑みて、樹脂封止工程におけるモールド樹脂の未充填によるボイドの発生に起因した、様々な不都合の発生を未然に防止することの可能な、半導体装置および半導体装置の製造方法を提供することにある。
上記目的を達成するべく、請求項1の発明に関わる半導体装置は、半導体チップの搭載されたダイパッドを、パッケージの実装側表面に露出させて成る半導体装置であって、ダイパッドの実装側表面におけるモールド樹脂の未充填によるボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部をダイパッドの溝部に連通させて形成したことを特徴としている。
請求項2の発明に関わる半導体装置は、請求項1の発明に関わる半導体装置において、ダイパッドが複数の分割パッドから構成されており、併設した分割パッド同士の間隙によって溝部が画成されていることを特徴としている。
請求項3の発明に関わる半導体装置は、請求項1の発明に関わる半導体装置において、ダイパッドは実装面側の縁部に段部が形成されており、上記段部によってダイパッドの縁部に溝部が画成されていることを特徴としている。
請求項4の発明に関わる半導体装置は、請求項2または請求項3の発明に関わる半導体装置において、ダイパッドの実装側表面に形成された凹部に、情報記号を現す情報記号部を設けたことを特徴としている。
請求項5の発明に関わる半導体装置の製造方法は、半導体チップの搭載されたダイパッドを、パッケージの実装側表面に露出させて成る半導体装置の製造方法において、ダイパッドの実装側表面におけるモールド樹脂の未充填によるボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部をダイパッドの溝部に連通させて形成する工程と、上記凹部の形成されたダイパッドの実装側表面を樹脂封止シートにより被覆し、モールド金型装置を用いてパッケージを型成形する樹脂封止工程とを含んで成ることを特徴としている。
請求項6の発明に関わる半導体装置の製造方法は、請求項5の発明に関わる半導体装置の製造方法において、ダイパッドが複数の分割パッドから構成されており、併設した分割パッド同士の間隙によって溝部が画成されていることを特徴としている。
請求項7の発明に関わる半導体装置の製造方法は、請求項5の発明に関わる半導体装置の製造方法において、ダイパッドは実装面側の縁部に段部が形成されており、段部によってダイパッドの縁部に溝部が画成されていることを特徴としている。
請求項8の発明に関わる半導体装置の製造方法は、請求項6または請求項7の発明に関わる半導体装置の製造方法において、ダイパッドの実装側表面に形成された凹部に、情報記号を現す情報記号部を設けたことを特徴としている。
請求項1の発明に関わる半導体装置によれば、製造時の樹脂封止工程において、ダイパッドの溝部にモールド樹脂が入り込むことにより押し遣られた空気は、溝部と連通する凹部に排気され、かつ上記凹部において捕捉されるため、モールド樹脂の未充填によるボイドは、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置に比較し、ボイドの発生に起因する様々な不都合を未然に防止することができる。
請求項2の発明に関わる半導体装置によれば、ダイパッドが複数の分割パッドから構成されている半導体装置において、樹脂封止工程におけるモールド樹脂の未充填によるボイドの発生に起因した、種々の不都合の発生を未然に防止することができる。
請求項3の発明に関わる半導体装置によれば、ダイパッドが実装面側の縁部に段部を形成している半導体装置において、樹脂封止工程におけるモールド樹脂の未充填によるボイドの発生に起因した、種々の不都合の発生を未然に防止することができる。
請求項4の発明に関わる半導体装置によれば、凹部に設けられた情報記号部に現される情報記号に基づいて、製造された半導体装置の種類や製造履歴等の判別を容易に行うことが可能となる。
請求項5の発明に関わる半導体装置の製造方法によれば、樹脂封止工程において、ダイパッドの溝部にモールド樹脂が入り込むことにより押し遣られた空気は、溝部と連通する凹部に排気され、かつ上記凹部において捕捉されるため、モールド樹脂の未充填によるボイドは、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置の製造方法に比較し、ボイドの発生に起因する様々な不都合を未然に防止しつつ半導体装置を製造することができる。
請求項6の発明に関わる半導体装置の製造方法によれば、ダイパッドが複数の分割パッドから構成されている半導体装置を、樹脂封止工程におけるモールド樹脂の未充填によるボイドの発生に起因した、種々の不都合の発生を未然に防止しつつ製造することができる。
請求項7の発明に関わる半導体装置の製造方法によれば、ダイパッドが実装面側の縁部に段部を形成している半導体装置を、樹脂封止工程におけるモールド樹脂の未充填によるボイドの発生に起因した、種々の不都合の発生を未然に防止しつつ製造することができる。
請求項8の発明に関わる半導体装置の製造方法によれば、凹部に設けられた情報記号部に現される情報記号に基づいて、製造された半導体装置の種類や製造履歴等の判別を容易に行うことの可能な、半導体装置を製造することが可能となる。
(a)、(b)および(c)は、本発明に係る半導体装置の1つの実施例を示す全体側面図、全体底面図および断面側面図。 (a)および(b)は、図1における半導体装置を構成するダイパッドに半導体チップを搭載し、ボンディングワイヤを介して半導体チップと電極パッドとを接続した状態を示す底面図および断面側面図。 図1の半導体装置を製造する際の本発明に係る製造方法の樹脂封止工程において、リードフレームおよび樹脂封止シート等をセットした状態のモールド金型装置を示す概念的な断面図。 (a)、(b)および(c)は、本発明に係る半導体装置の他の実施例を示す全体側面図、全体底面図および断面側面図。 (a)、(b)および(c)は、本発明に係る半導体装置の他の実施例を示す全体側面図、全体底面図および断面側面図。 (a)および(b)は、図5における半導体装置を構成するダイパッドに半導体チップを搭載し、ボンディングワイヤを介して半導体チップと電極パッドとを接続した状態を示す底面図および断面側面図。 図5の半導体装置を製造する際の本発明に係る製造方法の樹脂封止工程において、リードフレームおよび樹脂封止シート等をセットした状態のモールド金型装置を示す概念的な断面図。 (a)、(b)および(c)は、従来の半導体装置を示す全体側面図、全体底面図および断面側面図。 (a)、(b)および(c)は、従来の半導体装置における製造方法の一例を示す概念図。 (a)、(b)および(c)は、従来の半導体装置における製造方法の他の例を示す概念図。 (a)、(b)および(c)は、分割したダイパッドを有する半導体装置を示す全体側面図、全体底面図および断面側面図。 (a)、(b)および(c)は、図11の半導体装置にモールド樹脂の未充填によりボイドが生じた状態を示す全体側面図、全体底面図および断面側面図。 (a)、(b)および(c)は、ダイパッドの外周縁に段部を設けた半導体装置を示す全体側面図、全体底面図および断面側面図。 (a)、(b)および(c)は、図13の半導体装置にモールド樹脂の未充填によりボイドが生じた状態を示す全体側面図、全体底面図および断面側面図。
以下、本発明に係る半導体装置、および半導体装置の製造方法について、実施例を示す図面を参照しつつ詳細に説明する。
図1および図2は、本発明に係る半導体装置の1つの実施例を示しており、この半導体装置1は、面実装タイプの所謂QFN(Quad Flat Non-Lead Package)であって、矩形平面形状を呈するパッケージ2を有し、該パッケージ2における実装側表面2aの中央域には、放熱効果等を目的としてダイパッド3が露呈している。
上記ダイパッド3は、2つの分割パッド3A,3Bから構成されており、これら分割パッド3A,3Bは、互いに離隔しつつ所期の間隙を設けて並置され、さらに上記ダイパッド3(3A,3B)の周囲には、多数の電極パッド4,4…が配列しつつ露呈している。
また、上記半導体装置1は、分割パッド3Aと分割パッド3Bとに亘って、半導体チップ5が搭載されており、電極パッド4,4…を各々ボンディングワイヤ6,6…を介して半導体チップ5と電気的に接続したのち、後述する如く、モールド金型装置100(図2参照)において樹脂封止を行い、パッケージ2を型成形することによって製造されている。
因みに、上述した半導体装置1は、個々の半導体装置1に対応したダイパッドおよび電極パッド等の複数のパターンを整然と並べて予形成したリードフレームを用い、1回の樹脂封止工程において複数のパッケージ2,2…を型形成したのち、切断工程において個々の半導体装置1,1…に切り分けて製造する、所謂マトリックスQFN、あるいはMAP−QFN等と呼称されるものである。
ここで、上述した半導体装置1においては、ダイパッド3を構成する一方の分割パッド3Bの実装側表面に、上記ダイパッド3における溝部3bと連通する凹部3rが形成されている。
上記凹部3rは、後述する樹脂封止工程において、モールド樹脂の未充填によるボイドが生じても、製品の品質に悪影響を及ぼすことのない位置、実施例においては、図2中の上下方向に延びる溝部3bのほぼ中央から、分割パッド3Bの中央に向けて、図2中の右方向へ延在するレイアウトで形成されている。
そして、製品としての半導体装置1においては、図1に示す如く、ダイパッド3における溝部3gの全域にモールド樹脂が充填されているとともに、上記溝部3gと連通する凹部3rにもモールド樹脂が入り込んでおり、上記凹部3rの端部には、モールド樹脂の未充填部によってボイド2vが形成されている。
上述した構成の半導体装置1によれば、製造時の樹脂封止工程において、ダイパッド3の溝部3gに押し遣られた空気は、溝部3gと連通する凹部3rに排気され、かつ上記凹部3rにおいて捕捉されるため、モールド樹脂の未充填によるボイド2vは、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置(図12参照)に比較し、ボイドの発生に起因する様々な不都合を未然に防止することができる。
以下では、本発明に係る半導体装置の製造方法により、上述した半導体装置1を製造する手順を、図3を参照しながら詳細に説明する。
先ず、ダイパッド3(分割パッド3Aおよび分割パッド3B)への半導体チップ5の搭載、およびボンディングワイヤ6,6…による半導体チップ5と電極パッド4,4…との接続を行う。
次いで、先に詳述したテープ貼付け工法であれば、リードフレームの裏面に樹脂封止シート(貼着テープ)10を貼り付け、ダイパッド3(分割パッド3Aおよび分割パッド3B)および電極パッド4,4…の実装側表面を被覆したのち、図2に示す如く、リードフレームをモールド金型装置100にセットする。
また、先に詳述したシートモールド工法であれば、ダイパッド3(分割パッド3Aおよび分割パッド3B)への半導体チップ5の搭載、およびボンディングワイヤ6,6…による半導体チップ5と電極パッド4,4…との接続を終えたリードフレームを、図2に示す如く、下型100Lに備えられた樹脂封止シート(リリースフィルム)10により、ダイパッド3(分割パッド3Aおよび分割パッド3B)および電極パッド4,4…の実装側表面を被覆しつつ、モールド金型装置100にセットする。
図2に示す如く、半導体チップの搭載およびワイヤボンディングの終えたリードフレームをモールド金型装置100にセットしたのち、樹脂封止工程を実施して、モールド金型装置100におけるキャビティの内部にモールド樹脂を充填する。
上記樹脂封止工程において、ダイパッド3の溝部3gにモールド樹脂が入り込んで押し遣られた空気は、溝部3gと連通する凹部3rへ排気され、上記溝部3gの全域にはモールド樹脂が充填されるとともに、上記凹部3rにもモールド樹脂が入り込み、上記凹部3rの端部にはモールド樹脂の未充填部によってボイド2vが形成される。
すなわち、脂封止工程において、ダイパッド3の溝部3gにモールド樹脂が入り込むことにより押し遣られた空気は、溝部3gと連通する凹部3rに排気され、かつ上記凹部3rにおいて捕捉されるため、モールド樹脂の未充填によるボイド2vは、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置の製造方法に比較し、ボイドの発生に起因する様々な不都合を未然に防止しつつ半導体装置を製造することが可能となる。
また、上記凹部3rは、スタンピングあるいはエッチング等によって容易に形成でき、リードフレームの製造時に併せて形成することも可能なので、凹部3rを形成するために新たな装置や工程の追加を必要とせず、もって半導体装置1の生産コストを徒らに増大させる等の悪影響を及ぼすことがない。
図4は、本発明に係る半導体装置の他の実施例を示しており、この半導体装置1′におけるダイパッド3′の分割パッド3B′には、その実装側表面に凹部3r′が形成されているとともに、該凹部3r′には、情報記号(数字、文字、記号等)を現す情報記号部3rA′、3r7′が設けられている。
上記情報記号部3rA′、3r7′は、半導体装置1′の種類(製品番号等)や、製造履歴(金型の個別番号等)を表しており、スタンピングあるいはエッチング等によって凹部3r′と一体に形成されている。
因みに、図4の実施例では、情報記号部3rA′がアルファベットの“A”を呈し、情報記号部3r7′が数字の“7”を呈しているが、これら情報記号部3rA′、3r7′は、上述した“A”や“7”に限定されるものではなく、様々な情報記号(数字、文字、記号等)を用いて、半導体装置の種類や製造履歴等が表されることは言うまでもない。
なお、上述した半導体装置1′における情報記号部3rA′、3r7′以外の構成は、図1に示した半導体装置1と変わるところはないので、半導体装置1′の構成要素において、半導体装置1の構成要素と同一の作用を成すものには、図4において、図1と同一の符号に″(ダブルダッシュ)を附して詳細な説明を省略する。
上記構成の半導体装置1′によれば、ダイパッド3′の凹部3r′に、情報記号(数字、文字、記号等)を現す情報記号部を設けたことで、この情報記号部によって現される情報記号に基づいて、製造された半導体装置の種類や製造履歴等の判別を容易に行うことができる。
また、上記半導体装置1′の製造方法も、図3を示して説明した半導体装置1の製造方法と基本的に変わるところはなく、ダイパッドの溝部にボイドを生じていた従来の半導体装置の製造方法に比較して、ボイドの発生に起因する様々な不都合を未然に防止しつつ半導体装置を製造することができる。
図5は、本発明に係る半導体装置の他の実施例を示しており、この半導体装置1″は、面実装タイプの所謂QFN(Quad Flat Non-Lead Package)であって、矩形平面形状を呈するパッケージ2″を有し、該パッケージ2″における実装側表面2a″の中央域には、放熱効果等を目的としてダイパッド3″が露呈している。
上記ダイパッド3″は、実装面側における縁部の全周に亘って、ハーフエッチングによる深い段部3S″、言い換えれば溝部3g″が形成されており、さらに上記ダイパッド3″の周囲には、多数の電極パッド4″,4″…が配列しつつ露呈している。
また、上記半導体装置1″は、ダイパッド3″に半導体チップ5″が搭載され、電極パッド4″,4″…を各々ボンディングワイヤ6″,6″…を介して半導体チップ5″と電気的に接続したのち、後述する如く、モールド金型装置100″(図10参照)において樹脂封止を行い、パッケージ2″を型成形することによって製造されている。
因みに、上述した半導体装置1″も、図1に示した半導体装置1等と同じく、マトリックスQFN、あるいはMAP−QFN等と呼称されるものである。
ここで、上述した半導体装置1″においては、ダイパッド3″においてパッケージ2″から露呈している実装側表面に、上記ダイパッド3″における溝部3g″と連通する凹部3r″が形成されている。
上記凹部3r″は、後述する樹脂封止工程において、モールド樹脂の未充填によるボイドが生じても、製品の品質に悪影響を及ぼすことのない位置、実施例においては、図6に示す如く、ダイパッド3″の左方縁部において上下方向に延びる溝部3g″のほぼ中央から、ダイパッド3″の中央に向けて、図6中の右方向へ延在するレイアウトで形成されている。
そして、製品としての半導体装置1″においては、図5に示す如く、ダイパッド3″における溝部3g″の全域にモールド樹脂が充填されているとともに、上記溝部3g″と連通する凹部3r″にもモールド樹脂が入り込んでおり、上記凹部3r″の端部には、モールド樹脂の未充填部によってボイド2v″が形成されている。
上述した構成の半導体装置1″によれば、製造時の樹脂封止工程において、ダイパッド3″の溝部3g″に押し遣られた空気は、溝部3g″と連通する凹部3r″に排気され、かつ上記凹部3r″において捕捉されるため、モールド樹脂の未充填によるボイド2v″は、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置(図14参照)に比較し、ボイドの発生に起因する様々な不都合を未然に防止することができる。
以下では、本発明に係る半導体装置の製造方法により、上述した半導体装置1″を製造する手順を、図7を参照しながら詳細に説明する。
先ず、ダイパッド3″への半導体チップ5″の搭載、およびボンディングワイヤ6″,6″…による半導体チップ5″と電極パッド4″,4″…との接続を行う。
次いで、先に詳述したテープ貼付け工法であれば、リードフレームの裏面に樹脂封止シート(貼着テープ)10を貼り付け、ダイパッド3″および電極パッド4″,4″…の実装側表面を被覆したのち、図7に示す如く、リードフレームをモールド金型装置100にセットする。
また、先に詳述したシートモールド工法であれば、ダイパッド3″への半導体チップ5″の搭載、およびボンディングワイヤ6″,6″…による半導体チップ5″と電極パッド4″,4″…との接続を終えたリードフレームを、図7に示す如く、下型100Lに備えられた樹脂封止シート(リリースフィルム)10により、ダイパッド3″および電極パッド4″,4″…の実装側表面を被覆しつつ、モールド金型装置100にセットする。
図7に示す如く、半導体チップの搭載およびワイヤボンディングの終えたリードフレームをモールド金型装置100にセットしたのち、樹脂封止工程を実施して、モールド金型装置100におけるキャビティの内部にモールド樹脂を充填する。
上記樹脂封止工程において、ダイパッド3″の溝部3g″にモールド樹脂が入り込んで押し遣られた空気は、溝部3g″と連通する凹部3r″へ排気され、上記溝部3g″の全域にはモールド樹脂が充填されるとともに、上記凹部3r″にもモールド樹脂が入り込み、上記凹部3r″の端部にはモールド樹脂の未充填部によってボイド2v″が形成される。
すなわち、脂封止工程において、ダイパッド3″の溝部3g″にモールド樹脂が入り込むことにより押し遣られた空気は、溝部3g″と連通する凹部3r″に排気され、かつ上記凹部3r″において捕捉されるため、モールド樹脂の未充填によるボイド2v″は、製品の品質に悪影響を及ぼすことのない位置に生じ、もってダイパッドの溝部にボイドを生じていた従来の半導体装置の製造方法に比較し、ボイドの発生に起因する様々な不都合を未然に防止しつつ半導体装置を製造することが可能となる。
また、上記凹部3r″は、スタンピングあるいはエッチング等によって容易に形成でき、リードフレームの製造時に併せて形成することも可能なので、凹部3r″を形成するために新たな装置や工程の追加を必要とせず、もって半導体装置1″の生産コストを徒らに増大させる等の悪影響を及ぼすことがない。
さらに、上記半導体装置1″におけるダイパッド3″の凹部3r″に、図4に示した半導体装置1′と同様、情報記号(数字、文字、記号等)を現す情報記号部を設けることも可能であり、このような構成によれば、情報記号部によって現される情報記号に基づいて、製造された半導体装置の種類や製造履歴等の判別を容易に行うことができる。
ところで、上述した各実施例の半導体装置1,1′,1″は、何れもQFNであるが、パッケージの実装側表面にダイパッドを露呈させた面実装タイプの半導体装置であれば、様々な形態の半導体装置、およびその製造方法としても、本発明を有効に適用し得ることは言うまでもない。
また、図1に示した半導体装置1は、2個の分割パッド3A,3Bを並置してダイパッド3を構成しているが、分割パッドの個数やレイアウトは実施例に限定されるものでなはなく、さらに、図5に示した半導体装置1″は、ダイパッド3″の全周に亘って段部3S″を形成しているが、例えば相対向する2辺にのみ段部3S″を形成したものであっても良いことは勿論である。
また、上述した各実施例の半導体装置1,1′,1″は、何れもマトリックスQFN、あるいはMAP−QFNと呼称されるものであるが、本発明に係る半導体装置および製造方法は、上記MAP−QFN等に限定されるものではなく、モールド金型装置で1個ずつ製造される半導体装置、およびその製造方法においても有効に適用し得ることは言うまでもない。
さらに、本発明はQFN(Quad Flat Non-Lead Package)のみならず、パッケージの実装側表面にダイパッドを露呈させている半導体装置であれば、例えばQFP(Quad Flat Package)やSOP(Small Outline Package)等、様々な形態の半導体装置、およびその製造方法としても、極めて有効に適用し得るものであることは勿論である。
さらに、上述した各実施例における半導体装置は、何れもダイパッドをフラットな平板から構成しているが、該ダイパッドに実装した半導体チップを効率良く放熱させるべく、放熱フィンを設けてシートシンク等の放熱装置を構成したダイパッドを有する半導体装置、およびその製造方法としても、本発明を有効に適用することが可能である。
1…半導体装置、
2…パッケージ、
2a…実装側表面、
3…ダイパッド、
3A,3B…分割パッド、
3g…溝部、
3r…凹部、
4…電極パッド、
5…半導体チップ、
6…ボンディングワイヤ、
10…樹脂封止シート、
100…モールド金型装置、
1′…半導体装置、
2′…パッケージ、
2a′…実装側表面、
3′…ダイパッド、
3A′,3B′…分割パッド、
3g′…溝部、
3r′…凹部、
3rA′,3R7′…情報記号部、
4′…電極パッド、
5′…半導体チップ、
6′…ボンディングワイヤ、
1″…半導体装置、
2″…パッケージ、
2a″…実装側表面、
3″…ダイパッド、
3S″…段部、
3g″…溝部、
3r″…凹部、
4″…電極パッド、
5″…半導体チップ、
6″…ボンディングワイヤ。

Claims (8)

  1. 半導体チップの搭載されたダイパッドを、パッケージの実装側表面に露出させて成る半導体装置であって、
    前記ダイパッドの実装側表面における、モールド樹脂の未充填によるボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部を、前記ダイパッドの溝部に連通させて形成したことを特徴とする半導体装置。
  2. 前記ダイパッドは複数の分割パッドから構成されており、併設した前記分割パッド同士の間隙によって前記溝部が画成されていることを特徴とする請求項1記載の半導体装置。
  3. 前記ダイパッドは実装面側の縁部に段部が形成されており、前記段部によって前記ダイパッドの縁部に前記溝部が画成されていることを特徴とする請求項1記載の半導体装置。
  4. 前記ダイパッドの実装側表面に形成された前記凹部に、情報記号を現す情報記号部を設けたことを特徴とする、請求項2または請求項3記載の半導体装置。
  5. 半導体チップの搭載されたダイパッドを、パッケージの実装側表面に露出させて成る半導体装置の製造方法において、
    前記ダイパッドの実装側表面における、モールド樹脂の未充填によるボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部を、前記ダイパッドの溝部に連通させて形成する工程と、
    前記凹部の形成された前記ダイパッドの実装側表面を樹脂封止シートにより被覆し、モールド金型装置を用いて前記パッケージを型成形する樹脂封止工程と、
    を含んで成ることを特徴とする半導体装置の製造方法。
  6. 前記ダイパッドは、複数の分割パッドから構成されており、併設した前記分割パッド同士の間隙によって、前記溝部が画成されていることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記ダイパッドは、実装面側の縁部に段部が形成されており、前記段部によって、前記ダイパッドの縁部に前記溝部が画成されていることを特徴とする請求項5記載の半導体装置の製造方法。
  8. 前記ダイパッドの実装側表面に形成された前記凹部に、情報記号を現す情報記号部を設けたことを特徴とする、請求項6または請求項7記載の半導体装置の製造方法。
JP2009118652A 2009-05-15 2009-05-15 半導体装置および半導体装置の製造方法 Pending JP2010267850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009118652A JP2010267850A (ja) 2009-05-15 2009-05-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009118652A JP2010267850A (ja) 2009-05-15 2009-05-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010267850A true JP2010267850A (ja) 2010-11-25

Family

ID=43364565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009118652A Pending JP2010267850A (ja) 2009-05-15 2009-05-15 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010267850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018214904A1 (de) 2017-10-25 2019-04-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2019079966A (ja) * 2017-10-25 2019-05-23 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018214904A1 (de) 2017-10-25 2019-04-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2019079966A (ja) * 2017-10-25 2019-05-23 トヨタ自動車株式会社 半導体装置の製造方法
US10468328B2 (en) 2017-10-25 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
JP6992406B2 (ja) 2017-10-25 2022-01-13 株式会社デンソー 半導体装置の製造方法
DE102018214904B4 (de) 2017-10-25 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP3429246B2 (ja) リードフレームパターン及びこれを用いた半導体装置の製造方法
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2002076228A (ja) 樹脂封止型半導体装置
US7683462B2 (en) Chip package structure
TWI274409B (en) Process for manufacturing sawing type leadless semiconductor packages
US10461019B2 (en) Package with backside protective layer during molding to prevent mold flashing failure
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
JP2006100636A (ja) 半導体装置の製造方法
JP5278037B2 (ja) 樹脂封止型半導体装置
TWI401773B (zh) 晶片封裝裝置及其製造方法
US20150187683A1 (en) Qfn package and method for forming qfn package
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP2010267850A (ja) 半導体装置および半導体装置の製造方法
JP6231459B2 (ja) 半導体デバイスの製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2009283478A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010004080A (ja) 樹脂封止型半導体装置及びその製造方法
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
JP4840305B2 (ja) 半導体装置の製造方法
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
JP2010267849A (ja) 半導体装置の製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法