JP2019079966A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019079966A
JP2019079966A JP2017206654A JP2017206654A JP2019079966A JP 2019079966 A JP2019079966 A JP 2019079966A JP 2017206654 A JP2017206654 A JP 2017206654A JP 2017206654 A JP2017206654 A JP 2017206654A JP 2019079966 A JP2019079966 A JP 2019079966A
Authority
JP
Japan
Prior art keywords
resin
laminate
conductor member
mold
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017206654A
Other languages
English (en)
Other versions
JP6992406B2 (ja
Inventor
裕理 今井
Hiromichi Imai
裕理 今井
智弘 宮崎
Toshihiro Miyazaki
智弘 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017206654A priority Critical patent/JP6992406B2/ja
Publication of JP2019079966A publication Critical patent/JP2019079966A/ja
Application granted granted Critical
Publication of JP6992406B2 publication Critical patent/JP6992406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】 半導体装置の放熱性を著しく低下させることなく、半導体素子近傍に気泡が生じることを抑制するための技術を提供すること。【解決手段】 本明細書が開示する半導体装置の製造方法は、半導体素子と前記半導体素子に接合された導体部材を有する積層体を準備する工程と、積層体を金型内に配置するとともに、金型内に樹脂を注入することによって、積層体を前記樹脂で封止する工程と、を備える。導体部材には、積層体の積層方向に沿って延びる周側面に開口を有する穴又は溝が形成されている。封止する工程では、導体部材の穴又は溝の開口が、積層体を二方向から回り込んで合流する樹脂の合流予定箇所に位置するように、積層体を金型内に配置する。【選択図】図2

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献1に、半導体装置の製造方法が開示されている。この製造方法は、半導体素子と放熱板とが積層された積層体を金型内に配置するとともに、金型内に樹脂を注入することによって、積層体を樹脂で封止する工程を有する。放熱板には切り欠き部が設けられており、金型内に注入された樹脂に生じる気泡は、放熱板の切り欠き部から金型外に排出される。これによって、樹脂の内部に気泡が生じることが抑制される。
特開2016−134591号公報
上記の技術では、放熱板の放熱面(即ち、外部に露出する面)に切り欠き部が設けられるので、放熱板による半導体装置の放熱効果が著しく低下し得る。本明細書では、半導体装置の放熱性を著しく低下させることなく、半導体素子近傍に気泡が生じることを抑制するための技術を開示する。
本明細書が開示する半導体装置の製造方法は、半導体素子と前記半導体素子に接合された導体部材を有する積層体を準備する工程と、積層体を金型内に配置するとともに、金型内に樹脂を注入することによって、積層体を前記樹脂で封止する工程と、を備える。導体部材には、積層体の積層方向に沿って延びる周側面に開口を有する穴又は溝が形成されている。封止する工程では、導体部材の穴又は溝の開口が、積層体を二方向から回り込んで合流する樹脂の合流予定箇所に位置するように、積層体を金型内に配置する。
積層体を配置した金型内へ樹脂を注入していくと、金型内を流動する樹脂は積層体を二方向から回り込んで合流する。その合流箇所において、樹脂の内部に気泡が形成されやすい。この点に関して、上記した製造方法では、導体部材に穴又は溝が形成されており、その穴又は溝の開口が樹脂の合流予定箇所に位置するように、積層体は金型内に配置される。これにより、樹脂の合流箇所において生じた気泡は、導体部材の穴又は溝に流入するか、導体部材の穴又は溝を通過した樹脂によって押し流される。これにより、半導体素子近傍に気泡が生じることを抑制することができる。また、上記の構成によると、前述したような放熱面に及ぶ切り欠き部を必ずしも必要としないので、半導体装置の放熱性を比較的に維持することができる。
半導体装置の断面図を示す。 金型に配置された積層体の上面図を示す。 封止する工程における導体部材の拡大図を示す。 第2実施例の封止する工程における導体部材の拡大図を示す。 第3〜5実施例の導体部材の上面図を示す。 第6実施例の半導体装置の断面図を示す。 第7実施例の半導体装置の断面図を示す。
(第1実施例)
図面を参照して、実施例の半導体装置10の説明をする。図1は、半導体装置10の断面図である。半導体装置10は、積層体12と、モールド樹脂36と、を備える。積層体12は、モールド樹脂36内に封止されている。モールド樹脂36は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂36を構成する材料は、例えば、エポキシ樹脂といった熱硬化性の樹脂材料である。積層体12は、上面側放熱板20と、導体部材26aと、半導体素子30と、下面側放熱板34と、が積層された構造を有する。
半導体素子30は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、又はIGBT(Insulated Gate Bipolar Transistor)などのパワー半導体素子である。また半導体素子30は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成される。また、図示省略しているが、半導体素子30の上面及び下面には、例えばアルミニウム系又はその他の金属によって構成される上面電極及び下面電極が形成されている。
導体部材26aは、例えば銅、又はその他の金属といった導電性を有する材料を用いて構成されている。導体部材26aは、概して板形状あるいはブロック形状の部材であり、上面と、上面とは反対側に位置する下面と、積層体12の積層方向に沿って延びる4つの側面を有する。導体部材26aは、モールド樹脂36内に位置している。導体部材26aの上面は、上面側放熱板20の下面と、はんだ層22によって接合されている。また、導体部材26aの下面は、半導体素子30の上面と、はんだ層28によって接合されている。これにより、半導体素子30は、導体部材26aを介して上面側放熱板20に電気的、及び、熱的に接続されている。また、導体部材26aは、4つの角のそれぞれに開口を有する4個の穴24aを有する(図2参照)。穴24aは、開口から導体部材26aの中心付近まで延びており、導体部材26aを貫通していない。なお、半導体装置10の放熱性を維持するために、穴24aは半導体素子30から離れた位置に形成するのが好ましい。
上面側放熱板20及び下面側放熱板34は、例えば銅、又は、その他の金属といった導電性を有する材料を用いて構成されている。上面側放熱板20は、概して板形状の部材である。上面側放熱板20の下面は、モールド樹脂36の内部において、導体部材26aの上面とはんだ層22を介して接合されている。これにより、上面側放熱板20は、導体部材26aを介して、半導体素子30と電気的に接続されている。一方、上面側放熱板20の上面は、モールド樹脂36の外部に露出しており、放熱面として機能する。上面側放熱板20は、導体部材26aを介して、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は上面側放熱板20の上面から半導体装置10外へと放熱される。
同様に、下面側放熱板34もまた、概して板形状の部材である。下面側放熱板34の上面は、モールド樹脂36の内部において、半導体素子30の下面とはんだ層32を介して接合されている。これにより、下面側放熱板34は、半導体素子30と電気的に接続されている。一方、下面側放熱板34の下面は、モールド樹脂36の外部に露出しており、放熱面として機能する。下面側放熱板34は、半導体素子30と熱的にも接続されており、半導体素子30で発生した熱は下面側放熱板34の下面から半導体装置10外へと放熱される。
続いて、図2及び図3を参照して、半導体装置10の製造方法を説明する。なお、積層体12を準備する工程は既知の方法により行われるため、その詳細な説明は省略する。そのため、以下では、積層体12をモールド樹脂36で封止する工程のみを説明する。
まず、積層体12をモールド樹脂36で封止する工程では、既知の方法で準備した積層体12を金型60内に配置する。図2は、金型60に配置された積層体12を上面視した図である。金型60は、モールド樹脂36を形成する樹脂を金型60内に注入するためのゲート62を備える。なお、理解の容易化のために、図2では、積層体12が備える上面側放熱板20と、はんだ層22の図示を省略している。また、図2では、導体部材26aが有する4個の穴24aを破線で示している。一般的に、ゲート62から金型60内に樹脂を注入すると、樹脂は積層体12を二方向から回り込んでゲート62の反対側で合流する。本実施例では、少なくとも1個の穴24aの開口が、樹脂が合流すると予想される合流予定箇所に位置するように、積層体12を金型60内に配置する。樹脂の合流予定箇所は、積層体12及び金型60の具体的な構成や、樹脂の流動性等に応じて定まるものであり、実験やシミュレーションによって比較的に正確に予想することができる。
図3は、金型60内に樹脂が注入されている状態における導体部材26aの拡大図を示す。理解の容易化のため、図3では、注入された樹脂にハッチングを付している。図3(a)に示すように、注入された樹脂は、導体部材26aを二方向から回り込んで合流する。一般的に、金型60内を流れる樹脂では、金型60又は積層体12に直接接している部分と、金型60又は積層体12に直接接していない部分と、の間での流速差が生じる。即ち、金型60又は積層体12に直接接している部分における流速は、金型60又は積層体12との間の摩擦により、金型60又は積層体12に直接接していない部分の流速よりも遅くなる。このために、図3(b)に示すように、樹脂が合流した後に、樹脂の合流箇所において気泡70が生じ得る。本実施例では、金型60内に樹脂が満たされた後に、金型60内の圧力が一定(例えば数十MPa)に保圧される。この保圧の過程において、図3(c)に示すように、気泡70が穴24a内に流入する。
上記のように、本実施例では、少なくとも1個の穴24aの開口が、樹脂が合流すると予想される合流予定箇所に位置するように、積層体12を金型60内に配置する。従って、変形例では、導体部材26aは、4個の穴24aを有しなくてもよく、少なくとも1個の穴24aを有すればよい。しかしながら、本実施例のように、導体部材26aが4個の穴24aを有する構成では、積層体12を準備する工程において、導体部材26aを配置する向きに配慮する必要がない。従って、積層体12を準備する工程における利便性が向上する。
(本実施例の効果)
本実施例では、導体部材26aに穴24aが形成されており、穴24a開口が樹脂の合流予定箇所に位置するように、積層体12は金型60内に配置される。これにより、樹脂の合流箇所において生じた気泡70は、樹脂の合流予定箇所に位置する穴24aに流入する。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、本実施例では、穴24aは、放熱面として機能しない導体部材26aに形成される。従って、半導体装置10の放熱性を比較的に維持することができる。
(第2実施例)
続いて、図4を参照して、第2実施例を説明する。第2実施例は、積層体12が導体部材26aに代えて導体部材26bを備える点が、第1実施例とは異なる。従って、以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図4は、本実施例の積層体12が配置された金型60内に樹脂が注入されている状態における導体部材26bの拡大図を示す。図4に示すように、導体部材26bは、一つの角から当該一つの角に対向する角まで貫通している2個の穴24bを有する。なお、第2実施例においても、積層体12を樹脂で封止する工程において、少なくとも1個の穴24bの開口が、樹脂の合流予定箇所に位置するように、積層体12が金型60内に配置されている。
図4(a)では、注入された樹脂が、導体部材26bを二方向から回り込んで合流する。また、導体部材26bには、注入された樹脂が、ゲート62に最も近い穴24bの開口から流入する。次いで、図4(b)では、樹脂が合流した後に、樹脂の合流箇所において気泡80が生じ得る。導体部材26bには、合流予定箇所に位置する穴24bの開口以外の開口から注入された樹脂がさらに流入する。そして、図4(c)では、金型60内に樹脂が満たされた後に、金型60内の圧力が一定(例えば数十MPa)に保圧される。この保圧の過程において生じる圧力勾配によって、樹脂が穴24bを通過し、合流予定箇所に位置する穴24bの開口から導体部材26b外に樹脂が流出する。この結果、流出した樹脂によって、気泡70が半導体素子30の近傍から押し流される。
(本実施例の効果)
本実施例では、樹脂の合流箇所において生じた気泡80は、導体部材26bの穴24bを通過した樹脂によって押し流される。従って、半導体素子30近傍に気泡が生じることを抑制することができる。また、穴24bが導体部材26bに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
(第3実施例)
続いて、図5を参照して、第3実施例を説明する。第3実施例では、積層体12が導体部材26aに代えて導体部材26cを備える点が、第1実施例とは異なる。図5(a)は、導体部材26cの上面図を示す。導体部材26cは、その一つの角の近傍に開口を有する1個の穴24cを有する。理解の容易化のために、図5(a)では、導体部材26cが有する穴24cを破線で示している。本実施例では、積層体12を樹脂で封止する工程において、穴24cの開口が樹脂の合流予定箇所に位置するように、積層体12を金型60内に配置する。これにより、樹脂の合流箇所において生じた気泡70は、合流予定箇所に位置する穴24cに流入する。従って、本実施例においても、半導体素子30近傍に気泡が生じることを抑制することができる。また、穴24cが導体部材26cに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
(第4実施例)
続いて、図5を参照して、第4実施例を説明する。第4実施例では、積層体12が導体部材26aに代えて導体部材26dを備える点が、第1実施例とは異なる。図5(b)は、導体部材26dの上面図を示す。導体部材26dは、その4つの側面のそれぞれに開口を有する4個の穴24dを有する。理解の容易化のために、図5(b)では、導体部材26dが有する穴24dを破線で示している。第1実施例とは異なり、樹脂の合流予定箇所が、導体部材26dの4つの側面のうちのいずれかの近傍である場合には、樹脂の合流箇所で生じた気泡が穴24aに十分に流入しない可能性がある。これに対し、本実施例では、導体部材26dがその側面に開口を有する穴24dを有するので、樹脂の合流箇所で生じた気泡が穴24dに十分に流入する。従って、本実施例においても、半導体素子30近傍に気泡が生じることを抑制することができる。また、穴24dが導体部材26dに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
(第5実施例)
続いて、図5を参照して、第5実施例を説明する。第5実施例では、積層体12が導体部材26bに代えて導体部材26eを備える点が、第2実施例とは異なる。図5(c)は、導体部材26eの上面図を示す。導体部材26eは、その1つの側面から当該一つの側面に対向する側面まで貫通している2個の穴24eを有する。理解の容易化のために、図5(b)では、導体部材26eが有する穴24eを破線で示している。第2実施例とは異なり、樹脂の合流予定箇所が、導体部材26eの4つの側面のうちのいずれかの近傍である場合には、樹脂の合流箇所で生じた気泡が穴24bに十分に流入しない可能性がある。これに対し、本実施例では、導体部材26eがその側面に開口を有する穴24eを有するので、樹脂の合流箇所で生じた気泡が穴24eに十分に流入する。従って、本実施例においても、半導体素子30近傍に気泡が生じることを抑制することができる。また、穴24eが導体部材26eに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
(第6実施例)
続いて、図6を参照して、第6実施例を説明する。第6実施例では、積層体12が導体部材26aに代えて導体部材26fを備える点が、第1実施例とは異なる。従って、以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図6は、本実施例の半導体装置10の断面図を示す。導体部材26fは、その上面に形成された溝24fを有する。溝24fは、導体部材26fの側面に開口を有する。溝24fは、導体部材26fの上面に接しているはんだ層22のはんだが溝24fに流入しないよう、その表面に凹凸が形成されている。当該凹凸は、例えば、めっき剥ぎ、めっき処理、表面粗化等によって形成される。本実施例では、積層体12を樹脂で封止する工程において、溝24fの開口が樹脂の合流予定箇所に位置するように、積層体12を金型60内に配置する。これにより、樹脂の合流箇所において生じた気泡70は、合流予定箇所に位置する溝24fに流入する。従って、本実施例においても、半導体素子30近傍に気泡が生じることを抑制することができる。また、溝24fが導体部材26fに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
(第7実施例)
続いて、図7を参照して、第7実施例を説明する。第7実施例では、積層体12が上面側放熱板20、導体部材26aに代えて上面側放熱板21を備える点が、第1実施例とは異なる。従って、以下では、第1実施例とは異なる点のみを説明し、その他の説明は省略する。図7は、本実施例の半導体装置10の断面図を示す。上面側放熱板21は、その下面に凸部21aを有する。
凸部21aは、例えば銅、又はその他の金属といった導電性を有する材料を用いて、上面側放熱板21と一体的に構成されている。凸部21aは、上面と、上面とは反対側に位置する下面と、積層体12の積層方向に沿って延びる4つの側面を有する。凸部21aは、モールド樹脂36内に位置している。凸部21aの上面は、上面側放熱板21の下面に接合されている。また、凸部21aの下面は、半導体素子30の上面と、はんだ層28によって接合されている。これにより、半導体素子30は、凸部21aを介して上面側放熱板21に電気的、熱的に接続されている。また、凸部21aは、四つ角のそれぞれに開口を有する4個の穴24gを有する。穴24gは、開口から凸部21aの中心付近まで延びており、凸部21aを貫通していない。
本実施例では、積層体12を樹脂で封止する工程において、少なくとも1個の穴24gの開口が樹脂の合流予定箇所に位置するように、積層体12を金型60内に配置する。これにより、樹脂の合流箇所において生じた気泡70は、合流予定箇所に位置する穴24gに流入する。従って、本実施例においても、半導体素子30近傍に気泡が生じることを抑制することができる。また、穴24gが、上面側放熱板21の放熱面とは異なる凸部21aに形成されるので、半導体装置10の放熱性を比較的に維持することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:積層体
20,21:上面側放熱板
21a:凸部
22,28,32:はんだ層
24a,24b,24c,24d,24e,24g:穴
24f:溝
26a,26b,26c,26d,26e,26f,26g:導体部材
30:半導体素子
34:下面側放熱板
36:モールド樹脂
60:金型
62:ゲート
70,80:気泡

Claims (1)

  1. 半導体装置の製造方法であって、
    半導体素子と前記半導体素子に接合された導体部材を有する積層体を準備する工程と、
    前記積層体を金型内に配置するとともに、前記金型内に樹脂を注入することによって、前記積層体を前記樹脂で封止する工程と、を備え、
    前記導体部材には、前記積層体の積層方向に沿って延びる周側面に開口を有する穴又は溝が形成されており、
    前記封止する工程では、前記導体部材の前記穴又は前記溝の前記開口が、前記積層体を二方向から回り込んで合流する前記樹脂の合流予定箇所に位置するように、前記積層体を前記金型内に配置する、製造方法。
JP2017206654A 2017-10-25 2017-10-25 半導体装置の製造方法 Active JP6992406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017206654A JP6992406B2 (ja) 2017-10-25 2017-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017206654A JP6992406B2 (ja) 2017-10-25 2017-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019079966A true JP2019079966A (ja) 2019-05-23
JP6992406B2 JP6992406B2 (ja) 2022-01-13

Family

ID=66628184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017206654A Active JP6992406B2 (ja) 2017-10-25 2017-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6992406B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267850A (ja) * 2009-05-15 2010-11-25 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
JP2015126057A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体モジュールの製造方法
JP2016134591A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267850A (ja) * 2009-05-15 2010-11-25 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
JP2015126057A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体モジュールの製造方法
JP2016134591A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6992406B2 (ja) 2022-01-13

Similar Documents

Publication Publication Date Title
JP5738226B2 (ja) 電力用半導体装置モジュール
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
EP3026701B1 (en) Power module and manufacturing method thereof
JP2020072106A (ja) 半導体装置
JP6301602B2 (ja) パワーモジュールおよびその製造方法
JP2014216459A (ja) 半導体装置
JP6287789B2 (ja) パワーモジュール及びその製造方法
JP2014187209A (ja) 半導体装置
JP2012119597A (ja) 半導体装置及びその製造方法
JP2011029589A (ja) 半導体装置およびその製造方法
JP6813259B2 (ja) 半導体装置
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
JP2015133402A (ja) 半導体モジュールの製造方法
JP2019079966A (ja) 半導体装置の製造方法
JP5772179B2 (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JP2019102519A (ja) 半導体装置
JP6380076B2 (ja) 半導体装置
JP6660412B2 (ja) 半導体装置
WO2019146259A1 (ja) 半導体装置
JP2012227532A (ja) 半導体装置およびその製造方法
WO2019146260A1 (ja) 半導体装置
JP2019087555A (ja) 半導体装置の製造方法
JP2021093425A (ja) 半導体モジュール
US11764126B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R151 Written notification of patent or utility model registration

Ref document number: 6992406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151