JP2012227532A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012227532A JP2012227532A JP2012131687A JP2012131687A JP2012227532A JP 2012227532 A JP2012227532 A JP 2012227532A JP 2012131687 A JP2012131687 A JP 2012131687A JP 2012131687 A JP2012131687 A JP 2012131687A JP 2012227532 A JP2012227532 A JP 2012227532A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- heat
- heat sink
- recess
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 180
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000007789 sealing Methods 0.000 claims abstract description 292
- 229920005989 resin Polymers 0.000 claims abstract description 276
- 239000011347 resin Substances 0.000 claims abstract description 276
- 230000005855 radiation Effects 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 36
- 239000011810 insulating material Substances 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 22
- 239000002654 heat shrinkable material Substances 0.000 claims description 21
- 230000017525 heat dissipation Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000001721 transfer moulding Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 abstract description 7
- 238000000227 grinding Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000004382 potting Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 238000005304 joining Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007751 thermal spraying Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】第2ヒートシンク40に凹部43を設け、この凹部43内に第1封止樹脂50を設ける。このように、凹部43に第1封止樹脂50が配置されることにより、凹部43の底面44とは反対側に位置する第2放熱面41が第1封止樹脂50に埋没されることはない。また、第1封止樹脂50の最上面51を第1放熱面11よりも第1端面12側に位置させる。これにより、第1放熱面11が第1封止樹脂50に被覆・埋没されることはない。したがって、第1封止樹脂50から各放熱面11、41を露出させるために第1封止樹脂50および各放熱面11、41を研削もしくは切削する必要がない。
【選択図】図1
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えばハイブリッド車のインバータ制御等に用いられるものである。
本実施形態では、第1実施形態と異なる部分について説明する。図5は、本実施形態に係る半導体装置の断面図である。図6は、図5のD矢視図である。また、図7は図5のE矢視図であり、図8は図5のF矢視図である。
本実施形態では、第2実施形態と異なる部分について説明する。図9は、本実施形態に係る半導体装置の断面図である。なお、図9では、第2ヒートシンク40の第2端面42の位置を分かりやすくするために、第2ヒートシンク40については切り欠け部45が設けられていない部分の断面を示してある。
本実施形態では、第1、第2実施形態と異なる部分について説明する。図10は、本実施形態に係る半導体装置の断面図である。また、図11は図10のG矢視図であり、図12は図10のH矢視図である。なお、図10では、第2ヒートシンク40の第2端面42の位置を分かりやすくするために、第2ヒートシンク40については切り欠け部45が設けられていない部分の断面を示してある。
本実施形態では、第1実施形態と異なる部分について説明する。第1実施形態では、半導体素子20と外部とを電気的に接続するための信号端子70を設けていたが、本実施形態では、第1ヒートシンク10に半導体素子20と外部とを電気的に接続するための端子部を設けたことが特徴となっている。
本実施形態では、第1〜第5実施形態と異なる部分について説明する。本実施形態では、ポッティングの方法ではなく、粉末状の第1封止樹脂50を加熱して硬化することにより第1封止樹脂50を形成することが特徴となっている。
本実施形態では、第1〜第6実施形態と異なる部分について説明する。上記各実施形態では、ポッティングの方法や粉末状の第1封止樹脂50を硬化させる方法により第1封止樹脂50を形成していたが、本実施形態ではトランスファー成形により第1封止樹脂50を形成することが特徴となっている。
本実施形態では、第1〜第7実施形態と異なる部分について説明する。図17は、本実施形態に係る半導体装置の断面図である。この図に示されるように、第1ヒートシンク10の第1放熱面11は、第2ヒートシンク40の第2端面42よりも外側に位置している。すなわち、第1ヒートシンク10の第1放熱面11は、第2ヒートシンク40の凹部43の底面44を基準として第2ヒートシンク40の第2端面42よりも離れて位置している。つまり、凹部43の底面44を基準として第1放熱面11が第2端面42から突出している。
本実施形態では、第8実施形態と異なる部分について説明する。図18は、本実施形態に係る半導体装置の断面図である。第9実施形態で説明したように、第1放熱面11は第2端面42から外側に突出しているので、第1放熱面11が最表面に位置することとなる。したがって、図18に示されるように、板状の第1冷却器82と第1ヒートシンク10との熱的な接続を行うこともできる。
本実施形態では、第8、第9実施形態と異なる部分について説明する。図19は、本実施形態に係る半導体装置の断面図である。この図に示されるように、第2ヒートシンク40の第2端面42が、第1ヒートシンク10の第1放熱面11よりも外側に位置している。すなわち、第2ヒートシンク40の第2端面42は、凹部43の底面44を基準として、第1ヒートシンク10の第1放熱面11よりも離れて位置している。つまり、第2端面42は、凹部43の底面44を基準として第1放熱面11から突出している。
本実施形態では、第10実施形態と異なる部分について説明する。図20は、本実施形態に係る半導体装置の断面図である。第10実施形態で説明したように、第2端面42は第1放熱面11から外側に突出しているので、第2端面42が最表面に位置することとなる。したがって、図20に示されるように、第1冷却器82として、第1放熱面11の面方向における第1冷却器82のサイズが、第2ヒートシンク40の凹部43の底面44よりも小さく、第1ヒートシンク10の第1放熱面11よりも大きいものを用いる。これにより、板状の第1冷却器82と第1ヒートシンク10との熱的な接続を行うことができる。
本実施形態では、第11実施形態と異なる部分について説明する。図21は、本実施形態に係る半導体装置の断面図である。この図に示されるように、第1封止樹脂50は、当該第1封止樹脂50の最上面51が信号端子70の段差部73よりも外側に位置している。すなわち、第1封止樹脂50は、信号端子70の段差部73を完全に被覆している。
本実施形態では、第12実施形態と異なる部分について説明する。図22は、本実施形態に係る半導体装置の断面図である。この図に示されるように、本実施形態に係る半導体装置も、第1封止樹脂50が信号端子70の段差部73を完全に被覆している。
上記各実施形態では、半導体装置が信号端子70を有するものについて説明したが、半導体素子20の種類によっては半導体装置に信号端子70が不要な場合もある。例えば、半導体素子20がダイオード素子を含んだものであれば、第1ヒートシンク10と第2ヒートシンク40との間に電流が流れるように構成されれば良いので、このような場合には半導体装置に信号端子70を備えなくても良い。すなわち、上記各実施形態で示された半導体装置の構成は一例を示すものであり、例えばブロック体30が備えられていなくても良い。また、各ヒートシンク10、40の各放熱面11、41を電極面として用いる場合には、各リード80、81を不要とすることもできる。
11 第1放熱面
12 第1端面
20 半導体素子
21 半導体素子の一面
22 半導体素子の他面
40 第2ヒートシンク
41 第2放熱面
42 第2端面
43 凹部
44 凹部の底面
50 第1封止樹脂
51 第1封止樹脂の最上面
70 信号端子
71 信号端子の一端部
72 信号端子の他端部
73 信号端子の段差部
Claims (26)
- 一面(21)とこの一面(21)の反対側の他面(22)を有する半導体素子(20)と、
第1放熱面(11)とこの第1放熱面(11)の反対側の第1端面(12)とを有し、前記第1端面(12)が前記半導体素子(20)の一面(21)側に熱的および電気的に接続された第1ヒートシンク(10)と、
第2放熱面(41)と、前記第2放熱面(41)の反対側の第2端面(42)と、前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ凹部(43)とを有し、前記凹部(43)の底面(44)が前記半導体素子(20)の他面(22)側に熱的および電気的に接続された容器状の第2ヒートシンク(40)と、
前記凹部(43)に配置され、前記第1放熱面(11)が露出するように前記半導体素子(20)、前記第1ヒートシンク(10)、および前記第2ヒートシンク(40)を封止した第1封止樹脂(50)と、を備え、
前記第2ヒートシンク(40)は、前記第1封止樹脂(50)を前記凹部(43)の内部に保持する容器として機能するようになっていることを特徴とする半導体装置。 - 前記半導体素子(20)に電気的に接続された一端部(71)と、外部と電気的に接続される他端部(72)と、前記一端部(71)と前記他端部(72)との間が段状に折り曲げられた段差部(73)と、を有する信号端子(70)を備え、
前記信号端子(70)のうちの前記一端部(71)は、前記凹部(43)に位置しており、
前記第1封止樹脂(50)は、前記信号端子(70)のうち前記凹部(43)に位置する部分を封止していることを特徴とする請求項1に記載の半導体装置。 - 前記第2ヒートシンク(40)は、当該第2ヒートシンク(40)の外部と前記凹部(43)とが通じるように前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ切り欠け部(45)を有し、
前記信号端子(70)の他端部(72)は、当該他端部(72)の一部が前記切り欠け部(45)に位置していることにより、前記第2端面(42)と前記切り欠け部(45)の底部(46)との間に位置しており、
前記第1封止樹脂(50)の最上面(51)は、前記切り欠け部(45)の底部(46)よりも前記凹部(43)の底面(44)側に位置しており、
前記第1放熱面(11)が露出するように、前記第1封止樹脂(50)の最上面(51)および前記切り欠け部(45)を封止した第2封止樹脂(52)を備えていることを特徴とする請求項2に記載の半導体装置。 - 前記第2ヒートシンク(40)は、当該第2ヒートシンク(40)の外部と前記凹部(43)とが通じるように前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ切り欠け部(45)を有し、
前記信号端子(70)の他端部(72)は、当該他端部(72)の一部が前記切り欠け部(45)に位置していることにより、前記第2端面(42)と前記切り欠け部(45)の底部(46)との間に位置しており、
前記第2ヒートシンク(40)は、前記凹部(43)の壁面とは反対側の外壁(47)に前記切り欠け部(45)を覆うように貼り付けられていると共に前記信号端子(70)の他端部(72)が貫通している熱収縮材(90)を有し、
前記熱収縮材(90)は、加熱されて熱収縮することにより前記信号端子(70)の他端部(72)を締め付けることを特徴とする請求項2に記載の半導体装置。 - 前記第2封止樹脂(52)は、当該第2封止樹脂(52)の最上面が前記第1放熱面(11)と同一平面に位置しているか、または、前記第1放熱面(11)よりも前記底面(44)側に位置していることを特徴とする請求項3に記載の半導体装置。
- 前記第2ヒートシンク(40)は、当該第2ヒートシンク(40)の外部と前記凹部(43)とが通じるように前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ切り欠け部(45)を有し、
前記信号端子(70)の他端部(72)は、当該他端部(72)の一部が前記切り欠け部(45)に位置していることにより、前記第2端面(42)と前記切り欠け部(45)の底部(46)との間に位置しており、
前記第2ヒートシンク(40)は、前記凹部(43)の壁面とは反対側の外壁(47)に前記切り欠け部(45)を覆うように貼り付けられていると共に前記信号端子(70)の他端部(72)が貫通している熱収縮材(90)を有し、
前記熱収縮材(90)は、加熱されて熱収縮することにより前記信号端子(70)の他端部(72)を締め付けるようになっており、
前記第1封止樹脂(50)は、前記凹部(43)内および前記切り欠け部(45)を封止していることを特徴とする請求項2に記載の半導体装置。 - 前記第1封止樹脂(50)は、前記信号端子(70)の段差部(73)を完全に被覆していることを特徴とする請求項2ないし6のいずれか1つに記載の半導体装置。
- 前記第1放熱面(11)および前記第2端面(42)を覆う第1熱伝導絶縁材(84)と、
前記第2放熱面(41)を覆う第2熱伝導絶縁材(85)と、
前記第1熱伝導絶縁材(84)を覆うと共に、第1冷却器(82)が接合される第1導電材(86)と、
前記第2熱伝導絶縁材(85)を覆うと共に、第2冷却器(83)が接合される第2導電材(87)と、を備えていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。 - 前記第1ヒートシンク(10)は、前記第1放熱面(11)および前記第1端面(12)に垂直な第1側面(13)と、前記第1側面(13)に設けられた第1絶縁体(14)と、前記第1絶縁体(14)の上に設けられていると共に前記半導体素子(20)と外部とに電気的に接続される端子部(15)と、を有していることを特徴とする請求項1に記載の半導体装置。
- 前記第1放熱面(11)は、前記第2端面(42)と同一平面に位置しているか、または、前記凹部(43)の底面(44)を基準として前記第2端面(42)よりも離れて位置していることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。
- 前記第2端面(42)は、前記第1放熱面(11)と同一平面に位置しているか、または、前記凹部(43)の底面(44)を基準として前記第1放熱面(11)よりも離れて位置していることを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置。
- 前記第1封止樹脂(50)は、当該第1封止樹脂(50)の最上面(51)が前記第1放熱面(11)と同一平面に位置しているか、または、前記第1放熱面(11)よりも前記底面(44)側に位置していることを特徴とする請求項1ないし11のいずれか1つに記載の半導体装置。
- 半導体素子(20)を第1ヒートシンク(10)と第2ヒートシンク(40)とで挟み込み、これら各ヒートシンク(10、40)と前記半導体素子(20)とを熱的および電気的に接続し、前記半導体素子(20)、前記第1ヒートシンク(10)、および前記第2ヒートシンク(40)を第1封止樹脂(50)により封止する半導体装置の製造方法であって、
前記半導体素子(20)として、一面(21)とこの一面(21)の反対側の他面(22)を有するものを用意する工程と、
前記第1ヒートシンク(10)として、第1放熱面(11)とこの第1放熱面(11)の反対側の第1端面(12)とを有するものを用意する工程と、
前記第2ヒートシンク(40)として、第2放熱面(41)と、前記第2放熱面(41)の反対側の第2端面(42)と、前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ凹部(43)とを有する容器状のものを用意する工程と、
前記半導体素子(20)の一面(21)側に前記第1ヒートシンク(10)の前記第1端面(12)を熱的および電気的に接続すると共に、前記半導体素子(20)の他面(22)側に前記凹部(43)の底面(44)を熱的および電気的に接続する工程と、
前記第2ヒートシンク(40)を前記凹部(43)の内部に前記第1封止樹脂(50)を保持する容器として機能させて、前記凹部(43)に前記第1封止樹脂(50)を設けることにより、前記半導体素子(20)、前記第1ヒートシンク(10)、および前記第2ヒートシンク(40)を前記第1封止樹脂(50)により封止する工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記熱的および電気的に接続する工程は、
一端部(71)と、他端部(72)と、前記一端部(71)と前記他端部(72)との間が段状に折り曲げられた段差部(73)と、を有する信号端子(70)を用意する工程と、
前記信号端子(70)の一端部(71)と前記半導体素子(20)とを電気的に接続する工程と、を含んでおり、
前記第1封止樹脂(50)により封止する工程では、前記信号端子(70)のうちの前記一端部(71)を前記凹部(43)に配置し、前記第1封止樹脂(50)により前記信号端子(70)のうち前記凹部(43)に位置する部分を封止することを特徴とする請求項13に記載の半導体装置の製造方法。 - 前記第2ヒートシンク(40)を用意する工程では、前記第2ヒートシンク(40)として、当該第2ヒートシンク(40)の外部と前記凹部(43)内とが通じるように前記第2端面(42)の一部が前記第2放熱面(41)側に凹んだ切り欠け部(45)を有するものを用意し、
前記熱的および電気的に接続する工程では、前記信号端子(70)の他端部(72)の一部を前記切り欠け部(45)に位置させることを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記第1封止樹脂(50)により封止する工程では、前記第1封止樹脂(50)の最上面(51)が、前記切り欠け部(45)の底部(46)よりも前記凹部(43)の底面(44)側に位置するように前記凹部(43)に前記第1封止樹脂(50)を設け、
前記第1封止樹脂(50)により封止する工程の後、前記第1放熱面(11)が露出するように、前記第1封止樹脂(50)の最上面(51)および前記切り欠け部(45)を第2封止樹脂(52)により封止することを特徴とする請求項15に記載の半導体装置の製造方法。 - 前記熱的および電気的に接続する工程は、
貫通孔(91)が設けられた熱収縮材(90)を用意し、この貫通孔(91)に前記信号端子(70)の他端部(72)を通すと共に前記熱収縮材(90)を前記凹部(43)の壁面とは反対側の外壁(47)に前記切り欠け部(45)を覆うように貼り付ける工程と、
前記熱収縮材(90)を加熱することにより前記熱収縮材(90)を熱収縮させて前記貫通孔(91)と前記信号端子(70)の他端部(72)との間の隙間を無くし、熱収縮させた前記熱収縮材(90)により前記信号端子(70)の他端部(72)を締め付ける工程と、を含んでいることを特徴とする請求項15に記載の半導体装置の製造方法。 - 前記第2封止樹脂(52)により封止する工程では、前記第1放熱面(11)が露出すると共に、前記凹部(43)内の前記第2封止樹脂(52)の最上面が前記第1放熱面(11)と同一平面に位置するか、または、前記第1放熱面(11)よりも前記底面(44)側に位置するように、前記第1封止樹脂(50)の最上面(51)および前記切り欠け部(45)を前記第2封止樹脂(52)により封止することを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記熱収縮材(90)により前記信号端子(70)の他端部(72)を締め付ける工程を実行した後に、前記第1封止樹脂(50)により前記凹部(43)内および前記切り欠け部(45)を封止することを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記第1封止樹脂(50)により封止する工程では、前記信号端子(70)の段差部(73)を前記第1封止樹脂(50)により完全に被覆することを特徴とする請求項14ないし19のいずれか1つに記載の半導体装置の製造方法。
- 前記第1封止樹脂(50)により封止する工程では、前記第1封止樹脂(50)として粉末状のものを前記凹部(43)に配置し、前記粉末状の第1封止樹脂(50)を加熱して硬化させることにより前記第1封止樹脂(50)を形成することを特徴とする請求項13ないし20のいずれか1つに記載の半導体装置の製造方法。
- 前記第1封止樹脂(50)により封止する工程では、前記切り欠け部(45)を介して前記凹部(43)に前記第1封止樹脂(50)を流し込むトランスファー成形により前記第1封止樹脂(50)を形成することを特徴とする請求項15ないし19のいずれか1つに記載の半導体装置の製造方法。
- 前記第1封止樹脂(50)により封止する工程では、前記第2端面(42)と前記第1放熱面(11)とに緩衝テープ(92)を貼り付けることを特徴とする請求項21または22に記載の半導体装置の製造方法。
- 前記熱的および電気的に接続する工程では、前記第1放熱面(11)が、前記第2端面(42)と同一平面に位置するか、または、前記凹部(43)の底面(44)を基準として前記第2端面(42)よりも離れて位置するように前記半導体素子(20)に前記各ヒートシンク(10、40)を接続することを特徴とする請求項13ないし23のいずれか1つに記載の半導体装置の製造方法。
- 前記熱的および電気的に接続する工程では、前記第2端面(42)が、前記第1放熱面(11)と同一平面に位置するか、または、前記凹部(43)の底面(44)を基準として前記第1放熱面(11)よりも離れて位置するように前記半導体素子(20)に前記各ヒートシンク(10、40)を接続することを特徴とする請求項13ないし23のいずれか1つに記載の半導体装置の製造方法。
- 前記第1封止樹脂(50)により封止する工程では、前記第1放熱面(11)が露出すると共に、前記凹部(43)内の前記第1封止樹脂(50)の最上面(51)が前記第1放熱面(11)と同一平面に位置するか、または、前記第1放熱面(11)よりも前記底面(44)側に位置するように前記凹部(43)に前記第1封止樹脂(50)を設けることを特徴とする請求項13ないし15、19ないし25のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131687A JP5488645B2 (ja) | 2009-06-30 | 2012-06-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009155051 | 2009-06-30 | ||
JP2009155051 | 2009-06-30 | ||
JP2012131687A JP5488645B2 (ja) | 2009-06-30 | 2012-06-11 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010022340A Division JP5018909B2 (ja) | 2009-06-30 | 2010-02-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227532A true JP2012227532A (ja) | 2012-11-15 |
JP5488645B2 JP5488645B2 (ja) | 2014-05-14 |
Family
ID=47277299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012131687A Expired - Fee Related JP5488645B2 (ja) | 2009-06-30 | 2012-06-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5488645B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015018971A (ja) * | 2013-07-11 | 2015-01-29 | 富士通株式会社 | 放熱板、及び海中機器 |
JP2017199829A (ja) * | 2016-04-28 | 2017-11-02 | 日産自動車株式会社 | パワーモジュール構造 |
US9991184B2 (en) | 2013-05-13 | 2018-06-05 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207059A (ja) * | 1990-11-30 | 1992-07-29 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH11204703A (ja) * | 1998-01-09 | 1999-07-30 | Toshiba Corp | 半導体モジュール |
JP2002329804A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
JP2006128555A (ja) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2007083716A (ja) * | 2005-08-23 | 2007-04-05 | Hitachi Chem Co Ltd | 熱伝導シート |
JP2008124430A (ja) * | 2006-10-18 | 2008-05-29 | Hitachi Ltd | パワー半導体モジュール |
-
2012
- 2012-06-11 JP JP2012131687A patent/JP5488645B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207059A (ja) * | 1990-11-30 | 1992-07-29 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH11204703A (ja) * | 1998-01-09 | 1999-07-30 | Toshiba Corp | 半導体モジュール |
JP2002329804A (ja) * | 2001-04-27 | 2002-11-15 | Denso Corp | 半導体装置 |
JP2006128555A (ja) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2007083716A (ja) * | 2005-08-23 | 2007-04-05 | Hitachi Chem Co Ltd | 熱伝導シート |
JP2008124430A (ja) * | 2006-10-18 | 2008-05-29 | Hitachi Ltd | パワー半導体モジュール |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991184B2 (en) | 2013-05-13 | 2018-06-05 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module and method of manufacturing the same |
JP2015018971A (ja) * | 2013-07-11 | 2015-01-29 | 富士通株式会社 | 放熱板、及び海中機器 |
JP2017199829A (ja) * | 2016-04-28 | 2017-11-02 | 日産自動車株式会社 | パワーモジュール構造 |
Also Published As
Publication number | Publication date |
---|---|
JP5488645B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018909B2 (ja) | 半導体装置 | |
US5686758A (en) | Semiconductor device having integral structure of case and external connection terminals | |
JP6300633B2 (ja) | パワーモジュール | |
JP5339800B2 (ja) | 半導体装置の製造方法 | |
JP5310660B2 (ja) | 半導体装置 | |
JP4254527B2 (ja) | 半導体装置 | |
US9852962B2 (en) | Waterproof electronic device and manufacturing method thereof | |
US20090001532A1 (en) | Plastic-Encapsulated Semiconductor Device with an Exposed Radiator at the Top and Manufacture Thereof | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
JP2010114257A (ja) | 半導体装置及びその製造方法 | |
JP2012119597A (ja) | 半導体装置及びその製造方法 | |
JP4526125B2 (ja) | 大電力用半導体装置 | |
JP2002270736A (ja) | 半導体装置 | |
JP5488645B2 (ja) | 半導体装置およびその製造方法 | |
JP5392196B2 (ja) | 半導体装置 | |
JP2015133402A (ja) | 半導体モジュールの製造方法 | |
JP2015144216A (ja) | 半導体装置及びその製造方法 | |
WO2020105556A1 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
JP5452210B2 (ja) | 半導体装置及びその製造方法 | |
JP5623367B2 (ja) | 半導体装置および半導体装置モジュール | |
JP2005150209A (ja) | 電子装置およびその製造方法 | |
JP2005116963A (ja) | 半導体装置 | |
JP2010245329A (ja) | 半導体装置およびその製造方法,それを利用する機器 | |
JP6160508B2 (ja) | モールドパッケージ | |
JP4258391B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5488645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |