JP5670571B2 - 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法 - Google Patents

少なくとも１つのオプトエレクトロニクス半導体部品の製造方法 Download PDF

Info

Publication number
JP5670571B2
JP5670571B2 JP2013524432A JP2013524432A JP5670571B2 JP 5670571 B2 JP5670571 B2 JP 5670571B2 JP 2013524432 A JP2013524432 A JP 2013524432A JP 2013524432 A JP2013524432 A JP 2013524432A JP 5670571 B2 JP5670571 B2 JP 5670571B2
Authority
JP
Japan
Prior art keywords
carrier
region
insulating layer
electrically insulating
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013524432A
Other languages
English (en)
Other versions
JP2013535847A (ja
Inventor
カール ヴァイドナー
カール ヴァイドナー
ハンス ヴルケシャ
ハンス ヴルケシャ
アクセル カルテンバッハー
アクセル カルテンバッハー
ヴァルター ヴェグリテール
ヴァルター ヴェグリテール
ヨハン ランチェン
ヨハン ランチェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013535847A publication Critical patent/JP2013535847A/ja
Application granted granted Critical
Publication of JP5670571B2 publication Critical patent/JP5670571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

少なくとも１つのオプトエレクトロニクス半導体部品の製造方法と、オプトエレクトロニクス半導体部品とを開示する。
本発明の目的は、費用効果の高い、オプトエレクトロニクス半導体部品の製造方法を開示することである。
本方法の少なくとも一実施形態によると、最初のステップにおいて、キャリアを形成し、このキャリアは、上面と、キャリアの上面とは反対側に位置する下面とを有する。キャリアは、回路基板または金属リードフレームとすることができる。さらには、例えば膜としてフレキシブルにキャリアを具体化することも考えられる。キャリアは、導電性材料（例えば金属）、電気的絶縁材料（例えば熱硬化性プラスチック、熱可塑性プラスチック材料）、セラミック材料、のうちの少なくとも１種類によって、形成することができる。
上面および下面には、それぞれ、キャリアの外側領域の一部分によって形成される領域が存在する。このうち下面における領域は、キャリアが実装された状態においてコンタクトキャリア（例えば回路基板）に面しているキャリアの外側領域の一部分である。
キャリアの下面のこの領域は、一例として、実装領域であり、実装領域は、作製後の半導体部品をコンタクトキャリア上に実装する役割を果たすことができる。さらに、キャリアは、その上面に、横方向に互いに並んで配置された複数の接続領域を有する。この場合、「横方向」とは、キャリアの主延在方向に平行な方向を意味する。「互いに並んで」とは、接続領域が横方向に互いに隔てて配置されていることを意味する。
本方法の少なくとも一実施形態によると、次のステップにおいて、キャリアの上面に、横方向に互いに隔てて配置される複数のオプトエレクトロニクス部品を貼り付ける。オプトエレクトロニクス部品それぞれは、キャリアとは反対側に少なくとも１つのコンタクト領域を有する。横方向において個々のオプトエレクトロニクス部品の間には、一例として、間隙が存在する。キャリアの平面視において、間隙の境界は、隣り合う２個のオプトエレクトロニクス部品の側面領域と、オプトエレクトロニクス部品の側のキャリアの実装領域とによって、形成されている。少なくとも１つのコンタクト領域は、オプトエレクトロニクス半導体部品との電気的接触を形成する役割を果たし、導電性材料（例えば金属）によって形成されている。オプトエレクトロニクス部品のコンタクト領域それぞれには、一意または１対１の関係で、キャリアの接続領域が割り当てられていることが好ましい。接続領域とオプトエレクトロニクス部品は、一例として、横方向に互いに並んで配置されている。言い換えれば、接続領域それぞれは、それに割り当てられているオプトエレクトロニクス部品のコンタクト領域と隣り合っている。オプトエレクトロニクス部品は、一例として、コンタクト領域とは反対側の外側領域において、キャリアのコンタクト領域の上に、接合されている、はんだ付けされている、または導電的に接着接合されている。オプトエレクトロニクス部品は、放射を受信する半導体チップ、または放射を放出する半導体チップとすることができる。一例として、半導体チップはルミネセンスダイオードチップである。ルミネセンスダイオードチップは、発光ダイオードチップまたはレーザダイオードチップとすることができる。
本方法の少なくとも一実施形態によると、次のステップにおいて、コンタクト領域と接続領域とに保護要素を形成する。すなわち、保護要素は、少なくとも一部分が、接続領域およびコンタクト領域に直接接触している。キャリアの平面視において、保護要素は、少なくとも一部分が、接続領域およびコンタクト領域と垂直方向に重なっている。この場合、「垂直方向」は、横方向に垂直な方向を意味する。
本方法の少なくとも一実施形態によると、次のステップにおいて、キャリアの露出した領域と、コンタクト領域の露出した領域と、保護要素の露出した領域とに、少なくとも１層の電気的絶縁層を形成する。キャリア、コンタクト領域、および保護要素それぞれの露出した領域と、電気的絶縁層との間には、隙間および中断部のいずれも形成されないことが好ましい。
本方法の少なくとも一実施形態によると、次のステップにおいて、保護要素を除去し、その結果として、電気的絶縁層に開口部が形成される。開口部それぞれは、垂直方向において電気的絶縁層を完全に貫いている。開口部は、一例として、少なくとも１つの側面領域を有する。開口部の少なくとも１つの側面領域は、少なくとも一部分が電気的絶縁層によって形成されている。
本方法の少なくとも一実施形態によると、次のステップにおいて、電気的絶縁層の上と、開口部の少なくとも一部分とに、導電性材料を配置し、この場合、導電性材料それぞれは、コンタクト領域を、そのコンタクト領域に割り当てられている接続領域に導電接続する。すなわち、導電性材料それぞれは、オプトエレクトロニクス部品を、そのオプトエレクトロニクス部品に割り当てられているキャリアの接続領域に導電接続し、この場合、導電性材料それぞれは、少なくとも一部分が、キャリアとは反対側の電気的絶縁層の上面に、オプトエレクトロニクス部品と接続領域との間に延在している。この場合、導電性材料の一部分を、電気的絶縁層の外側領域の上に直接配置することができる。導電性材料は、一例として、金属または導電性接着剤によって形成されている。オプトエレクトロニクス部品と、オプトエレクトロニクス部品に割り当てられているキャリアの接続領域との間の導電接続は、完全に導電性材料によって形成されていることが好ましい。開口部は、一例として、導電性材料によって完全に満たされている。
本方法の少なくとも一実施形態によると、最初のステップにおいて、キャリアを形成し、このキャリアは、上面と、キャリアの上面とは反対側に位置する下面と、上面に横方向に互いに並んで配置される複数の接続領域とを有する。次のステップにおいて、キャリアの上面に、横方向に互いに隔てて配置される複数のオプトエレクトロニクス部品を配置し、この場合、オプトエレクトロニクス部品それぞれは、キャリアとは反対側に少なくとも１つのコンタクト領域を有する。次のステップにおいて、コンタクト領域と接続領域とに保護要素を形成する。さらなるステップにおいて、キャリアの露出した領域と、コンタクト領域の露出した領域と、保護要素の露出した領域とに、少なくとも１層の電気的絶縁層を形成する。次のステップにおいて、保護要素を除去し、その結果として、電気的絶縁層に開口部が形成される。次のステップにおいて、電気的絶縁層の上と、開口部の少なくとも一部分とに、導電性材料を配置し、この場合、導電性材料それぞれは、コンタクト領域を、そのコンタクト領域に割り当てられている接続領域に導電接続する。
この場合、本発明のオプトエレクトロニクス半導体部品の製造方法は、特に、以下の洞察に基づいている。すなわち、電気的絶縁層を除去することで接触が形成されるようにオプトエレクトロニクス半導体部品を製造する方法は、コストが高くなりうる。例えば、電気的絶縁層によって覆われているオプトエレクトロニクス部品のコンタクトを露出させる目的で、これらの位置において、材料除去（例えば穴あけ（drilling））によって電気的絶縁層を除去することができる。材料を除去すると、コンタクト領域が露出し、外部からこの領域との電気的接触を形成することができる。しかしながら、後からこのようにコンタクト領域を露出させる方法は、コストが高く時間もかかる。さらには、このように材料を除去することで、オプトエレクトロニクス部品のコンタクト領域が損傷することがある。
したがって、少なくとも１個のオプトエレクトロニクス半導体部品を製造する方法として、費用効果が高く時間のかからない製造方法を開示する目的で、本発明の方法は、特に、以下の発想を利用する。すなわち、オプトエレクトロニクス部品に電気的絶縁層を形成する前に、オプトエレクトロニクス部品の各コンタクトの上に保護要素を配置する。言い換えれば、コンタクトの少なくとも一部分が保護要素によって覆われる。次のステップにおいて、オプトエレクトロニクス半導体部品の露出した領域に電気的絶縁層を形成すると、コンタクト領域の少なくとも一部分は、電気的絶縁層に直接接触しない。そして次のステップにおいて、コンタクト領域から保護要素を除去することができる。保護要素を除去すると、電気的絶縁層に開口部が形成され、その結果として、コンタクト領域の少なくとも一部分が露出し、開口部を介して外部からこの領域との接触を形成することができる。言い換えれば、保護要素は、コンタクト領域の上の電気的絶縁層の材料を除去することに相当する。このような方法は、費用効果が高く時間がかからないのみならず、コンタクト領域を露出させる工程において材料が特に節約され、なぜなら、コンタクト領域を露出させる目的で電気的絶縁層を除去する必要がないためである。さらに、本発明の方法では、例えば電気的絶縁層の開口部において後からクリーニングする工程（高いコストを伴う）が不要である。さらに、本方法は、製造順序に関して柔軟性があり、なぜなら、例えば保護要素を段階的に形成できるためである。本方法の場合、例えば高エネルギのレーザ光によってコンタクト領域が損傷することがなく、これは有利である。コンタクト領域の表面の損傷が回避されることによって、コンタクト領域との接触接続を高い信頼性で形成することができ、その結果として、完成時の半導体部品の光出力が高まる。
少なくとも一実施形態によると、電気的絶縁層は、放射に対して反射性である、または放射に対して吸収性である。「放射に対して反射性」とは、特に、電気的絶縁層が、自身に入射する光の少なくとも８０％、好ましくは９０％以上を反射することを意味する。電気的絶縁層は、一例として、外部の観察者から白色に見える。この目的のため、放射に対して透過性の粒子として、一例として、ＴｉＯ２、ＢａＳｏ４、ＺｎＯ、ＡｌｘＯｙのうちの少なくとも１種類の材料によって形成されている粒子、またはこれらの材料のうちの１種類を含んでいる粒子を、電気的絶縁層の中に導入する。電気的絶縁層が放射に対して吸収性である場合、電気的絶縁層は外部の観察者から黒またはそれ以外の色に見える。この場合、一例として、電気的絶縁層にカーボンブラック粒子を導入する。
少なくとも一実施形態によると、電気的絶縁層は、ポッティング工程によって形成されるポッティング体である。この目的のため、一例として、キャリアの露出した領域と、コンタクト領域の露出した領域と、保護要素の露出した領域とに、ポッティング工程およびその後の硬化によって、電気的絶縁層を形成する。
少なくとも一実施形態によると、保護要素の少なくとも１つは、半導体材料、セラミック材料、プラスチック材料のうちの少なくとも１種類の材料によって形成されている、またはこれらの材料の少なくとも１種類を含んでいる。
少なくとも一実施形態によると、保護要素は、噴射、積層、ディスペンシング、スクリーン印刷、射出のうちの少なくとも１種類の工程によって形成される。一例として、噴射工程の場合、電気的絶縁層は印刷によって形成される。ディスペンシングの場合、電気的絶縁層を、例えばピペット装置によって滴の形で形成することが考えられる。
少なくとも一実施形態によると、少なくとも１つの保護要素の横方向範囲は、キャリアとは反対側の保護要素の面からキャリアの下面の方向に、減少していく。「横方向範囲」とは、それぞれの保護要素の、横方向における同じ平面内に位置する２点間の最大距離を意味する。平面視において保護要素が例えば円形である場合、横方向範囲は直径である。少なくとも１つの保護要素は、側面視において、一例として円錐形である。この場合、少なくとも１つの保護要素は、キャリアとは反対側の保護要素の面からキャリアの下面の方向に、次第に細くなっている。
本方法の少なくとも一実施形態によると、ステップｄ）の前に、キャリアの上面における保護要素を、分離線に沿ってキャリアに形成する。この場合も、分離線の領域において保護要素を除去した後、さらなる開口部が形成される。
本方法の少なくとも一実施形態によると、保護要素を除去した後、キャリアを、分離線に沿って、個々のオプトエレクトロニクス半導体部品に個片化する。分離線の領域において電気的絶縁層が除去されているため、個片化はキャリアを切断するのみでよい。結果として、分離工程のコストと節約性を改善することが可能である。言い換えれば、個片化工程のうち、高いコストと時間のかかる工程をなくすことができる。これにより、オプトエレクトロニクス半導体部品の製造コストが節約され、製造時間が短縮される。
少なくとも一実施形態によると、保護要素は、垂直方向において電気的絶縁層と同じ高さにある。すなわち、横方向において保護要素と電気的絶縁層との間に隙間および中断部のいずれも形成されていない。一例として、保護要素と電気的絶縁層は、途切れのない連続的な平面を形成している。保護要素は外側から見えることが好ましい。
少なくとも一実施形態によると、ステップｄ）の前に、オプトエレクトロニクス部品の放射通過領域に、少なくとも１つの変換要素を形成する。一例として、オプトエレクトロニクス部品において生成された電磁放射が、放射通過領域を介してオプトエレクトロニクス部品から取り出される、または、放射通過領域を通じてオプトエレクトロニクス部品に入射する電磁放射が、オプトエレクトロニクス部品によって検出される。変換要素は、主としてオプトエレクトロニクス部品において生成された電磁放射の少なくとも一部分を、異なる波長を有する電磁放射に変換する役割を果たす。変換要素は、一例として、放射通過領域の上に接着接合される。
本方法の少なくとも一実施形態によると、ステップｄ）の前に、オプトエレクトロニクス部品の放射通過領域に保護層を形成し、この保護層は、放射通過領域の少なくとも一部分を覆っており、この場合、ステップｄ）の後に保護層を除去し、その結果として、電気的絶縁層に窓部が形成される。保護層は、例えば、オプトエレクトロニクス部品の放射通過領域に直接形成され、放射通過領域の少なくとも一部分を覆う。放射通過領域のうち保護層が形成されている領域においては、ステップｄ）の後、電気的絶縁層がオプトエレクトロニクス部品に直接的には接触していない。言い換えれば、これらの領域においては、放射通過領域と電気的絶縁層との間に保護層が配置されている。電気的絶縁層を形成した後、例えば高エネルギのレーザ光によって、保護層から電気的絶縁層を除去することができる。その後、オプトエレクトロニクス部品の放射通過領域から保護層も除去することができる。保護層の除去は、例えば水酸化カリウム（ＫＯＨ）を使用して保護層をエッチングすることによって行うことができる。保護層を除去した後に電気的絶縁層に形成される窓部は、一例として、少なくとも１つの側面領域と、底面領域と、底面領域とは反対側に位置する上面領域とによって形成される。側面領域は、一例として、その全体が電気的絶縁層によって形成され、下面領域は、例えばその全体をオプトエレクトロニクス部品によって形成することができる。保護層は、保護要素と同じ材料によって形成することが考えられる。この場合、「同じ材料」とは、保護層の材料と保護要素の材料とが同一であることを意味する。さらに、保護層は、保護要素と同じ方法によって形成することができる。
本方法の少なくとも一実施形態によると、窓部に、少なくとも１つの変換要素もしくはさらなるポッティング体またはその両方を配置し、この場合、さらなるポッティング体は、少なくとも１種類のルミネセンス変換材料を含んでいる。ルミネセンス変換材料は、主としてオプトエレクトロニクス部品において生成された電磁放射の少なくとも一部分を、異なる波長を有する電磁放射に変換する役割を果たす。
さらには、オプトエレクトロニクス半導体部品を開示する。
本オプトエレクトロニクス半導体部品は、一例として、上に記載した１つまたは複数の実施形態に関連して説明したように、本発明の方法によって製造することができる。すなわち、本発明の方法に関して開示した特徴は、本発明のオプトエレクトロニクス半導体部品にもあてはまり、逆も同様である。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、上面と、上面とは反対側に位置する下面と、上面に配置されている少なくとも１つの接続領域と、を有するキャリア、を備えている。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、キャリアの上面に配置されている少なくとも１個のオプトエレクトロニクス部品であって、キャリアとは反対側に少なくとも１つのコンタクト領域を有する、少なくとも１個のオプトエレクトロニクス部品、を備えている。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、キャリアの露出した領域と、オプトエレクトロニクス部品の露出した領域とに形成されている少なくとも１層の電気的絶縁層、を備えている。電気的絶縁層は、一例として、オプトエレクトロニクス部品の露出した領域全体を、固定した状態で（in a positively locking manner）覆っている。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、電気的絶縁層における少なくとも２つの開口部であって、接続領域およびコンタクト領域の上に、横方向に互いに隔てて配置されている、少なくとも２つの開口部、を備えている。すなわち、接続領域およびコンタクト領域は、少なくとも一部分が、垂直方向に開口部と重なっており、これらの領域には電気的絶縁層が存在しない。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、電気的絶縁層の上と、開口部の少なくとも一部分とに配置された導電性材料、を備えている。
少なくとも一実施形態によると、少なくとも１つの開口部の横方向範囲は、キャリアとは反対側の電気的絶縁層の面からキャリアの下面の方向に、減少していく。開口部は、側面視において円錐形とすることができる。特に、開口部は、電気的絶縁層において材料を除去することによって形成されるのではない。一例として、開口部、コンタクト領域、および接続領域は、その表面に機械的な損傷を受けない。特に、開口部の側面領域と、さらには例えばコンタクト領域の外側領域、および接続領域の外側領域には、材料を除去した痕跡（例えば熱による表面の損傷の形での痕跡）が存在しない。すなわち、これらの側面領域および外側領域は、高エネルギのレーザ光によって加工されることがなく、レーザ光によって損傷することもない。言い換えれば、開口部は、本発明の保護要素が電気的絶縁層から除去されることによって、形成することができる。
少なくとも一実施形態によると、導電性材料それぞれは、コンタクト領域を接続領域に導電接続している。
以下では、本発明の方法および本発明のオプトエレクトロニクス半導体部品について、例示的な実施形態および関連する図面に基づいて詳しく説明する。
２つの例示的な実施形態を本発明の方法によって製造する場合の個々の製造ステップを示している。 ２つの例示的な実施形態を本発明の方法によって製造する場合の個々の製造ステップを示している。 本発明のオプトエレクトロニクス半導体部品の例示的な実施形態を概略側面図として示している。
例示的な実施形態および図面において、同じ構成要素または同じ機能の構成要素には、同じ参照数字を付してある。図示した要素は正しい縮尺ではないものとみなされたい。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１のセクションＡは、ステップａ）およびステップｂ）を示しており、最初に、上面１２と、上面１２とは反対側に位置する下面１１とを有するキャリア１を形成する。さらに、キャリア１は、上面１２に、横方向Ｌに互いに並んで配置された複数の接続領域１３を有する。キャリア１の上にオプトエレクトロニクス部品２を配置する。オプトエレクトロニクス部品２それぞれは、キャリア１とは反対側にコンタクト領域２２を有する。オプトエレクトロニクス部品２は、紫外線放射または可視光を放出する放射放出半導体チップとすることができる。
図１のセクションＡ〜セクションＨに示したように、接続領域１３それぞれは、めっきスルーホール１４によって形成されている。めっきスルーホール１４は、キャリア１の上面１２からキャリア１の下面１１の方向に、キャリア１を完全に貫いている。めっきスルーホール１４それぞれは、下面１１において、さらなる接続領域１５を形成している。一例として、このタイプのさらなる接続領域１５によって、完成時のオプトエレクトロニクス半導体部品１００は表面実装可能である。
図１のセクションＢに示したように、ステップｃ）において、保護要素４１をオプトエレクトロニクス部品２のコンタクト領域２２に、保護要素４２を接続領域１３に、それぞれ形成する。この実施形態の場合、保護要素４１，４２は、噴射工程によって形成される。さらに、図１のセクションＢから理解できるように、これに加えて、分離線Ｓに沿って保護要素４３を形成する。この場合、保護要素４１、保護要素４２、保護要素４３の少なくとも１つは、フォトレジストもしくはホットメルト接着剤またはその両方によって形成することができる。
図１のセクションＣに示したように、オプトエレクトロニクス部品２の放射通過領域２１に変換要素９を形成する。この実施形態の場合、変換要素９は、層の形で具体化されており、オプトエレクトロニクス部品２の放射通過領域２１の少なくとも一部分を覆っている。変換要素９は、一例として、オプトエレクトロニクス部品２によって放出される青色光の一部分を黄色光に変換し、この黄色光を青色光と混合して白色光を生成することができる。
図１のセクションＤに示したように、次のステップｄ）において、保護要素４１，４２，４３の露出した領域と、オプトエレクトロニクス部品２の露出した領域と、変換要素９の露出した領域と、キャリア１の露出した領域とに、ポッティング工程によって、電気的絶縁層３を形成する。言い換えれば、電気的絶縁層３は、ポッティング工程によって形成されるポッティング体３３である。この実施形態の場合、保護要素４１，４２および変換要素９は、垂直方向Ｖにおいて電気的絶縁層３と同じ高さにある。これとは異なり、保護要素４３は、電気的絶縁層３によって、その露出した領域全体が、固定された状態で覆われている。キャリア１の平面視において、保護要素４１，４２は外側から見える状態にあり、例えば自由にアクセスすることができる。
図１のセクションＥは、ステップｅ）を示しており、保護要素４１，４２を再び除去する。この実施形態の場合、保護要素４１の横方向範囲４５は、キャリア１とは反対側の保護要素４１，４２の面からキャリア１の下面１１の方向に、減少していく。言い換えれば、保護要素４１，４２は、円錐形状に具体化されている。保護要素４１，４２がこのように円錐形状に具体化されていることによって、保護要素４１，４２を特に簡単かつ高い費用効果で再び除去することができる。保護要素４１，４２の除去は、一例として、保護要素４１，４２の水性剥離（aqueous stripping）によって（すなわち湿式化学エッチングによって）行うことができる。
図１のセクションＦに示したように、次のステップｆ）において、電気的絶縁層３の上と、保護要素４１，４２の除去によって電気的絶縁層３に形成された開口部５とに、導電性材料８を配置する。保護要素４１，４２が円錐形であるため、開口部５も円錐形である。したがって、開口部５は、電気的絶縁層における材料の除去（例えば穴あけ）によって形成されるものではない。
導電性材料８は、開口部５全体と、横方向Ｌにおいてはキャリア１とは反対側の電気的絶縁層３の外側領域の上、２つの開口部５の間に、配置される。開口部５が円錐形状であるため、特に簡単な方法で開口部５を導電性材料８によって満たすことができる。導電性材料８を堆積させるステップは、一例として、スパッタリングもしくは噴射工程またはその両方によって行う。導電性材料８は、一例として、ＴｉもしくはＣｕまたはその両方によって形成されている。導電性材料８は、オプトエレクトロニクス部品２の各コンタクト領域２２と、接続領域１３とに、直接接触している。言い換えれば、この実施形態の場合、オプトエレクトロニクス部品２それぞれが、導電性材料８によって、接続領域１３およびめっきスルーホール１４を介して、さらなる接続領域１５に導電的に接触接続されている。
図１のセクションＧに示したように、保護要素４３の領域において保護要素４３の上の電気的絶縁層３を除去する。この除去は、一例として、高エネルギのレーザ光によって行う。
さらに、図１のセクションＨに示したように、次のステップにおいて、保護要素４３を除去し、その結果として電気的絶縁層３にさらなる開口部５５を形成する。個々のオプトエレクトロニクス半導体部品１００に個片化するとき、電気的絶縁層３を切断して個片化を行う必要がなく、分離線Ｓに沿ってキャリア１を切断するのみでよく、これは有利である。
図２は、さらなる例示的な実施形態を本発明の方法によって製造する場合の個々の製造ステップを示している。
図２に示した方法においては、図１に示した方法とは異なり、変換要素９を形成するステップが省かれる。代わりに、図２のセクションＢにおいて、オプトエレクトロニクス部品２それぞれの放射通過領域２１に保護層４４を形成する。言い換えれば、保護層４４は、オプトエレクトロニクス部品２の放射通過領域２１の少なくとも一部分を覆っている。
図２のセクションＣから理解できるように、保護層４４は、露出した領域全体が、電気的絶縁層３によって完全に、かつ固定された状態で覆われる。
図２のセクションＤおよびセクションＥに示したように、ステップｅ）において、図１に関連して説明したように保護要素４１，４２を除去することによって開口部５を形成し、次いで、これらの開口部５に導電性材料８を配置する。
図２のセクションＦに示したように、保護層４４から電気的絶縁層３を除去する。言い換えれば、保護層４４の少なくとも一部分には電気的絶縁層３が存在しない。この場合、「存在しない」とは、保護層４４が電気的絶縁層３によってもはや覆われていないことを意味する。ただし製造公差の範囲内で、電気的絶縁層３の材料残渣が、保護層４４の露出した領域に残っていてもよい。
図２のセクションＧに示した次のステップにおいて、放射通過領域２１から保護層４４を除去する。除去する結果として、電気的絶縁層３に窓部３１が形成され、この窓部は、この実施形態の場合、底面領域３１１と、底面領域３１１とは反対側に位置する開口部３１３と、側面領域３１２とを有する。側面領域３１２は、その全体が電気的絶縁層３によって形成されており、窓部３１の底面領域３１１は、その全体が放射通過領域２１によって形成されている。
さらに、図２のセクションＨに示したように、ルミネセンス変換材料を含んださらなるポッティング体３２を窓部３１に配置する。ルミネセンス変換材料は、この実施形態の場合、さらなるポッティング体３２の材料の中に導入されたリンである。オプトエレクトロニクス部品２は、一例として、ＲＧＢ発光ダイオードチップであり、放出される白色光の一部分が異なる波長の光に変換される。
図３は、本発明のオプトエレクトロニクス半導体部品１００を側面図として示している。このオプトエレクトロニクス半導体部品１００は、上面１２と、上面１２とは反対側に位置する下面１１とを有するキャリア１を備えている。上面１２に形成されている実装領域１２２において、オプトエレクトロニクス部品２がキャリア１に固定されて導電的に接触接続されている。電気的絶縁層３における開口部５に導電性材料８が配置されており、開口部５を完全に満たしている。さらに導電性材料８は、２つの開口部５の間、電気的絶縁層３の上面３５に沿って、横方向Ｌに延在している。導電性材料８は、接続領域１３とコンタクト領域２２との間に連続的な導電接続部を形成している。特に、開口部５は、電気的絶縁層３における材料除去によって形成されるのではない。すなわち、開口部５、コンタクト領域２２、および接続領域１３は、その表面が穴あけによって損傷することがない。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１００３４５６５．２号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (11)

  1. 少なくとも１つのオプトエレクトロニクス半導体部品（１００）を製造する方法であって、
    ａ）キャリア（１）を形成するステップであって、前記キャリア（１）が、上面（１２）と、前記キャリア（１）の前記上面（１２）とは反対側に位置する下面（１１）と、前記上面（１２）に横方向（Ｌ）に互いに並んで配置される複数の接続領域（１３）とを有する、前記ステップと、
    ｂ）前記キャリア（１）の前記上面（１２）に、横方向（Ｌ）に互いに隔てて配置される複数のオプトエレクトロニクス部品（２）を貼り付けるステップであって、前記オプトエレクトロニクス部品（２）それぞれが、前記キャリア（１）とは反対側に少なくとも１つのコンタクト領域（２２）を有する、前記ステップと、
    ｃ）前記コンタクト領域（２２）と前記接続領域（１３）とに、半導体材料若しくはセラミック材料又はこれらの材料のうちの少なくとも１つを含む保護要素（４１，４２）を形成するステップであって、前記保護要素（４１，４２）の少なくとも一方の横方向範囲（４５）が、前記キャリア（１）とは反対側の前記保護要素（４１，４２）の面から前記キャリア（１）の前記下面（１１）の方向に減少している、ステップと、
    ｄ）前記キャリア（１）の露出した領域と、前記コンタクト領域（２２）の露出した領域と、前記保護要素（４１，４２）の露出した領域とに、少なくとも１層の電気的絶縁層（３）を形成するステップと、
    ｅ）前記保護要素（４１，４２）を除去するステップであって、その結果として前記電気的絶縁層（３）に開口部（５）が形成される、前記ステップと、
    ｆ）前記電気的絶縁層（３）の上と、前記開口部（５）の少なくとも一部分とに、導電性材料（８）を配置するステップであって、前記導電性材料（８）それぞれが、前記コンタクト領域（２２）を、前記コンタクト領域（２２）に割り当てられている前記接続領域（１３）に導電接続する、前記ステップと、
    を含んでいる、方法。
  2. ステップｄ）の前に、前記キャリア（１）の前記上面（１２）における保護要素（４３）が、分離線（Ｓ）に沿って前記キャリア（１）に形成される、
    請求項１に記載の方法。
  3. 前記保護要素（４３）を除去した後、前記キャリア（１）が、前記分離線（Ｓ）に沿って、個々のオプトエレクトロニクス半導体部品（１００）に個片化される、
    請求項２に記載の方法。
  4. 前記電気的絶縁層（３）が、放射に対して反射性である、または、放射に対して吸収性である、
    請求項１に記載の方法。
  5. 前記電気的絶縁層（３）が、ポッティング工程によって形成されるポッティング体（３３）である、
    請求項１から請求項４のいずれかに記載の方法。
  6. 前記保護要素（４１，４２）の少なくとも１つが、
    噴射、積層、ディスペンシング、スクリーン印刷、射出、
    のうちの少なくとも１種類の工程によって形成される、
    請求項１から請求項５のいずれかに記載の方法。
  7. 前記保護要素（４１，４２）が、垂直方向（Ｖ）において前記電気的絶縁層（３）と同じ高さにある、
    請求項１から請求項６のいずれかに記載の方法。
  8. ステップｄ）の前に、オプトエレクトロニクス部品（２）の放射通過領域（２１）に、少なくとも１つの変換要素（９）が形成される、
    請求項１から請求項７のいずれかに記載の方法。
  9. ステップｄ）の前に、オプトエレクトロニクス部品（２）の放射通過領域（２１）に保護層（４４）が形成され、前記保護層（４４）が、前記放射通過領域（２１）の少なくとも一部分を覆っており、ステップｄ）の後に、前記保護層（４４）が除去され、その結果として、前記電気的絶縁層（３）に窓部（３１）が形成される、
    請求項１から請求項７のいずれかに記載の方法。
  10. 前記保護層（４４）が、前記保護要素（４１，４２）と同じ材料によって形成されている、
    請求項９に記載の方法。
  11. 前記窓部（３１）に、少なくとも１つの変換要素（９）もしくはさらなるポッティング体（３２）またはその両方が配置され、前記さらなるポッティング体（３２）が、少なくとも１種類のルミネセンス変換材料を含んでいる、
    請求項９に記載の方法。
JP2013524432A 2010-08-17 2011-08-12 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法 Expired - Fee Related JP5670571B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201010034565 DE102010034565A1 (de) 2010-08-17 2010-08-17 Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010034565.2 2010-08-17
PCT/EP2011/063987 WO2012022695A1 (de) 2010-08-17 2011-08-12 Verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2013535847A JP2013535847A (ja) 2013-09-12
JP5670571B2 true JP5670571B2 (ja) 2015-02-18

Family

ID=44587797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013524432A Expired - Fee Related JP5670571B2 (ja) 2010-08-17 2011-08-12 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法

Country Status (7)

Country Link
US (1) US9105771B2 (ja)
EP (1) EP2606510B1 (ja)
JP (1) JP5670571B2 (ja)
KR (1) KR101786526B1 (ja)
CN (1) CN103069563B (ja)
DE (1) DE102010034565A1 (ja)
WO (1) WO2012022695A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044560A1 (de) 2010-09-07 2012-03-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102012102420B4 (de) 2012-03-21 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012103198B4 (de) 2012-04-13 2019-02-21 Vossloh-Schwabe Deutschland Gmbh Trägereinrichtung für ein Leuchtmodul und Verfahren zu deren Herstellung
DE102012215524A1 (de) 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102013205179A1 (de) * 2013-03-25 2014-09-25 Osram Gmbh Verfahren zum Herstellen einer elektromagnetische Strahlung emittierenden Baugruppe und elektromagnetische Strahlung emittierende Baugruppe
DE102014114188B4 (de) * 2014-09-30 2022-01-20 Osram Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015107742A1 (de) 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102016118990A1 (de) 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Sensor
DE102016118996A1 (de) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Herstellung von sensoren
DE102018103431A1 (de) 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
CN109638033A (zh) * 2018-11-27 2019-04-16 合肥彩虹蓝光科技有限公司 一种发光二极管基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694470B2 (ja) * 2001-05-31 2005-09-14 沖電気工業株式会社 半導体装置の製造方法
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7329905B2 (en) 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
US7732233B2 (en) 2006-07-24 2010-06-08 Touch Micro-System Technology Corp. Method for making light emitting diode chip package
DE102007029369A1 (de) 2007-06-26 2009-01-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP5151301B2 (ja) * 2007-08-06 2013-02-27 日亜化学工業株式会社 半導体発光素子及びその製造方法
DE102007046337A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP5558665B2 (ja) 2007-11-27 2014-07-23 パナソニック株式会社 発光装置
TW200929601A (en) * 2007-12-26 2009-07-01 Epistar Corp Semiconductor device
US7928655B2 (en) 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
DE102010031732A1 (de) * 2010-07-21 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102010033963A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Also Published As

Publication number Publication date
WO2012022695A1 (de) 2012-02-23
US20130214323A1 (en) 2013-08-22
CN103069563A (zh) 2013-04-24
KR101786526B1 (ko) 2017-10-18
CN103069563B (zh) 2015-06-03
US9105771B2 (en) 2015-08-11
DE102010034565A1 (de) 2012-02-23
KR20130079501A (ko) 2013-07-10
EP2606510B1 (de) 2017-05-03
EP2606510A1 (de) 2013-06-26
JP2013535847A (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5670571B2 (ja) 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
US20190139951A1 (en) Image module package
US9947843B2 (en) Method of producing a cover element and an optoelectronic component, cover element and optoelectronic component
JP5819414B2 (ja) 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法
US9583666B2 (en) Wafer level packaging for proximity sensor
KR20150038667A (ko) 광전자 반도체 컴포넌트
US9564566B2 (en) Optoelectronic component and method for the production thereof
US10978597B2 (en) Sensor
JP2016504770A (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
US10749055B2 (en) Production of sensors
US20190051802A1 (en) Semiconductor component and method for producing a semiconductor component
JP6228686B2 (ja) オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント
JP2015032834A (ja) 電子部品実装モジュール及びその製造方法
KR20120080608A (ko) 광전 모듈
JP2013235887A (ja) 光源一体型光センサの製造方法
JP5639271B2 (ja) オプトエレクトロニクス半導体部品の製造方法
US8907369B2 (en) Optoelectronic semiconductor component
KR20140026163A (ko) 반도체 소자 구조물을 제조하는 방법
JP2016533641A (ja) オプトエレクトロニクス部品及びその製造方法
TW201438299A (zh) 光電半導體組件及其製造方法
US9520539B2 (en) Optoelectronic component and method for the production thereof
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body
JP2007053196A (ja) 受光モジュールおよびその製造方法
JP2017092352A (ja) 受発光装置および受発光装置の製造方法
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141217

R150 Certificate of patent or registration of utility model

Ref document number: 5670571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees