DE102014114188B4 - Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils Download PDF

Info

Publication number
DE102014114188B4
DE102014114188B4 DE102014114188.1A DE102014114188A DE102014114188B4 DE 102014114188 B4 DE102014114188 B4 DE 102014114188B4 DE 102014114188 A DE102014114188 A DE 102014114188A DE 102014114188 B4 DE102014114188 B4 DE 102014114188B4
Authority
DE
Germany
Prior art keywords
photoresist
semiconductor component
producing
semiconductor chip
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014114188.1A
Other languages
English (en)
Other versions
DE102014114188A1 (de
Inventor
Bernd Böhm
Daniel Zaspel
Stefan Hartauer
Björn Hoxhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Osram GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH, Osram GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102014114188.1A priority Critical patent/DE102014114188B4/de
Priority to PCT/EP2015/072013 priority patent/WO2016050608A1/de
Priority to CN201580053084.8A priority patent/CN107078196B/zh
Priority to US15/514,489 priority patent/US9893232B2/en
Publication of DE102014114188A1 publication Critical patent/DE102014114188A1/de
Application granted granted Critical
Publication of DE102014114188B4 publication Critical patent/DE102014114188B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) mit den folgenden Schritten in der angegebenen Reihenfolge:A) Anordnen zumindest eines Halbleiterchips (2) an einem Träger (1),B) Aufbringen eines elektrisch isolierenden Fotolacks (3) auf eine Oberseite (1a) des Trägers (1) und auf den Halbleiterchip (2),C) Aushärten des Fotolacks (3) mit einem Ausheizschritt,D) Strukturieren des Fotolacks (3) durch Belichtung,F) Entwicklung des Fotolacks (3), wobei der Fotolack (3) zumindest von einer Strahlungsdurchtrittsfläche (2b) des Halbleiterchips (2) entfernt wird,G) weiteres Aushärten des Fotolacks (3) mit einem Ausheizschritt mit einem abschließenden Aufheizen auf eine Temperatur von zumindest 200 °C, die höher ist als im Schritt c), undH) Aufbringen einer elektrisch leitenden Kontaktschicht (4) auf den Fotolack (3), wobei die elektrisch leitende Kontaktschicht (4) stellenweise einen Abstand (A) zu einer Randfläche (3a) des Fotolacks (3) aufweist, die dem Halbleiterchip (2) zugewandt ist, wobei die dem Halbleiterchip (2) zugewandte Randfläche (3a) stellenweise freiliegt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils.
  • Aus den Dokumenten DE 10 2008 030 815 A1 , US 2011 / 0 272 810 A1 und US 2004 / 0 195 576 A1 sind Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils bekannt.
  • In optoelektronischen Halbleiterbauteilen, welche im Betrieb UV-Licht oder Licht im blauen Wellenlängenbereich emittieren, sind Isolatoren, Passivierungen und andere Bestandteile des Halbleiterbauteils einer enormen Beanspruchung ausgesetzt. Gängige Passivierungen für Halbleiterchips sowie Isolatormaterialien für Randbereiche der Halbleiterchips weisen im Laufe der Zeit Alterserscheinungen beispielsweise in Form von Verfärbungen, Brüchigkeit sowie verminderte Temperaturbeständigkeit oder eine Einschränkung der Isolatoreigenschaft auf.
  • Die Anwendung von Fotolacken als dielektrische Passivierungen oder Isolatoren, welche nach der Fertigstellung eines Halbleiterbauteils permanent in diesem verbleiben, ist in der üblichen Herstellung von optoelektronischen Halbleiterbauteilen nicht gängig. Zusätzliche Härtungsverfahren an Fotolacken ergeben vorteilhafte Eigenschaften des Fotolacks bezüglich der Beständigkeit gegenüber der Aussetzung mit energetischer Strahlung und hoher Temperatur im Betrieb des optoelektronischen Halbleiterbauteils.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils anzugeben, welches sich durch hohe UV- und Temperaturbeständigkeit und eine lange Lebensdauer auszeichnet.
  • Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei einem Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils wird in einem Verfahrensschritt A) ein Träger bereitgestellt. Zumindest ein Halbleiterchip wird weiterhin im Verfahrensschritt A) an dem Träger angeordnet.
  • Das Anordnen des Halbleiterchips an dem Träger erfolgt beispielsweise so, dass der Halbleiterchip vom Trägermaterial umgeben wird. Dabei kann es sich vorteilhaft um ein Vergussmaterial handeln, welches nach einer zumindest teilweise lateralen Einbettung des Halbleiterchips den Träger bildet. Nach dem Vergießen des Halbleiterchips wird der Verguss vorteilhaft gehärtet und bildet so den Träger. Alternativ dazu kann der Halbleiterchip auch auf dem Träger angeordnet werden.
  • Bei dem Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils wird in einem weiteren Verfahrensschritt B) ein elektrisch isolierender Fotolack auf einer Oberseite des Trägers und auf den Halbleiterchip aufgebracht.
  • Das Aufbringen eines Fotolacks erfolgt vorteilhaft ganzflächig auf den Träger und auf den Halbleiterchip, beispielsweise mittels Rotationsbeschichtung (spin coating). Dadurch wird eine einfach durchführbare und gleichmäßige Beschichtung mit dem Fotolack erzielt. Die Rotationsbeschichtung erfolgt beispielsweise mit einer Rotationsgeschwindigkeit vom 1500 rpm. Damit kann insbesondere eine Schichtdicke des Fotolacks von bis zu 15 µm erzielt werden.
  • In einem weiteren Verfahrensschritt C) wird der Fotolack mit einem Ausheizschritt ausgehärtet.
  • Durch einen Ausheizschritt (bake) wird der Fotolack auf hohe Temperatur aufgeheizt und somit stabilisiert, da teilweise Feuchtigkeit und Rückstände, beispielsweise von Lösungsmitteln, aus dem Fotolack desorbiert werden. Der Ausheizschritt erfolgt vorteilhaft mit einer Dauer von (180 ± 2) s und einer Temperatur des Fotolacks von (110 ± 5) °C (sogenanntes „soft bake“). Die gewählte Dauer des Ausheizschrittes ist hierbei abhängig von der Dicke des Fotolacks. Beispielsweise kann die verwendete Dauer bei einem dünneren oder dickeren Fotolack auch geringer oder größer als 180 s ausfallen. Ferner ist die gewählte Temperatur abhängig von dem Format des Halbleiterchips und/oder des Trägers. Beispielsweise kann die Temperatur bei einer höheren oder niedrigeren Wärmeleitfähigkeit des Halbleiterchips und/oder des Trägers auch geringer oder höher als 110 °C ausfallen.
  • In einem weiteren Verfahrensschritt D) des Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils wird der Fotolack durch Belichtung strukturiert.
  • Die Belichtung des Fotolacks kann dabei mittels einer Maske erfolgen. Dabei können vorteilhaft verschiedene Formen der Belichtung zum Einsatz kommen, wie etwa Proximity-Belichtung oder Projektionsbelichtung oder weitere Belichtungsformen. Die Belichtung kann vorteilhaft mit einer Beleuchtungsstärke von beispielsweise 200 mJ/cm2 als Breitbandbelichtung erfolgen. Dazu ist es vorteilhaft die Maske in einer Entfernung von 100 µm über dem Fotolack zu positionieren oder die Maske direkt auf den Fotolack aufzusetzen. Die Parameterwerte für die Beleuchtungsstärke und/oder die verwendete Entfernung sind hierbei abhängig von dem verwendeten Belichtungssystem. Auch weitere Belichtungsverfahren sind denkbar. Vorteilhaft kann der Fotolack transparent ausgeführt werden, um eine vollständige Belichtung des Fotolacks zu vereinfachen.
  • In einem weiteren Verfahrensschritt F) wird der Fotolack entwickelt, wobei der Fotolack zumindest von einer Strahlungsdurchtrittsfläche des Halbleiterchips entfernt wird.
  • Das Entwickeln des Fotolacks erfolgt vorteilhaft mit einer Entwicklerlösung, welche auf den Fotolack aufgebracht wird und im Verfahrensschritt D) belichtete Bereiche (im Fall eines Positivlacks) oder unbelichtete Bereiche (im Fall eines Negativlacks) des Fotolacks vom Träger ablöst. Das Entwickeln kann beispielsweise wässrig-alkalisch unter Verwendung einer TMAH-Lösung, die beispielsweise eine Konzentration von 2,38 % aufweisen kann, mittels Auftropfen erfolgen (Puddle Development). Hierbei ist es möglich, dass das Auftropfen der TMAH-Lösung mehrmals erfolgt. Mit anderen Worten, die TMAH-Lösung wird mehrmals erneuert. Zwischen den Auftropfvorgängen verbleibt die aufgetropfte TMAH-Lösung für eine vorgebbare Zeitdauer auf dem Fotolack und wird vor dem nachfolgenden Auftropfvorgang von dem Fotolack entfernt. Hierbei erfolgt das Auftropfen der TMAH-Lösung im Allgemeinen so oft und/oder das Verbleiben der TMAH-Lösung auf dem Fotolack zwischen den Auftropfvorgängen so lange, dass die belichteten oder unbelichteten Bereiche des Fotolacks rückstandslos entfernt sind. Beispielsweise wird die TMAH-Lösung 10 mal auf den Fotolack aufgetropft, wobei zwischen den jeweiligen Auftropfvorgängen die TMAH-Lösung jeweils eine Zeitdauer von beispielsweise 10 s auf dem Fotolack verbleibt (sog. Puddle Development mit 10x10s). Vor dem Auftropfen weiterer TMAH-Lösung kann die zuvor aufgetropfte TMAH-Lösung beispielsweise abgeschleudert werden. Auch andere Ätzsysteme können zur Entwicklung vorteilhaft zum Einsatz kommen.
  • Auf diese Weise kann eine einfache Strukturierung des Fotolacks erzielt werden. Dabei umgibt der Fotolack als eine elektrisch isolierende Schicht die Strahlungsdurchtrittsfläche des Halbleiterchips lateral. Der strukturierte Fotolack bewirkt vorteilhaft eine passivierende Wirkung für den Halbleiterchip und eine elektrische Isolierung von Seitenflächen des Halbleiterchips.
  • In einem weiteren Verfahrensschritt G) erfolgt ein Aushärten des Fotolacks mit einem Ausheizschritt.
  • Ein weiterer Ausheizschritt erfolgt vorteilhaft um den strukturierten und entwickelten Fotolack zusätzlich widerstandsfähiger und härter zu machen. Dabei erfolgt vorteilhaft ein Aufheizen, beispielsweise im Umluftofen, auf eine Temperatur von zumindest 200 °C bei einer Dauer von mindestens 30 Minuten. Durch diesen Ausheizschritt wird der Fotolack enorm widerstandsfähig gegenüber Temperaturbeanspruchung, etwa im Betrieb des Halbleiterchips, und Bestrahlung mit stark energetischer Strahlung, etwa UV-Strahlung oder Licht im blauen Wellenlängenbereich. Ein auf diese Weise hergestellter Fotolack verbleibt permanent (Permanentresist) im Halbleiterbauteil und gewährleistet eine den Halbleiterchip passivierende und von der Seite elektrisch isolierende Wirkung, vorteilhaft über eine gesamte Lebensdauer des Halbleiterbauteils. Dabei weist der Fotolack als ein bis zu achtfach verlangsamtes Auftreten von Alterungserscheinungen, wie Verfärbungen oder Brüchigkeit, auf.
  • In einem weiteren Verfahrensschritt H) wird eine elektrisch leitende Kontaktschicht auf den Fotolack aufgebracht, so dass die elektrisch leitende Kontaktschicht stellenweise einen Abstand zu einer Randfläche des Fotolacks aufweist, die dem Halbleiterchip zugewandt ist, wobei die dem Halbleiterchip zugewandte Randfläche stellenweise freiliegt.
  • Eine elektrisch leitende Kontaktschicht kann durch den Abstand zu einer Randfläche des Fotolacks keine elektrischen Kurzschlüsse an Randflächen des Halbleiterchips erzeugen. Somit können vorteilhaft elektrische Kurzschlüsse an Schichten des Halbleiterchips, beziehungsweise an Seitenflächen des Halbleiterchips, im Bauteil verhindert werden. Lediglich an Kontaktstellen des Halbleiterchips, welche zur elektrischen Kontaktierung des Halbleiterchips vorgesehen sind, kann die elektrisch leitende Kontaktschicht vorteilhaft bis zum Halbleiterchip geführt werden. Auf diese Weise kann ein Aufbringen einer elektrisch leitenden Kontaktschicht, beispielsweise einer Metallisierungsschicht, auf den Träger ohne die Gefahr von Kurzschlüssen am Halbleiterchip gewährleistet werden. Die Metallisierungsschicht umfasst beispielsweise Gold.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Verfahrensschritt C) und vor dem Verfahrensschritt D) ein Verfahrensschritt C1), wobei ein weiteres Aufbringen des Fotolacks gemäß dem Verfahrensschritt B) erfolgt.
  • Der Fotolack auf dem Träger kann auf diese Weise vorteilhaft mehrlagig ausgeführt werden, um größere Schichtdicken des Fotolacks auf dem Träger zu erzielen. Insbesondere wird eine mehrlagige Anordnung des Fotolacks vorteilhaft angewandt, wenn Schichtdicken des Fotolacks von mehr als 15 µm erzielt werden sollen. Dabei kann auf eine bereits aufgebrachte und vorteilhaft nach dem Verfahrensschritt C) ausgeheizte Schicht aus Fotolack eine weitere Schicht aus Fotolack aufgebracht werden. Das Aufbringen des Fotolacks erfolgt wiederum vorteilhaft ganzflächig auf den Träger und auf den bereits aufgebrachten Fotolack, beispielsweise mittels Rotationsbeschichtung (spin coating), gemäß dem Verfahrensschritt B).
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Fotolack im Verfahrensschritt C1) mit einer Gesamtdicke von zumindest 25 µm aufgebracht.
  • Der Fotolack kann insbesondere mehrlagig ausgebildet sein und die Gesamtdicke der auf den Träger aufgebrachten Schichten des Fotolacks kann 25 µm oder mehr betragen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Verfahrensschritt D) und vor dem Verfahrensschritt F) ein weiterer Verfahrensschritt E) durchgeführt, in dem der Fotolack mit einem Ausheizschritt polymerisiert wird. Dieser Verfahrensschritt E) ist lediglich bei der Verwendung eines Negativlacks nötig. Bei der Verwendung eines Positivlacks kann auf eine Polymerisierung durch einen weiteren Ausheizschritt verzichtet werden.
  • Der weitere Ausheizschritt (post exposure bake) umfasst vorteilhaft ein Aufheizen des Fotolacks beispielsweise gemäß dem Verfahrensschritt C). Dieser bewirkt ein weiteres Aushärten des Fotolacks.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Verfahrensschritt C1) und vor dem Verfahrensschritt D) ein weiteres Aushärten des Fotolacks gemäß dem Verfahrensschritt C).
  • Die weitere Schicht des Fotolacks kann vorteilhaft gemäß dem Verfahrensschritt C) ausgehärtet werden. Alternativ dazu kann auch eine andere Art der Aushärtung angewandt werden, um vorteilhaft andere Härteeigenschaften des Fotolacks zu erzielen.
  • Es ist auch denkbar, den Fotolack bestehend aus mehr als zwei Schichten auszubilden, indem vorteilhaft die Verfahrensschritte B) und C) entsprechend oft wiederholt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Verfahrensschritt F) ein Verfahrensschritt F1), wobei eine Lichthärtung des Fotolacks mit UV-Licht erfolgt.
  • Um den entwickelten Fotolack nach dem Verfahrensschritt F) zusätzlich und besonders widerstandsfähig gegenüber Bestrahlung mit UV-Licht, Licht blauer Wellenlänge oder vorteilhaft gegenüber energetischer Strahlung im Allgemeinen sowie gegenüber einer Aussetzung hoher Temperatur zu machen, kann nach dem Verfahrensschritt F) vorteilhaft eine Aushärtung des Fotolacks mittels UV-Strahlung erfolgen. Die Lichthärtung im Verfahrensschritt F1) mittels UV-Licht kann dabei beispielsweise als eine Breitband-Belichtung erfolgen. Dazu weist der Fotolack vorteilhaft eine Breitband-Empfindlichkeit auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt die Lichthärtung des Fotolacks mit einer Beleuchtungsstärke des UV-Lichts von zumindest 2000 mJ/cm2.
  • Durch eine solche Beleuchtungsstärke ergibt sich eine besonders hohe Widerstandsfähigkeit des Fotolacks gegenüber Degradierung durch UV-Licht im Halbleiterbauteil.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Verfahrensschritt F1) eine Polymerisierung des Fotolacks durch einen Ausheizschritt.
  • Der Fotolack kann vorteilhaft nach dem Verfahrensschritt F1) bei einer Temperatur von beispielsweise zumindest 120 °C und einer Dauer von vorzugsweise zumindest 180 s ausgeheizt werden, um eine zumindest teilweise Polymerisierung des Fotolacks zu erzielen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Verfahrensschritt G) in zumindest 30 Minuten bei einer Temperatur von zumindest 200 °C. Die angegebene Temperatur entspricht hierbei der Temperatur des für den Ausheizschritt verwendeten Ofens.
  • Ein abschließendes Aufheizen des Fotolacks bei einer hohen Temperatur von vorteilhaft über 200 °C erhöht die Beständigkeit gegen Lösemittel und andere Substanzen. Somit können in weiterer Folge etwaige Lift-off-Prozesse am Halbleiterbauteil vorteilhaft keinen oder nur geringen Einfluss auf den Fotolack nehmen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Fotolack angewandt, welcher ein dielektrischer Negativlack ist, der ein Kresolharz mit einem Melamin-Quervernetzer umfasst oder aus einem Kresolharz mit einem Melamin-Quervernetzer besteht.
  • Die Anwendung eines Quervernetzers erweist sich als vorteilhaft um eine Polymerisierung des Harzes bezüglich Stabilität des Fotolacks in Belichtungs- und Ausheizschritten besser beeinflussen zu können. Beispielsweise eignet sich der Negativlack AZ15nXT des Herstellers AZ Chemicals, welcher ursprünglich als Galvanoresist vertrieben wird, besonders gut für die Ausformung als Fotolack nach den Verfahrensschritten B) bis G). Dieser Negativlack wird laut Hersteller zwar nicht als ein permanent im Halbleiterbauteil zu verbleibendes dielektrisches Isolator- und Passivierungsmaterial angegeben, erweist sich nach Prozessierung mit den Verfahrensschritten B) bis G) jedoch als äußerst UV- und temperaturstabil und weist ein stark verlangsamtes Alterungsverhalten, gegenüber gängigen Passivierungsmaterialien vorteilhaft bis zu achtfach langsamer, auf. Dieser Negativlack weist eine besonders hohe thermische Formstabilität von bis zu 250 °C auf. Dies ermöglicht beispielsweise die Verwendung dieses Negativlacks als Maskenschicht in einem Trockenätzverfahren. Nach dem Verfahrensschritt G) weist der Negativlack zudem eine sehr hohe Lösemittelbeständigkeit auf. Hierdurch kann der Negativlack beispielsweise als sogenannter „permanent resist“ verwendet werden und beispielsweise einen erneuten Belackungsprozess zerstörungsfrei überstehen. Ferner kann der Negativlack aufgrund der hohen Lösemittelbeständigkeit auch für Metall-Lift-off-Verfahren verwendet werden, die insbesondere die Verwendung von Hochdruck und Lösemittelbädern beinhalten.
  • Weiterhin weist der Negativlack eine besonders gute Haftung auf verschiedenen Trägermaterialien wie etwa SiO2, SiN sowie unterschiedlichen Metallisierungen und Vergussmaterialien auf. Auf zusätzliche Haftvermittler kann dabei vorteilhaft verzichtet werden.
  • Insbesondere durch ein vorteilhaftes Lichthärten im Verfahrensschritten F1) mittels UV-Licht ergibt sich eine erweiterte Quervernetzung des Fotolacks. Es zeigt sich, dass das Lichthärten aus dem Verfahrensschritt F1) den Negativlack besonders widerstandsfähig gegenüber Alterungserscheinungen des Halbleiterbauteils macht und dass sich der Negativlack dadurch noch besser als permanent in Halbleiterbauteil verbleibende dielektrische Passivierung des Halbleiterchips eignet. Die Lichthärtung im Verfahrensschritt F1) mittels UV-Licht kann dabei beispielsweise als eine Breitband-Belichtung erfolgen, wenn der Fotolack vorteilhaft eine Breitband-Empfindlichkeit aufweist. Ausreichend hohe Temperaturen (grösser 140 °C) erhöhen das thermische Quervernetzen des Harzes und somit vorteilhaft die Beständigkeit gegenüber Lösungsmitteln, welchen der Fotolack in etwaigen weiteren Verfahrensschritten ausgesetzt werden kann.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Fotolack angewandt, der ein dielektrischer Positivlack ist. Der Fotolack umfasst in diesem Fall ein Novolakharz oder besteht aus einem Novolakharz. Beispielsweise eignet sich als Fotolack der Positivlack AZ4562 des Herstellers AZ Chemicals. Bei der Verwendung eines Positivlacks kann auf das Polymerisieren des Fotolacks in einem Verfahrensschritt E) verzichtet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden im Verfahrensschritt D) und im Verfahrensschritt F) Randflächen des Fotolacks so ausgeführt, dass sie schräg bezüglich der Oberseite des Trägers verlaufen.
  • Eine vorteilhafte Ausgestaltung von schrägen Randflächen des Fotolacks kann durch eine geeignete Belichtungsmethode erfolgen. Dazu eignet sich insbesondere eine Proximity-Belichtung, wobei während der Belichtung ein Abstand zwischen Maske und Fotolack besteht. Durch den Abstand kann vorteilhaft ein bezüglich der Oberfläche des Trägers und des Fotolacks schräger Lichteinfall von den Rändern der Aussparungen in der Maske auf den Fotolack bewirkt werden.
  • Die nach der Entwicklung schrägen Randflächen des Fotolacks erleichtern vorteilhaft das Aufbringen von weiteren Schichten, wie etwa Metallisierungen, auf den entwickelten Fotolack und das Überformen des Fotolacks. Bevorzugt schließen die schrägen Randflächen mit der Oberseite des Trägers einen Winkel von höchstens 45°, besonders bevorzugt höchstens 30°, ein. Ein derart schräger Verlauf erleichtert das vollständige Überformen des Fotolacks mit später aufgebrachten weiteren Schichten.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgen die Verfahrensschritte A) bis H) mit einer Mehrzahl von Halbleiterchips in einem Waferverbund, wobei nach dem Verfahrensschritt H) der Wafer in einzelne Bauteile vereinzelt wird.
  • Durch eine Vereinzelung in einzelne Halbleiterbauteile kann vorteilhaft mit wenigen Verfahrensschritten gleichzeitig eine Vielzahl von Halbleiterbauteilen hergestellt werden. Dabei umfasst ein Halbleiterbauteil zumindest einen Halbleiterchip.
  • Gemäß zumindest einer Ausführungsform eines optoelektronischen Halbleiterbauteils umfasst dieses einen Träger mit einer Oberseite, zumindest einen Halbleiterchip an dem Träger, einen elektrisch isolierenden Fotolack, welcher auf der Oberseite des Trägers angeordnet ist, wobei zumindest eine Strahlungsdurchtrittsfläche des Halbleiterchips frei von dem Fotolack ist, und eine elektrisch leitende Kontaktschicht, welche auf dem Fotolack angeordnet ist, wobei die elektrisch leitende Kontaktschicht stellenweise einen Abstand zu einer Randfläche des Fotolacks aufweist, die dem Halbleiterchip zugewandt ist, wobei die dem Halbleiterchip zugewandte Randfläche stellenweise freiliegt und von im Betrieb des Halbleiterchips emittierter Strahlung getroffen wird. Dass der Halbleiterchip „an dem Träger“ angeordnet ist kann hierbei und im Folgenden bedeuten, dass der Halbleiterchip in dem Träger oder auf dem Träger angeordnet ist.
  • Der Fotolack ist in dem Halbleiterbauteil stellenweise von einer elektrisch leitenden Kontaktschicht überdeckt, wobei der Fotolack permanent im Halbleiterbauteil vorhanden bleibt. Das Aufbringen und Ausgestalten des Fotolacks erfolgt dabei vorteilhaft gemäß den im Verfahren zur Herstellung des beschriebenen Halbleiterbauteils beschriebenen Verfahrensschritten B) bis G). Der Fotolack weist dabei eine hohe UV- und Temperaturbeständigkeit für den Betrieb des Halbleiterchips auf.
  • Das Halbleiterbauteil kann beispielsweise platzsparend als Chip Size Package ausgeführt sein, wobei der Halbleiterchip von einem Trägermaterial lateral umgeben, vorteilhaft vergossen ist. Alternativ dazu kann der Halbleiterchip auch auf einer Oberseite des Trägers angeordnet sein.
  • Eine elektrisch leitende Kontaktschicht kann durch den Abstand zu einer Randfläche des Fotolacks keine elektrischen Kurzschlüsse an Randflächen des Halbleiterchips erzeugen.
  • Durch das stellenweise Freiliegen einer dem Halbleiterchip zugewandten Randfläche trifft vom Halbleiterchip emittierte Strahlung auf den Fotolack auf. Stellen des Fotolacks, welche dem Halbleiterchip zugewandt sind und auf welche vom Halbleiterchip emittierte Strahlung auftreffen kann, sind vorteilhaft nicht von weiteren Materialien wie elektrisch leitenden Kontaktschichten, Metallisierungen oder anderen Materialien, welche einen elektrischen Kurzschluss mit dem Halbleiterchip verursachen können, überdeckt. Eine solche Ausformung des Fotolacks bewirkt eine elektrische Isolierung vorteilhaft von Randbereichen des Halbleiterchips gegenüber elektrisch leitenden Kontaktschichten, mit welchen der Fotolack stellenweise überformt ist.
  • Durch die hohe UV- und Temperaturbeständigkeit des Fotolacks ist das Halbleiterbauteil dabei vorteilhaft einer stark verringerten Alterung unterworfen. Dies ist insbesondere bei Halbleiterchips von Vorteil, welche UV-Licht oder Licht im blauen Wellenlängenbereich emittieren.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils erstrecken sich der Fotolack und die darauf angeordnete elektrisch leitende Kontaktschicht über eine elektrische Kontaktfläche des Halbleiterchips, diese teilweise abdeckend, wobei die elektrisch leitende Kontaktschicht die elektrische Kontaktfläche zumindest stellenweise kontaktiert.
  • Der Halbleiterchip weist zur elektrischen Kontaktierung zumindest eine Kontaktfläche vorteilhaft an einem Randbereich auf. Von dieser Kontaktfläche ist der Fotolack durch die Herstellung des Halbleiterbauteils stellenweise entfernt, wodurch eine freiliegende Stelle der Kontaktfläche vorhanden ist. Eine auf dem Fotolack angeordnete elektrisch leitende Kontaktschicht überzieht dabei vorteilhaft den Fotolack im Bereich über der Kontaktfläche des Halbleiterchips. An der Kontaktfläche weist dabei die elektrisch leitende Kontaktschicht stellenweise keinen Abstand zu einer Randfläche des Fotolacks auf. An dieser Stelle überzieht die Kontaktschicht die Randfläche des Fotolacks und überdeckt vorteilhaft stellenweise die Kontaktfläche des Halbleiterchips, wodurch ein elektrischer Kontakt hergestellt ist. Auf diese Weise wird mittels eines einzigen Verfahrensschrittes, in welchem die elektrisch leitende Kontaktschicht im Halbleiterbauteil angeordnet wird, eine Kontaktierung des Halbleiterchips erzielt.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine ESD-Schutzdiode und zumindest eine Durchkontaktierung durch den Träger, wobei die ESD-Schutzdiode und die Durchkontaktierung mit der elektrisch leitenden Kontaktschicht kontaktiert sind.
  • Eine ESD-Schutzdiode kann vorteilhaft am Träger angebracht sein und ebenfalls von der elektrisch leitenden Kontaktschicht überzogen sein. Eine Durchkontaktierung durch den Träger kann vorteilhaft durch den Fotolack hindurchreichen und die elektrisch leitende Kontaktschicht von einer der Oberseite des Trägers gegenüberliegenden Unterseite des Trägers elektrisch kontaktieren.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist der Fotolack ein dielektrischer Negativlack, der ein Kresolharz mit einem Melamin-Quervernetzer umfasst oder aus einem Kresolharz mit einem Melamin-Quervernetzer besteht.
  • Beispielsweise eignet sich der Negativlack AZ15nXT des Herstellers AZ Chemicals, welcher ursprünglich als Galvanoresist vertrieben wird, besonders gut für die Anwendung als Fotolack. Dieser Negativlack wird laut Hersteller zwar nicht als ein permanent im Halbleiterbauteil zu verbleibendes dielektrisches Isolator- und Passivierungsmaterial angegeben, erweist sich nach Prozessierung mit den Verfahrensschritten B) bis G) jedoch als äußerst UV- und temperaturstabil und weist ein stark verlangsamtes Alterungsverhalten, vorteilhaft bis zu achtfach langsamer als gängige Passivierungen, auf. Dieser Negativlack weist eine besonders hohe thermische Formstabilität von bis zu 250 °C und nach dem Verfahrensschritt G) zudem eine sehr hohe Lösemittelbeständigkeit mit den jeweils bereits beschriebenen Vorteilen auf.
  • Weiterhin weist der Negativlack eine besonders gute Haftung auf verschiedenen Trägermaterialien wie etwa SiO2, SiN sowie unterschiedlichen Metallisierungen und Vergussmaterialien auf, wobei auf zusätzliche Haftvermittler dabei vorteilhaft verzichtet werden kann.
  • Es zeigt sich, dass das Lichthärten aus dem Verfahrensschritt F1) den Negativlack besonders widerstandsfähig gegenüber Alterungserscheinungen des Halbleiterbauteils macht und dass sich der Negativlack dadurch noch besser als permanent in Halbleiterbauteil verbleibende dielektrische Passivierung des Halbleiterchips eignet. Ausreichend hohe Temperaturen (grösser als 140°C) erhöhen das thermische Quervernetzen des Harzes und somit vorteilhaft die Beständigkeit gegenüber Lösungsmitteln. Der Negativlack AZ15nXT wird gegenüber üblichen Fotolacken, beispielsweise Fotolacken ohne Harze und ohne Quervernetzer, vorteilhaft an freiliegenden Flächen in einem stark verringerten Maß von der Strahlung des Halbleiterchips beeinträchtigt.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist der Fotolack ein dielektrischer Positivlack, der ein Novolakharz umfasst oder aus einem Novolakharz besteht.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist der Halbleiterchip zumindest teilweise in den Träger eingebettet und die Strahlungsdurchtrittsfläche schließt mit der Oberseite des Trägers bündig ab oder überragt diese in einer vertikalen Richtung auf den Träger.
  • Der Halbleiterchip kann vorteilhaft vom Träger eingebettet werden, beispielsweise vom Trägermaterial vergossen sein.
  • Dadurch ist eine besonders kompakte, dünne und einfache Bauweise des Halbleiterbauteils erzielbar.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus dem im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
  • Es zeigen:
    • 1 ein optoelektronisches Halbleiterbauteil gemäß einem Beispiel,
    • 2 eine Querschnitt durch das optoelektronische Halbleiterbauteil, und
    • 3a, 3b und 3c die Herstellung eines optoelektronischen Halbleiterbauteils in einem schematischen Querschnitt.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Die 1 zeigt eine Ansicht eines optoelektronischen Halbleiterbauteils 10. Ein Halbleiterchip 2 ist an einem Träger 1 angeordnet, wobei der Träger 1 den Halbleiterchip 2 lateral vollständig umgibt und diesen an seinen Seitenflächen zumindest teilweise einbettet. Auf der Oberseite 1a des Trägers 1 ist vorteilhaft flächendeckend ein Fotolack 3 aufgebracht. Bei dem Fotolack 3 handelt es sich vorteilhaft um einen dielektrischen und elektrisch isolierenden Fotolack, insbesondere um einen Negativlack. Dabei schließt der Fotolack 3 vorteilhaft bündig mit den Seiten des Halbleiterchips 2 ab, wodurch eine elektrische Isolierung von Seitenflächen des Halbleiterchips 2 erzielt wird.
  • Der Halbleiterchip 2 weist eine Strahlungsdurchtrittsfläche 2b auf, welche frei von dem Fotolack 3 ist. Weiterhin weist der Halbleiterchip 2 an einem Eckbereich eine elektrische Kontaktfläche 2a zur elektrischen Kontaktierung auf, wobei sich der Fotolack 3 teilweise über die Kontaktfläche 2a erstreckt.
  • Eine elektrisch leitende Kontaktschicht 4 bedeckt den Fotolack 3 teilweise und erstreckt sich im Bereich der Kontaktfläche 2a über den Fotolack 3 bis auf die Kontaktfläche 2a. Außerhalb des Eckbereichs mit der elektrischen Kontaktfläche 2a weist die auf dem Fotolack 3 angeordnete elektrisch leitende Kontaktschicht 4 einen Abstand A zwischen der elektrisch leitenden Kontaktschicht 4 und dem Halbleiterchip 2 auf. Dadurch kann ein elektrischer Kurzschluss zwischen der Kontaktschicht 4 und Seitenflächen des Halbleiterchips 2 vorteilhaft verhindert werden.
  • Weiterhin weist der Träger 1 eine Durchkontaktierung 9 durch den Träger auf, welche von der Oberseite 1 eine elektrische Kontaktierung der Kontaktschicht 4 von einer der Oberseite gegenüberliegenden Unterseite des Trägers ermöglicht. Dabei erstreckt sich die Durchkontaktierung 9 auch durch den Fotolack 3.
  • Weiterhin ist eine ESD-Schutzdiode 8 an dem Träger 1 angeordnet. Diese kann in den Träger 1 integriert sein oder auf einer Oberfläche 1a des Trägers angeordnet sein. Die ESD-Schutzdiode 8 ist dabei ebenfalls durch die Kontaktschicht 4 kontaktiert und von dieser überdeckt.
  • Eine Herstellung des optoelektronischen Halbleiterbauteils 10 erfolgt gemäß den Verfahrensschritten A) bis H).
  • Das Halbleiterbauteil 10 kann dabei vorteilhaft im Waferverbund gleichzeitig in einer Vielzahl hergestellt werden, wobei nach der Fertigstellung der Waferverbund in einzelne Halbleiterbauteile 10 vereinzelt wird.
  • Die 2 zeigt einen Querschnitt durch das optoelektronische Halbleiterbauteil 10 entlang einer Linie durch eine Kontaktfläche 2a des Halbleiterchips 2. Ein Träger 1 umgibt einen Halbleiterchip 2 lateral und bettet diesen teilweise ein. Der Träger umfasst beispielsweise ein Vergussmaterial, welches nach dem Vergießen des Halbleiterchips 2 gehärtet wird. Der Halbleiterchip 2 weist eine Strahlungsdurchtrittsfläche 2b und eine aktive Schicht 2c zum Erzeugen von elektromagnetischer Strahlung auf. An einem Seitenbereich umfasst der Halbleiterchip 2 eine elektrische Kontaktfläche 2a zur Kontaktierung von Halbleiterschichten des Halbleiterchips. Auf einer Oberseite 1a des Trägers 1 ist ein Fotolack 3 angeordnet, welcher sich mit einer Randfläche 3a bis an eine Seitenfläche des Halbleiterchips 2 erstreckt. Der Fotolack ist vorteilhaft mehrlagig ausgebildet und weist eine Gesamtdicke d von zumindest 25 µm auf. An dem Seitenbereich des Halbleiterchips 2 mit der elektrischen Kontaktfläche 2a bedeckt der Fotolack 3 die Kontaktfläche 2a nur teilweise, wobei eine elektrisch leitende Kontaktschicht 4 auf dem Fotolack 3 angeordnet ist und sich im Bereich der Kontaktfläche 2a über den Fotolack bis auf die Kontaktfläche 2a erstreckt und diese elektrisch kontaktiert. Der Fotolack 3 kann so ausgebildet sein, dass eine Randfläche 3a schräg auf die Oberseite des Trägers 1 oder der Kontaktfläche 2a verläuft, was vorteilhaft ein Überformen des Fotolacks 3 und der Randfläche 3a erleichtert.
  • An der Seitenfläche des Halbleiterchips, welche mit dem Fotolack 3 in direkten Kontakt steht, weist die auf dem Fotolack 3 angeordnete elektrisch leitende Kontaktschicht 4 einen Abstand A zwischen der elektrisch leitenden Kontaktschicht 4 und dem Halbleiterchip 2 auf.
  • Durch das stellenweise Freiliegen einer dem Halbleiterchip 2 zugewandten Randfläche 3a trifft vom Halbleiterchip 2 emittierte Strahlung auf den Fotolack 3 auf. Stellen des Fotolacks 3, welche dem Halbleiterchip 2 zugewandt sind und auf welche vom Halbleiterchip 2 emittierte Strahlung auftreffen kann, sind im Abstand A um den Halbleiterchip 2 vorteilhaft nicht von der elektrisch leitenden Kontaktschicht 4 überdeckt, wodurch ein elektrischer Kurzschluss mit dem Halbleiterchip 2 vorteilhaft verhindert werden kann. Eine solche Ausformung des Fotolacks 3 bewirkt vorteilhaft eine elektrische Isolierung von Randbereichen des Halbleiterchips gegenüber elektrisch leitenden Kontaktschichten 4, mit welchen der Fotolack 3 stellenweise überformt ist.
  • Die Strahlungsdurchtrittsfläche 2b überragt die Oberseite 1a des Trägers 1 in einer vertikalen Richtung V auf den Träger 1. Alternativ dazu kann die Strahlungsdurchtrittsfläche 2b mit der Oberseite 1a des Trägers 1 bündig abschließen.
  • Durch die hohe UV- und Temperaturbeständigkeit des Fotolacks 3 ist das Halbleiterbauteil 10 vorteilhaft einer stark verringerten Alterung unterworfen. Dies ist insbesondere bei Halbleiterchips 2 von Vorteil, welche UV-Licht oder Licht im blauen Wellenlängenbereich emittieren.
  • Die 3a zeigt Verfahrensschritte der Herstellung eines optoelektronischen Halbleiterbauteils gemäß dem Verfahren in einem schematischen Querschnitt. Es wird ein Träger 1 mit einer Oberseite 1a im Verfahrensschritt A) bereitgestellt. In weiterer Folge wird in einem Verfahrensschritt A) ein Halbleiterchip 2 an dem Träger angeordnet, beispielsweise auf einer Oberfläche 1a. Weiterhin wird ein elektrisch isolierender Fotolack 3 auf die Oberseite 1a und auf den Halbleiterchip 2 gemäß dem Verfahrensschritt B) aufgebracht. Nachträglich wird der Fotolack 3 in einem weiteren Verfahrensschritt C) ausgehärtet. Die Schritte B) und C) können zum Erzielen einer entsprechenden Gesamtdicke d des Fotolacks optional mehrmals nacheinander als Verfahrensschritte B1) und C1) erfolgen.
  • In weiterer Folge wird der Fotolack 3 in einem Verfahrensschritt D) durch Belichten strukturiert und in einem Verfahrensschritt E) polymerisiert. Danach erfolgt ein Entwickeln des Fotolacks 3 in einem Verfahrensschritt F).
  • Die 3b zeigt den Fotolack 3 nach dem Verfahrensschritt F), nach dem eine Strahlungsdurchtrittsfläche 2b frei vom Fotolack 3 ist. In weiterer Folge wird ein Verfahrensschritt G) zum Aushärten des Fotolacks durch Aufheizen durchgeführt. Nach dem Verfahrensschritt F) und vor dem Verfahrensschritt G) kann optional ein weiterer Verfahrensschritt F1) erfolgen, wobei eine Lichthärtung des Fotolacks 3 mit UV-Licht erfolgt.
  • Die 3c zeigt den Fotolack 3 nach dem Verfahrensschritt G) und nach einem weiteren Verfahrensschritt H), wobei eine elektrisch leitende Kontaktschicht 4 auf den Fotolack 3 aufgebracht wird, wobei die elektrisch leitende Kontaktschicht 4 stellenweise einen Abstand zu einer Randfläche 3a des Fotolacks 3 aufweist, die dem Halbleiterchip 2 zugewandt ist, wobei die dem Halbleiterchip 2 zugewandte Randfläche 3a stellenweise freiliegt.

Claims (15)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) mit den folgenden Schritten in der angegebenen Reihenfolge: A) Anordnen zumindest eines Halbleiterchips (2) an einem Träger (1), B) Aufbringen eines elektrisch isolierenden Fotolacks (3) auf eine Oberseite (1a) des Trägers (1) und auf den Halbleiterchip (2), C) Aushärten des Fotolacks (3) mit einem Ausheizschritt, D) Strukturieren des Fotolacks (3) durch Belichtung, F) Entwicklung des Fotolacks (3), wobei der Fotolack (3) zumindest von einer Strahlungsdurchtrittsfläche (2b) des Halbleiterchips (2) entfernt wird, G) weiteres Aushärten des Fotolacks (3) mit einem Ausheizschritt mit einem abschließenden Aufheizen auf eine Temperatur von zumindest 200 °C, die höher ist als im Schritt c), und H) Aufbringen einer elektrisch leitenden Kontaktschicht (4) auf den Fotolack (3), wobei die elektrisch leitende Kontaktschicht (4) stellenweise einen Abstand (A) zu einer Randfläche (3a) des Fotolacks (3) aufweist, die dem Halbleiterchip (2) zugewandt ist, wobei die dem Halbleiterchip (2) zugewandte Randfläche (3a) stellenweise freiliegt.
  2. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach dem vorhergehenden Anspruch, bei dem nach dem Schritt C) und vor dem Schritt D) ein Schritt C1) durchgeführt wird, wobei ein weiteres Aufbringen des Fotolacks (3) gemäß dem Schritt B) erfolgt.
  3. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach dem vorhergehenden Anspruch, bei dem der Fotolack (3) mit einer Gesamtdicke (d) von zumindest 25 µm aufgebracht wird.
  4. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der Ansprüche 2 oder 3, bei dem nach dem Schritt C1) und vor dem Schritt D) ein weiteres Aushärten des Fotolacks (3) gemäß dem Schritt C) erfolgt.
  5. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) und vor dem Schritt F) ein weiterer Verfahrensschritt E) durchgeführt wird, in dem der Fotolack (3) mit einem Ausheizschritt polymerisiert wird.
  6. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt F) ein Schritt F1) ausgeführt wird, wobei eine Lichthärtung des Fotolacks (3) mit UV-Licht erfolgt.
  7. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach dem vorhergehenden Anspruch, bei dem die Lichthärtung des Fotolacks (3) mit einer Beleuchtungsstärke des UV-Lichts von zumindest 2000 mJ/cm2 erfolgt.
  8. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der Ansprüche 6 bis 7 bei dem nach dem Schritt F1) eine Polymerisierung des Fotolacks (3) durch einen Ausheizschritt erfolgt.
  9. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem der Verfahrensschritt G) für zumindest 30 Minuten bei einer Temperatur von zumindest 200 °C erfolgt.
  10. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem der Fotolack (3) ein dielektrischer Negativlack ist, der ein Kresolharz mit einem Melamin-Quervernetzer umfasst oder aus einem Kresolharz mit einem Melamin-Quervernetzer besteht.
  11. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der Ansprüche 1 bis 9, bei dem der Fotolack (3) ein dielektrischer Positivlack ist, der ein Novolakharz umfasst oder aus einem Novolakharz besteht.
  12. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem im Schritt D) und im Schritt F) Randflächen (3a) des Fotolacks (3) so ausgeführt werden, dass sie schräg gegenüber der Oberseite (1a) des Trägers (1) verlaufen.
  13. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach einem der vorhergehenden Ansprüche, bei dem die Schritte A) bis H) mit einer Mehrzahl von Halbleiterchips (2) in einem Waferverbund erfolgen, wobei nach dem Schritt H) der Wafer in einzelne Bauteile vereinzelt wird.
  14. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach Anspruch 1, bei dem der Fotolack (3) und die darauf angeordnete elektrisch leitende Kontaktschicht (4) sich über eine elektrische Kontaktfläche (2a) des Halbleiterchips (2), diese teilweise abdeckend, erstrecken, und die elektrisch leitende Kontaktschicht (4) die elektrische Kontaktfläche (2a) zumindest stellenweise kontaktiert.
  15. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (10) nach Anspruch 1, bei dem der Halbleiterchip (2) zumindest teilweise in den Träger (1) eingebettet ist und die Strahlungsdurchtrittsfläche (2b) mit der Oberseite (1a) des Trägers (1) bündig abschließt oder diese in einer vertikalen Richtung (V) auf den Träger (1) überragt.
DE102014114188.1A 2014-09-30 2014-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils Active DE102014114188B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102014114188.1A DE102014114188B4 (de) 2014-09-30 2014-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
PCT/EP2015/072013 WO2016050608A1 (de) 2014-09-30 2015-09-24 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
CN201580053084.8A CN107078196B (zh) 2014-09-30 2015-09-24 用于制造光电子半导体部件的方法和光电子半导体部件
US15/514,489 US9893232B2 (en) 2014-09-30 2015-09-24 Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114188.1A DE102014114188B4 (de) 2014-09-30 2014-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE102014114188A1 DE102014114188A1 (de) 2016-03-31
DE102014114188B4 true DE102014114188B4 (de) 2022-01-20

Family

ID=54196963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114188.1A Active DE102014114188B4 (de) 2014-09-30 2014-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Country Status (4)

Country Link
US (1) US9893232B2 (de)
CN (1) CN107078196B (de)
DE (1) DE102014114188B4 (de)
WO (1) WO2016050608A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195576A1 (en) 2003-03-14 2004-10-07 Toshihiko Watanabe Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
US20110272810A1 (en) 2010-05-10 2011-11-10 International Business Machines Corporation Structure and method for air gap interconnect integration

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286662B (en) * 2005-05-13 2007-09-11 Benq Corp Recording system for light-sensitive sheet
KR100894247B1 (ko) 2007-06-11 2009-04-21 (주)웨이브닉스이에스피 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
WO2009096619A1 (en) 2008-02-01 2009-08-06 Ytel Photonics Inc. Optical device package and method for manufacturing thereof
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010046257A1 (de) * 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195576A1 (en) 2003-03-14 2004-10-07 Toshihiko Watanabe Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus
DE102008030815A1 (de) 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
US20110272810A1 (en) 2010-05-10 2011-11-10 International Business Machines Corporation Structure and method for air gap interconnect integration

Also Published As

Publication number Publication date
WO2016050608A1 (de) 2016-04-07
CN107078196B (zh) 2019-05-03
DE102014114188A1 (de) 2016-03-31
US20170288091A1 (en) 2017-10-05
CN107078196A (zh) 2017-08-18
US9893232B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
DE112015002024B4 (de) Halbleitervorrichtung
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE112017005097B4 (de) Herstellung von sensoren
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016118990A1 (de) Sensor
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE19736139A1 (de) Leiterplatte
DE112016002926B4 (de) Optoelektronische Leuchtvorrichtung
DE102014114188B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015103709A1 (de) Leistungshalbleitervorrichtung, elektronisches Leistungsmodul und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102010044560A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102019121449A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
DE102018122571A1 (de) VORRICHTUNG ZUR TEMPORÄREN BEGRENZUNG EINES FLIEßFÄHIGEN MATERIALS AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG
EP2132792B1 (de) Verfahren zum herstellen eines lumineszenzdiodenchips und lumineszenzdiodenchip
WO2021018727A1 (de) Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE102019109586A1 (de) Elektronisches bauelement und verfahren zur montage eines elektronischen bauelements
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102016101719A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102019220215A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102017130574A1 (de) Verfahren zur Herstellung eines Konversionselements und Konversionselement
WO2018095836A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
EP1581965A2 (de) Halbleiterchipstapel und verfahren zur passivierung eines halbleiterchipstapels

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final