JP5639271B2 - オプトエレクトロニクス半導体部品の製造方法 - Google Patents

オプトエレクトロニクス半導体部品の製造方法 Download PDF

Info

Publication number
JP5639271B2
JP5639271B2 JP2013527542A JP2013527542A JP5639271B2 JP 5639271 B2 JP5639271 B2 JP 5639271B2 JP 2013527542 A JP2013527542 A JP 2013527542A JP 2013527542 A JP2013527542 A JP 2013527542A JP 5639271 B2 JP5639271 B2 JP 5639271B2
Authority
JP
Japan
Prior art keywords
electrically insulating
region
carrier
insulating material
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013527542A
Other languages
English (en)
Other versions
JP2013539604A (ja
Inventor
トビアス ゲブール
トビアス ゲブール
ハンス−クリストフ ガルマイアー
ハンス−クリストフ ガルマイアー
アンドレアス ヴァイマル
アンドレアス ヴァイマル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013539604A publication Critical patent/JP2013539604A/ja
Application granted granted Critical
Publication of JP5639271B2 publication Critical patent/JP5639271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

オプトエレクトロニクス半導体部品の製造方法と、オプトエレクトロニクス半導体部品とを開示する。
本発明の目的は、オプトエレクトロニクス半導体部品の製造方法であって、半導体部品の電気コンタクトに関連する材料が節約される方法、を開示することである。
本方法の少なくとも一実施形態によると、最初のステップａ）において、キャリアを形成し、このキャリアは、上面と、キャリアの上面とは反対側に位置する下面とを有する。キャリアは、回路基板または金属リードフレームとすることができる。さらには、例えば膜としてフレキシブルにキャリアを具体化することも考えられる。キャリアは、導電性材料（例えば金属）、電気的絶縁材料（例えば熱硬化性プラスチック材料、熱可塑性プラスチック材料）、セラミック材料、のうちの少なくとも１種類によって、形成することができる。キャリアが電気的絶縁材料によって形成される場合、キャリアはその上面もしくは下面またはその両方に、導体トラックおよびコンタクト領域を有することができる。
上面および下面には、それぞれ、キャリアの外側領域の一部分によって形成される領域が存在する。このうち下面における領域は、キャリアが実装された状態においてコンタクトキャリア（例えば回路基板）に面するキャリアの外側領域の一部分である。キャリアの下面のこの領域は、一例として実装領域であり、完成した半導体部品をコンタクトキャリア上に実装する役割を果たすことができる。さらに、キャリアは、その上面に配置された少なくとも１つの接続領域を有する。
本方法の少なくとも一実施形態によると、次のステップｂ）において、キャリアの上面に、少なくとも１個のオプトエレクトロニクス部品を貼り付け、オプトエレクトロニクス部品は、キャリアとは反対側に少なくとも１つのコンタクト領域を有する。少なくとも１つのコンタクト領域は、オプトエレクトロニクス部品との電気的接触を形成する役割を果たし、導電性材料（例えば金属）によって形成されている。接続領域とオプトエレクトロニクス部品は、一例として、横方向に互いに並んで配置されている。この場合、「横」とは、キャリアの主延在方向に平行な方向を意味する。オプトエレクトロニクス部品は、一例として、コンタクト領域とは反対側の外側領域において、キャリアのコンタクト領域の上に、接合されている、はんだ付けされている、または導電的に接着接合されている。オプトエレクトロニクス部品は、特に、放射を受信する半導体チップ、または放射を放出する半導体チップとすることができる。一例として、半導体チップはルミネセンスダイオードチップ（すなわち発光ダイオードチップまたはレーザダイオードチップ）である。
本方法の少なくとも一実施形態によると、次のステップｃ）において、コンタクト領域と接続領域とに電気的絶縁材料を塗布する。電気的絶縁材料とコンタクト領域の間と、電気的絶縁材料と接続領域の間には、隙間および中断部のいずれも形成されないことが好ましい。電気的絶縁材料は、一例として、接続領域もしくはコンタクト領域またはその両方の、キャリアとは反対側の外面を、完全に覆っている。さらに、電気的絶縁材料は、コンタクト領域の側面領域および接続領域の側面領域も覆うことができる。
電気的絶縁材料には、充填材の異質粒子（foreign particles of a filler）が存在しない。この場合、「充填材の異質粒子が存在しない」とは、電気的絶縁材料の中に外部から充填材の異質粒子が意図的に導入されていないことを意味する。ただし、例えば製造公差の範囲内で、充填材の異質粒子の残渣が電気的絶縁材料中に存在していてもよい。しかしながら、電気的絶縁材料中に存在する異質粒子の濃度は、電気的絶縁材料の物理的特性もしくは化学的特性またはその両方に悪影響を及ぼさない程度に低いことが好ましい。
本方法の少なくとも一実施形態によると、次のステップｄ）において、電気的絶縁材料の露出した領域と、オプトエレクトロニクス部品の露出した領域と、キャリアの露出した領域とに、電気的絶縁層を形成する。この電気的絶縁層は、電気的絶縁材料およびオプトエレクトロニクス部品を、それぞれの露出した領域において、確実に係止した状態で（in a positively locking manner）覆っていることが好ましい。一例として、キャリアの上面における露出した領域も、その一部分または全体が電気的絶縁層によって覆われている。
電気的絶縁層は、充填材の異質粒子を、事前定義可能な濃度で含んでいる。すなわち、電気的絶縁層の材料には、充填材の異質粒子が外部から意図的に導入されている。例えば、製造公差の範囲内で、または電気的絶縁層から電気的絶縁材料中に異質粒子が拡散することによって、電気的絶縁材料にも充填材の異質粒子が含まれる場合、電気的絶縁材料における充填材の異質粒子の濃度は、電気的絶縁層における充填材の異質粒子の濃度と比較して、無視できる程度であることが好ましい。
本方法の少なくとも一実施形態によると、次のステップｅ）において、コンタクト領域の上の領域と、接続領域の上の領域とにおいて、少なくとも電気的絶縁材料を除去し、これによって電気的絶縁材料における少なくとも２つの開口部を形成する。これらの開口部それぞれは、電気的絶縁材料を完全に貫いて垂直方向に延び、コンタクト領域および接続領域の少なくとも一部分には、電気的絶縁材料が存在しない。この場合、「垂直方向」は、横方向に直角な方向を意味する。開口部は、一例として、少なくとも１つの側面領域を有する。開口部の少なくとも１つの側面領域は、少なくとも一部分を電気的絶縁材料によって形成することができる。
本方法の少なくとも一実施形態によると、次のステップｆ）において、電気的絶縁層の上と、開口部の少なくとも一部分とに、導電性材料を配置し、導電性材料は、コンタクト領域を接続領域に導電接続する。すなわち、導電性材料は、オプトエレクトロニクス部品をキャリアの接続領域に導電接続し、この場合、導電性材料は、オプトエレクトロニクス部品と接続領域との間、キャリアとは反対側の電気的絶縁層の外面の少なくとも一部分に延在している。この場合、導電性材料は、電気的絶縁層の外側領域の一部分の上に直接塗布することができる。導電性材料は、一例として、金属または導電性接着剤によって形成される。オプトエレクトロニクス部品とキャリアの接続領域との間の導電接続は、完全に導電性材料によって形成されることが好ましい。開口部は、一例として、導電性材料によって完全に満たされている。
少なくとも一実施形態によると、最初のステップａ）において、キャリアを形成し、このキャリアは、上面と、キャリアの上面とは反対側に位置する下面と、キャリアの上面に配置される少なくとも１つの接続領域とを有する。次のステップｂ）において、キャリアの上面に少なくとも１個のオプトエレクトロニクス部品を貼り付け、オプトエレクトロニクス部品は、キャリアとは反対側に少なくとも１つのコンタクト領域を有する。次のステップｃ）において、コンタクト領域と接続領域とに電気的絶縁材料を塗布し、電気的絶縁材料には充填材の異質粒子が存在しない。さらなるステップｄ）において、電気的絶縁材料の露出した領域と、オプトエレクトロニクス部品の露出した領域と、キャリアの露出した領域とに、電気的絶縁層を形成し、電気的絶縁層は、充填材の異質粒子を、事前定義可能な濃度で含んでいる。次のステップｅ）において、コンタクト領域の上の領域と、接続領域の上の領域とにおいて、少なくとも電気的絶縁材料を除去し、これによって電気的絶縁材料における少なくとも２つの開口部を形成する。次のステップｆ）において、電気的絶縁層の上と、開口部の少なくとも一部分とに、導電性材料を配置し、導電性材料は、コンタクト領域を接続領域に導電接続する。
この場合、オプトエレクトロニクス半導体部品を製造するための本発明の方法は、特に、以下の洞察に基づいている。すなわち、事前定義可能な濃度で充填材の異質粒子を含んでいる電気的絶縁層を除去することによって、オプトエレクトロニクス部品の電気コンタクトを露出させる方法では、電気的絶縁層を除去した後に、コンタクトの接触領域に充填材の異質粒子の残渣が残ることがある。接触領域に残る充填材の異質粒子の残渣に起因して、オプトエレクトロニクス部品の電気的接触の接続性が低下することがある。さらには、充填材の残留異質粒子によって、オプトエレクトロニクス部品のコンタクト領域が損傷することがある。
したがって、オプトエレクトロニクス半導体部品を製造する方法として、オプトエレクトロニクス部品の電気コンタクトの損傷を回避できると同時に、電気的接触の接続性が改善される製造方法を開示する目的で、本発明の方法は、特に、以下の発想を利用する。すなわち、オプトエレクトロニクス部品の電気コンタクトに電気的絶縁材料を塗布し、この電気的絶縁材料には充填材の異質粒子が存在しない。さらなるステップにおいて、電気的絶縁材料の露出した領域に電気的絶縁層を形成し、この電気的絶縁層には、充填材の異質粒子が事前定義可能な濃度で含まれている。言い換えれば、充填材の異質粒子が存在しない電気的絶縁材料が、電気コンタクトと電気的絶縁層との間に配置されている。すなわち、オプトエレクトロニクス部品の電気コンタクトの接触領域に直接接触するのは、電気的絶縁材料のみである。言い換えれば、電気コンタクトを露出させるとき、電気的絶縁材料が、異質粒子と電気コンタクトとの間のスペーサとしての役割を果たす。したがって、電気コンタクトと充填材の異質粒子とが直接接触することが回避される。したがって、電気コンタクトの上の領域において電気的絶縁材料を除去するとき、除去後にコンタクト領域上に残る充填材の異質粒子の残渣を最小限にすることが可能である。結果として、本方法においては、オプトエレクトロニクス部品の電気コンタクトの損傷を回避することが可能であり、これにより、オプトエレクトロニクス半導体部品の寿命が延びるのみならず、例えば、半導体部品の光出力を高めることも可能である。
本方法の少なくとも一実施形態によると、電気的絶縁材料および電気的絶縁層は、同一の材料を含んでいる。一例として、電気的絶縁層および電気的絶縁材料は、充填材の異質粒子を除いて、同一の材料によって形成されている。これにより、例えば、電気的絶縁層が電気的絶縁材料から横方向に剥離することが回避され、これは有利である。なぜなら、充填材の異質粒子を除いて、電気的絶縁層と電気的絶縁材料の互いに隣接する界面が、最大限に類似する特性を有するためである。一例として、電気的絶縁材料の熱膨張係数と、電気的絶縁層の熱膨張係数は、一致している。
少なくとも一実施形態によると、コンタクト領域の上の領域、もしくは接続領域の上の領域、またはその両方において、電気的絶縁層が除去され、これによって開口部が形成される。電気的絶縁層は、一例として、電気的絶縁材料の露出した領域すべてと、オプトエレクトロニクス部品の露出した領域とを、完全に覆っている。さらに、例えば、キャリアの上面における露出した領域すべても、電気的絶縁層によって完全に覆われている。開口部は、電気的絶縁層および電気的絶縁材料の両方を貫いて、垂直方向に途切れなしに連続的に延びている。開口部の側面領域は、電気的絶縁材料と電気的絶縁層の両方によって形成されている。
少なくとも一実施形態によると、電気的絶縁層は、少なくとも１種類のルミネセンス変換材料を含んでいる。ルミネセンス変換材料は、主としてオプトエレクトロニクス部品において生成された電磁放射の少なくとも一部分を、異なる波長を有する電磁放射に変換する役割を果たす。
本方法の少なくとも一実施形態によると、ステップｄ）の前に、オプトエレクトロニクス部品の放射通過領域の少なくとも一部分に電気的絶縁材料が塗布され、電気的絶縁材料は放射に対して透過性である。例えば、電気的絶縁材料は透明である。例えば、オプトエレクトロニクス部品において生成された電磁放射が、放射通過領域を介してオプトエレクトロニクス部品から取り出される、または、放射通過領域を通じてオプトエレクトロニクス部品に入った電磁放射が、オプトエレクトロニクス部品によって検出される。「放射に対して透過性」とは、特に、電気的絶縁材料が、電磁放射の少なくとも８０％、好ましくは９０％以上を透過させることを意味する。電気的絶縁層は、一例として、横方向において電気的絶縁材料に直接隣接している。このことは、電気的絶縁層が、電気的絶縁材料もしくはオプトエレクトロニクス部品またはその両方を、部分的または完全に囲んでいることを意味する。
少なくとも一実施形態によると、次いで、ステップｄ）の前に、オプトエレクトロニクス部品とは反対側の電気的絶縁材料の外側領域に、少なくとも１層の変換層を形成する。オプトエレクトロニクス部品と変換層は、垂直方向において少なくとも一部分が重なっていることが好ましい。この場合、「重なっている」とは、垂直方向に直交する仮想平面上にオプトエレクトロニクス部品および変換層を数学的に投影する（mathematical projections）とき、それぞれの少なくとも一部分が合致することを意味する。変換層は、主としてオプトエレクトロニクス部品において生成された電磁放射の少なくとも一部分を、異なる波長を有する電磁放射に変換する役割を果たす。
本方法の少なくとも一実施形態によると、電気的絶縁層は、放射に対して反射性、または放射に対して吸収性であり、電気的絶縁層は、オプトエレクトロニクス部品の露出した領域と、電気的絶縁材料の露出した領域と、変換層の露出した領域とに、形成される。「放射に対して反射性」とは、特に、電気的絶縁層が、自身に入射する電磁放射の少なくとも８０％、好ましくは９０％以上を反射することを意味する。電気的絶縁層は、一例として、外部の観察者から白色に見える。この目的のため、一例として、放射に対して反射性の粒子を電気的絶縁層の中に導入し、この粒子は、例えば、ＴｉＯ2、ＢａＳＯ4、ＺｎＯ、ＡｌxＯyのうちの少なくとも１種類の材料によって形成されている、またはこれらの材料のうちの１種類を含んでいる。放射に対して反射性の粒子は、例えば、少なくとも２０重量％、最大で５０重量％の濃度で（例えば３０重量％の濃度で）、電気的絶縁層の中に導入する。電気的絶縁層が放射に対して吸収性である場合、電気的絶縁層は外部の観察者から黒またはそれ以外の色に見える。この場合、例えば、電気的絶縁層にカーボンブラック粒子を導入する。
オプトエレクトロニクス部品とは反対側の変換層の外側領域には、電気的絶縁層が存在しないままである。「存在しない」とは、オプトエレクトロニクス部品とは反対側の変換層の外側領域が、電気的絶縁層によって覆われておらず、かつ、垂直方向において変換層の下流に電気的絶縁層が配置されていないことを意味する。したがって、放射は、電気的絶縁層に当たることなく、妨げられずに変換層から出ることができる。電気的絶縁層の材料残渣は、製造公差の範囲内で、変換層の外側領域に存在していてもよいが、材料残渣によって覆われる外側領域は、最大で１０％、好ましくは最大で５％である。
本方法の少なくとも一実施形態によると、コンタクト領域の上の領域において変換層が除去され、これによって、開口部の少なくとも１つが形成される。言い換えれば、この開口部は、変換層および電気的絶縁材料の両方を貫いて、垂直方向に途切れなしに連続的に延びている。コンタクト領域の上の開口部の側面領域は、一例として、その全体が変換層および電気的絶縁材料によって形成されている。
本方法の少なくとも一実施形態によると、変換層は、垂直方向において電気的絶縁層と同じ高さにある。すなわち、横方向において変換層と電気的絶縁層との間に隙間および中断部のいずれも形成されていない。一例として、変換層と電気的絶縁層によって、途切れのない連続的な平面が形成されている。変換層は外側から見えて、例えば外部の観察者から何らかの色に見えることが好ましい。
少なくとも一実施形態によると、ステップｃ）の前に、キャリアの上面における少なくとも１つの電子素子を、横方向においてオプトエレクトロニクス部品から隔てて、キャリアに配置する。この場合、キャリアに電子素子を配置した後、最初に、電子素子の露出した領域に電気的絶縁材料を塗布し、次いで、電気的絶縁材料の露出した領域に電気的絶縁層を形成する。電子素子との接触は、例えば、オプトエレクトロニクス部品の場合と同様に形成される。すなわち、開口部を介して電子素子との接触を形成し、この開口部は、電気的絶縁材料もしくは電気的絶縁層またはその両方に形成され、その少なくとも一部分に導電性材料が配置される。電子素子は、一例として、静電帯電に起因する損傷に対する保護回路（ＥＳＤ保護回路とも称する）を含んでいる、または、このような保護回路である。
一例として、電子素子は、接触を形成する役割を果たす開口部を除いて、電気的絶縁材料によって、確実に係止された状態で完全に覆われている。さらに、この電気的絶縁材料を、電気的絶縁層によって、確実に係止した状態で覆うならば、例えば外部の観察者に対して電子素子を完全に隠す、もしくは電子素子を電気的絶縁層によって完全に覆うことができる。
さらには、オプトエレクトロニクス半導体部品を開示する。
本オプトエレクトロニクス半導体部品は、一例として、上に記載した１つまたは複数の実施形態に関連して説明したように、本発明の方法によって製造することができる。すなわち、本発明の方法に関して開示した特徴は、本発明のオプトエレクトロニクス半導体部品にもあてはまり、逆も同様である。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品はキャリアを備え、このキャリアは、上面と、キャリアの上面とは反対側に位置する下面と、上面に配置されている少なくとも１つの接続領域と、を有する。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、キャリアの上面に配置されている少なくとも１個のオプトエレクトロニクス部品であって、キャリアとは反対側に少なくとも１つのコンタクト領域を有する、少なくとも１個のオプトエレクトロニクス部品、を備えている。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、オプトエレクトロニクス部品の放射通過領域上に塗布された電気的絶縁材料を備え、電気的絶縁材料には充填材の異質粒子が存在しない。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、横方向において電気的絶縁材料に直接隣接している電気的絶縁層を備え、電気的絶縁層は、充填材の異質粒子を事前定義可能な濃度で含んでいる。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、コンタクト領域の上において電気的絶縁材料に形成されている材料開口部（material opening）を備えている。材料開口部の横方向における境界は、一例として、材料開口部の少なくとも１つの側面領域によって形成されている。この側面領域は、その全体を電気的絶縁層によって形成することができる。材料開口部は、電気的絶縁材料を貫いて垂直方向に連続的に延びていることが好ましい。
少なくとも一実施形態によると、材料開口部の領域において、コンタクト領域の少なくとも一部分には、電気的絶縁材料が存在しない。すなわち、コンタクト領域と材料開口部は、垂直方向において少なくとも一部分が重なっている。
少なくとも一実施形態によると、オプトエレクトロニクス部品とは反対側の電気的絶縁材料の外側領域に、少なくとも１層の変換層が形成され、この場合、電気的絶縁層は、放射に対して反射性、または放射に対して吸収性であり、キャリアとは反対側の変換層の外側領域には、電気的絶縁層が存在しない。
電気的絶縁層は、一例として、横方向において変換層とオプトエレクトロニクス部品の両方に完全に接している。一例として、電気的絶縁層は、変換層の側面領域と、オプトエレクトロニクス部品の露出した領域と、キャリアの露出した領域とを、確実に係止した状態で、完全に覆っている。
少なくとも一実施形態によると、変換層に形成されている層開口部（layer opening）と、電気的絶縁材料に形成されている材料開口部は、垂直方向において少なくとも一部分が合致し、層開口部と材料開口部は、１つの開口部を形成している。
少なくとも一実施形態によると、接続領域の上、電気的絶縁層および電気的絶縁材料に、さらなる開口部が形成され、接続領域の少なくとも一部分には、電気的絶縁材料が存在しない。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、導電性材料を備え、この導電性材料は、キャリアとは反対側の電気的絶縁層の面の一部分と、開口部の少なくとも一部分とに配置され、コンタクト領域を接続領域に導電接続している。
以下では、本発明の方法および本発明のオプトエレクトロニクス半導体部品について、例示的な実施形態および関連する図面に基づいて、さらに詳しく説明する。
本発明のオプトエレクトロニクス半導体部品を製造する方法のステップａ）およびステップｂ）を説明するために、キャリア１を横方向Ｌ１に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップａ）およびステップｂ）を説明するために、キャリア１を横方向Ｌ２に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｃ）を説明するために、キャリア１を横方向Ｌ２に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｃ）を説明するために、キャリア１を横方向Ｌ１に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｄ）の前に実行されるステップを説明するための図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｄ）を説明するために、アセンブリを横方向Ｌ１に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｄ）を説明するために、アセンブリを横方向Ｌ２に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｅ）およびステップｆ）を説明するために、オプトエレクトロニクス半導体部品１００を横方向Ｌ１に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｅ）およびステップｆ）を説明するために、オプトエレクトロニクス半導体部品１００を横方向Ｌ２に沿って示した図 本発明のオプトエレクトロニクス半導体部品を製造する方法のステップｅ）およびステップｆ）を説明するための概略平面図 本発明のオプトエレクトロニクス半導体部品の例示的な実施形態を説明するための概略側面図
例示的な実施形態および図面において、同じ構成要素または同じ機能の構成要素には、同じ参照数字を付してある。図示した要素は、正しい縮尺ではないものとみなされたい。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１Ａは、本発明の方法のステップａ）およびステップｂ）を示し、最初にキャリア１を形成し、このキャリア１は、上面１２と、キャリア１の上面１２とは反対側に位置する下面１１とを有する。キャリア１は、例えば、セラミック材料によって形成される。キャリア１の導体トラック１２１，１２３は、キャリア１の上面１２および下面１１における領域の一部を形成している。最初に、キャリア１の下面１１とは反対側の導体トラック１２１の外側領域上に、電気コンタクト層１２２を形成する。この電気コンタクト層１２２にオプトエレクトロニクス部品２を貼り付ける。オプトエレクトロニクス部品２は、キャリア１とは反対側にコンタクト領域２２を有する。オプトエレクトロニクス部品２は、紫外線放射または可視光を放出する放射放出半導体チップとすることができる。横方向Ｌ１においてオプトエレクトロニクス部品２から隔てて、コンタクト層１２２の上に電子素子９を貼り付ける。電子素子９は、キャリア１とは反対側にコンタクト領域９１を有する。電子素子９との電気的接触と、オプトエレクトロニクス部品２との電気的接触は、一例として、これらの両方を、めっきスルーホールによって、導体トラック１２３を介して形成することができる。このようなめっきスルーホールは、一例として、キャリア１の上面１２から、キャリアの下面１１の方向に、キャリア１を完全に貫いて延びている。完成後のオプトエレクトロニクス半導体部品１００は、一例として、このようなめっきスルーホールを使用することで、表面実装可能である。
図１Ｂは、キャリア１および電子素子９を、横方向Ｌ２に沿って示している。横方向Ｌ１および横方向Ｌ２は、キャリア１の主延在面に平行な仮想平面内にある。この場合、横方向Ｌ１および横方向Ｌ２は、この平面内で互いに直交している。図１Ｂに示したように、接続領域１３は、キャリア１とは反対側の導体トラック１２１の外側領域上に、横方向Ｌ２において電子素子９から隔てて形成され、この場合、垂直方向Ｖにおいて接続領域１３と導体トラック１２１との間に電気コンタクト材料１２２が配置されている。
図２Ａは、次のステップｃ）におけるキャリア１を、図１Ｂと同様に横方向Ｌ２に沿って示し、接続領域１３の露出した領域すべてと、電気コンタクト材料１２２の露出した領域と、さらには電子素子９およびコンタクト領域９１に、放射に対して透過性の電気的絶縁材料３を塗布する。この塗布は、一例として、ディスペンシング、噴射、またはポッティングによって行うことができる。電気的絶縁材料３には、充填材４１の異質粒子４２が存在しない。この実施形態の場合、電気的絶縁材料３はシリコーンによって形成される。
図２Ｂは、キャリア１を横方向Ｌ１に沿って示し、オプトエレクトロニクス部品２の放射通過領域２３と、オプトエレクトロニクス部品２のコンタクト領域２２と、電子素子９およびコンタクト領域９１の露出した領域すべてとが、電気的絶縁材料３によって完全に覆われている。
図３に示したように、次のステップにおいて、オプトエレクトロニクス部品２とは反対側の電気的絶縁材料３の外側領域３２に、変換層６を形成する。
図４Ａに示したように、次のステップｄ）において、電気的絶縁材料３の露出した領域すべてと、オプトエレクトロニクス部品２の露出した領域と、さらにはキャリア１の上面１２における領域とに、電気的絶縁層４を形成する。電気的絶縁層４は、上に挙げた領域を、確実に係止した状態で覆っていることが好ましい。電気的絶縁層は、充填材４１の異質粒子４２を備えている。この実施形態の場合、電気的絶縁層は、マトリックス材料（例えば、シリコーン、エポキシド、またはシリコーンとエポキシドからなる混合物など）によって形成され、マトリックス材料の中には、事前定義可能な濃度で充填材４１が導入されている。図４Ａに示した例示的な実施形態においては、充填材４１は放射に対して反射性の材料であり、この場合、異質粒子４２は放射に対して反射性の粒子であり、特に、ＴｉＯ2によって形成することができる。言い換えれば、電気的絶縁層４は、外部の観察者からは白色に見える。この場合、キャリア１およびオプトエレクトロニクス部品２の領域のうち電気的絶縁層４によって覆われている領域と、電子素子９は、完全に隠れている。電気的絶縁層４は、垂直方向Ｖにおいて変換層６と同じ高さにある。この場合、オプトエレクトロニクス部品２とは反対側の変換層６の外側領域６２には、電気的絶縁層４が存在しない。
図４Ｂは、図４Ａに示したアセンブリを横方向Ｌ２に沿って示し、このアセンブリは、キャリア１と、オプトエレクトロニクス部品２と、電子素子９と、電気的絶縁材料３および電気的絶縁層４とからなる。図４Ｂにおいて理解できるように、接続領域１３も、電気的絶縁材料３によって、確実に係止された状態で完全に覆われ、この場合も、電気的絶縁材料３の露出した領域すべてが、電気的絶縁層４によって、確実に係止された状態で覆われている。
図５Ａは、さらなるステップｅ）およびステップｆ）を示している。最初に、垂直方向Ｖにおいてオプトエレクトロニクス部品２のコンタクト領域２２の上と、電子素子９のコンタクト領域９１の上の両方において、電気的絶縁材料３および電気的絶縁層４を除去する。開口部５が形成されることで、コンタクト領域２２およびコンタクト領域９１の少なくとも一部分には、電気的絶縁層４および電気的絶縁材料３が存在しない。次のステップｆ）において、これらの開口部に導電性材料８を配置し、導電性材料８は開口部５を完全に満たす。さらに図から理解できるように、キャリア１とは反対側の電気的絶縁層４の外側領域の一部にも、導電性材料８を配置する。ステップｅ）およびステップｆ）を行った後、オプトエレクトロニクス半導体部品１００を完成させることができる。
図５Ｂは、図５Ａに示したオプトエレクトロニクス半導体部品１００を、横方向Ｌ２に沿って示している。この場合、図から理解できるように、接続領域１３の上にも、電気的絶縁層４および電気的絶縁材料３を貫く開口部５が、垂直方向Ｖに形成されている。この開口部５に導電性材料８が配置され、この場合も、導電性材料８は、接続領域１３の上に形成されている開口部５を完全に満たしている。
図５Ｃは、図５Ａおよび図５Ｂに示したオプトエレクトロニクス半導体部品１００を概略平面図として示している。図から理解できるように、導電性材料８は、電子素子９のコンタクト領域９１と、オプトエレクトロニクス部品２のコンタクト領域２２の両方を、それぞれ接続領域１３に電気的に接触接続し、接続領域１３と２つのコンタクト領域２２，９１との間に、横方向Ｌ２に連続的に延在している。
図６は、本発明のオプトエレクトロニクス半導体部品１００を、横方向Ｌ２に沿って断面図として示している。このオプトエレクトロニクス半導体部品１００は、上面１２と、上面１２とは反対側に位置する下面１１とを有するキャリア１を備えている。さらに、オプトエレクトロニクス半導体部品１００は、上面１２に配置されている接続領域１３を備えている。キャリア１とは反対側の導体トラック１２１の外側領域上には、コンタクト層１２２が形成されている。コンタクト層１２２にオプトエレクトロニクス部品２が貼り付けられている。オプトエレクトロニクス部品２は、キャリア１とは反対側にコンタクト領域２２を有する。
さらには、オプトエレクトロニクス部品２の放射通過領域２３に電気的絶縁材料３が塗布され、放射通過領域２３を完全に覆っている。さらに、図６において理解できるように、オプトエレクトロニクス部品２とは反対側の電気的絶縁材料３の外側領域３２に、変換層６が形成されている。
コンタクト領域２２の上において電気的絶縁材料３に材料開口部５１が形成されている結果として、コンタクト領域２２の少なくとも一部分には電気的絶縁材料３が存在しない。さらに、材料開口部５１の上に、垂直方向Ｖに、変換層６に層開口部５２が形成され、この層開口部は、垂直方向Ｖにおいて材料開口部５１と合致している。層開口部５１および材料開口部５２によって、途切れのない連続的な開口部５が形成されている。さらには、接続領域１３の上にも、電気的絶縁層４および電気的絶縁材料３に、垂直方向Ｖにさらなる開口部５’が形成され、したがってこの場合も、接続領域１３の少なくとも一部分には、電気的絶縁材料３が存在しない。コンタクト領域２２と接続領域１３との間には、キャリア１とは反対側の電気的絶縁層４の面の上に直接的に、導電性材料８が横方向Ｌ２に連続的に延在している。この場合、導電性材料８は、開口部５および開口部５’の中に配置され、これらを完全に満たしている。すなわち、導電性材料８は、コンタクト領域２２を接続領域１３に導電接続している。電気的絶縁層４は、放射に対して反射性、または放射に対して吸収性であり、キャリア１とは反対側の変換層６の外側領域６２と、垂直方向Ｖにおいて同じ高さにあり、外側領域６２には電気的絶縁層４が存在しない。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含し、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１００４４５６０．６号の優先権を主張し、この文書の開示内容は参照によって本出願に援用される。

Claims (17)

  1. オプトエレクトロニクス半導体部品（１００）を製造する方法であって、
    ａ）キャリア（１）を形成するステップであって、前記キャリア（１）が、上面（１２）と、前記キャリア（１）の前記上面（１２）とは反対側に位置する下面（１１）と、前記キャリア（１）の前記上面（１２）に配置される少なくとも１つの接続領域（１３）と、を有する、ステップａ）と、
    ｂ）前記キャリア（１）の前記上面（１２）に、少なくとも１個のオプトエレクトロニクス部品（２）を貼り付けるステップであって、前記オプトエレクトロニクス部品（２）が、前記キャリア（１）とは反対側に少なくとも１つのコンタクト領域（２２）を有する、ステップｂ）と、
    ｃ）前記コンタクト領域（２２）と前記接続領域（１３）とに電気的絶縁材料（３）を塗布するステップｃ）と、
    ｄ）前記電気的絶縁材料（３）の露出した領域と、前記オプトエレクトロニクス部品（２）の露出した領域と、前記キャリア（１）の露出した領域とに、電気的絶縁層（４）を形成するステップであって、前記電気的絶縁層（４）は充填材（４１）の異質粒子（４２）を事前定義可能な濃度で含んでおり、この異質粒子（４２）は放射に対して反射性、または放射に対して吸収性、またはルミネセンス変換性の粒子であり、前記電気的絶縁層（４）に意図的に導入されたものであり、前記電気的絶縁材料（３）の中には外部から意図的に導入されないものである、ステップｄ）と、
    前記コンタクト領域（２２）の上の領域、もしくは前記接続領域（１３）の上の領域、またはその両方において、前記電気的絶縁層（４）が除去され、これによって開口部（５）が形成され、
    ｅ）前記コンタクト領域（２２）の上の領域と、前記接続領域（１３）の上の領域とにおいて、少なくとも前記電気的絶縁材料（３）を除去し、これによって前記電気的絶縁材料（３）における少なくとも２つの前記開口部（５）を形成するステップｅ）と、
    ｆ）前記電気的絶縁層（４）の上と、前記開口部（５）の少なくとも一部分とに、導電性材料（８）を配置するステップであって、前記導電性材料（８）が、前記コンタクト領域（２２）を前記接続領域（１３）に導電接続する、ステップｆ）と、
    を含んでいる、方法。
  2. 前記電気的絶縁材料（３）および前記電気的絶縁層（４）が、同一の材料を含んでいる、
    請求項１に記載の方法。
  3. 前記電気的絶縁層（４）が、少なくとも１種類のルミネセンス変換材料を含んでいる、
    請求項１または請求項２に記載の方法。
  4. ステップｄ）の前に、前記オプトエレクトロニクス部品（２）の放射通過領域（２３）の少なくとも一部分に前記電気的絶縁材料（３）が塗布され、前記電気的絶縁材料（３）が、放射に対して透過性である、
    請求項１から請求項３のいずれかに記載の方法。
  5. 次いで、ステップｄ）の前に、前記オプトエレクトロニクス部品（２）とは反対側の前記電気的絶縁材料（３）の外側領域（３２）に、少なくとも１層の変換層（６）が形成される、
    請求項４に記載の方法。
  6. 前記電気的絶縁層（４）が、放射に対して反射性、または放射に対して吸収性であり、前記電気的絶縁層（４）が、前記オプトエレクトロニクス部品（２）の露出した領域と、前記電気的絶縁材料（３）の露出した領域と、前記変換層（６）の露出した領域とに、形成され、前記オプトエレクトロニクス部品（２）とは反対側の前記変換層（６）の外側領域（６２）に、前記電気的絶縁層（４）が存在しないままである、
    請求項５に記載の方法。
  7. 前記コンタクト領域（２２）の上の領域において前記変換層（６）が除去され、これによって、前記開口部（５）の少なくとも１つが形成される、
    請求項５または請求項６のいずれかに記載の方法。
  8. 前記変換層（６）が、垂直方向（Ｖ）において前記電気的絶縁層（４）と同じ高さにある、
    請求項５から請求項７のいずれかに記載の方法。
  9. ステップｃ）の前に、前記キャリア（１）の前記上面（１２）における少なくとも１つの電子素子（９）が、横方向（Ｌ）において前記オプトエレクトロニクス部品（２）から隔てて、前記キャリア（１）に配置され、前記キャリア（１）に前記電子素子（９）が配置された後、最初に、前記電子素子（９）の露出した領域に前記電気的絶縁材料（３）が塗布され、次いで、前記電気的絶縁材料（３）の露出した領域に前記電気的絶縁層が形成される、
    請求項１から請求項８のいずれかに記載の方法。
  10. 前記異質粒子（４２）は、ＴｉＯ ２ 、ＢａＳＯ ４ 、ＺｎＯ、Ａｌ ｘ Ｏ ｙ 、ブラックカーボンのうちの少なくとも１種類の材料によって形成されている、またはこれらの材料のうちの１種類を含んでいる、
    請求項１から請求項９のいずれかに記載の方法。
  11. 前記電気的絶縁材料（３）中に存在する前記異質粒子（４２）の濃度は、前記電気的絶縁材料（３）の物理的特性もしくは化学的特性またはその両方に悪影響を及ぼさない程度に低い、
    請求項１から請求項１０のいずれかに記載の方法。
  12. オプトエレクトロニクス半導体部品（１００）であって、
    − キャリア（１）であって、上面（１２）と、前記キャリア（１）の前記上面（１２）とは反対側に位置する下面（１１）と、前記上面（１２）に配置されている少なくとも１つの接続領域（１３）と、を有する、前記キャリア（１）と、
    − 前記キャリア（１）の前記上面（１２）に配置されている少なくとも１個のオプトエレクトロニクス部品（２）であって、前記キャリア（１）とは反対側に少なくとも１つのコンタクト領域（２２）を有する、前記少なくとも１個のオプトエレクトロニクス部品（２）と、
    − 前記オプトエレクトロニクス部品（２）の放射通過領域（２３）上に塗布された電気的絶縁材料（３）と、
    − 横方向（Ｌ）において前記電気的絶縁材料（３）に直接隣接している電気的絶縁層（４）であって、充填材（４１）の異質粒子（４２）を事前定義可能な濃度で含んでおり、この異質粒子（４２）は放射に対して反射性、または放射に対して吸収性、またはルミネセンス変換性の粒子であり、前記電気的絶縁層（４）に意図的に導入されたものであり、前記電気的絶縁材料（３）の中には外部から意図的に導入されないものである、前記電気的絶縁層（４）と、
    − 前記キャリア（１）とは反対側の前記電気的絶縁層（４）の面の一部分に配置されている導電性材料（８）と、
    を有し、
    − 前記電気的絶縁層（４）は、前記電気的絶縁材料（３）もしくは前記オプトエレクトロニクス部品（２）またはその両方を、部分的または完全に囲み、
    − 前記電気的絶縁層（４）は、前記コンタクト領域（２２）の上の領域に開口部を含んでおり、
    − 材料開口部（５１）は前記コンタクト領域（２２）の上において前記電気的絶縁材料（３）に形成されており、前記材料開口部（５１）の領域において、前記コンタクト領域（２２）の少なくとも一部分に、前記電気的絶縁材料（３）が存在せず、
    − 前記接続領域（１３）の上において、前記電気的絶縁層（４）および前記電気的絶縁材料（３）に、前記導電性材料（８）で満たされたさらなる開口部（５’）が形成され、前記接続領域（１３）の少なくとも一部分に前記電気的絶縁材料（３）が存在せず、前記さらなる開口部（５’）の領域において、前記電気的絶縁層（４）および前記電気的絶縁材料（３）が互いに直接接続しており、前記導電性材料（８）が前記電気的絶縁層（４）および前記電気的絶縁材料（３）を互いに分けていない、
    オプトエレクトロニクス半導体部品（１００）。
  13. 前記オプトエレクトロニクス部品（２）とは反対側の前記電気的絶縁材料（３）の外側領域（３２）に、少なくとも１層の変換層（６）が形成され、前記電気的絶縁層（４）が、放射に対して反射性、または放射に対して吸収性であり、前記キャリア（１）とは反対側の前記変換層（６）の外側領域（６２）に、前記電気的絶縁層（４）が存在しない、
    請求項１２に記載のオプトエレクトロニクス半導体部品（１００）。
  14. 前記変換層（６）に形成されている層開口部（５２）と、前記電気的絶縁材料（３）に形成されている前記材料開口部（５１）とが、垂直方向（Ｖ）において少なくとも一部分が合致し、前記材料開口部（５１）と前記層開口部（５２）が１つの開口部（５）を形成している、
    請求項１３に記載のオプトエレクトロニクス半導体部品（１００）。
  15. 前記導電性材料（８）は、前記開口部（５，５’）の少なくとも一部分に配置されており、前記コンタクト領域（２２）を前記接続領域（１３）に導電接続している、
    請求項１４に記載のオプトエレクトロニクス半導体部品（１００）。
  16. 前記接続領域（１３）もしくは前記コンタクト領域（２２）またはその両方は、前記電気的絶縁領域（４）に直接接触していない、
    請求項１２から請求項１５のいずれかに記載のオプトエレクトロニクス半導体部品（１００）。
  17. 前記導電性材料（８）は、前記電気的絶縁領域（４）に少なくとも一部で直接接続している、
    請求項１２から請求項１６のいずれかに記載のオプトエレクトロニクス半導体部品（１００）。
JP2013527542A 2010-09-07 2011-08-29 オプトエレクトロニクス半導体部品の製造方法 Expired - Fee Related JP5639271B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010044560.6 2010-09-07
DE102010044560A DE102010044560A1 (de) 2010-09-07 2010-09-07 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
PCT/EP2011/064836 WO2012031932A1 (de) 2010-09-07 2011-08-29 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2013539604A JP2013539604A (ja) 2013-10-24
JP5639271B2 true JP5639271B2 (ja) 2014-12-10

Family

ID=44582993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527542A Expired - Fee Related JP5639271B2 (ja) 2010-09-07 2011-08-29 オプトエレクトロニクス半導体部品の製造方法

Country Status (7)

Country Link
US (1) US9224931B2 (ja)
EP (1) EP2614538A1 (ja)
JP (1) JP5639271B2 (ja)
KR (1) KR101457827B1 (ja)
CN (1) CN103098248B (ja)
DE (1) DE102010044560A1 (ja)
WO (1) WO2012031932A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US11081628B2 (en) 2016-09-01 2021-08-03 Lumileds Llc White-appearing semiconductor light-emitting devices having a temperature sensitive low-index particle layer
US10186645B2 (en) 2016-09-01 2019-01-22 Lumileds Llc White-appearing semiconductor light-emitting devices having a temperature sensitive low-index particle layer
EP3507839B1 (en) * 2016-09-01 2021-11-24 Lumileds LLC White-appearing semiconductor light-emitting devices having a temperature sensitive particle layer
DE102019100794A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Laservorrichtung und verfahren zur herstellung einer laservorrichtung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
KR101047683B1 (ko) 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
DE102006015212B4 (de) 2006-03-30 2017-05-04 Bundesdruckerei Gmbh Verfahren zum Schutz eines beweglichen Gutes, insbesondere eines Fahrzeugs, gegen unberechtigte Nutzung
DE102006015115A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
US20080121911A1 (en) 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
JP5151301B2 (ja) * 2007-08-06 2013-02-27 日亜化学工業株式会社 半導体発光素子及びその製造方法
US7791093B2 (en) * 2007-09-04 2010-09-07 Koninklijke Philips Electronics N.V. LED with particles in encapsulant for increased light extraction and non-yellow off-state color
JP5558665B2 (ja) * 2007-11-27 2014-07-23 パナソニック株式会社 発光装置
EP2216834B1 (en) * 2007-11-29 2017-03-15 Nichia Corporation Light-emitting apparatus
KR101449030B1 (ko) * 2008-04-05 2014-10-08 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP2010040894A (ja) 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102008049069B8 (de) 2008-09-26 2020-10-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102008049188A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102010027253B4 (de) * 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010034565A1 (de) 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Also Published As

Publication number Publication date
CN103098248B (zh) 2016-01-20
US9224931B2 (en) 2015-12-29
DE102010044560A1 (de) 2012-03-08
WO2012031932A1 (de) 2012-03-15
US20140131739A1 (en) 2014-05-15
KR101457827B1 (ko) 2014-11-04
CN103098248A (zh) 2013-05-08
JP2013539604A (ja) 2013-10-24
EP2614538A1 (de) 2013-07-17
KR20130079530A (ko) 2013-07-10

Similar Documents

Publication Publication Date Title
KR101786526B1 (ko) 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
KR101645303B1 (ko) 광전자 반도체 컴포넌트
US9281301B2 (en) Optoelectronic device and method for producing optoelectronic devices
JP5628425B2 (ja) 半導体部品および半導体部品の製造方法
US10020434B2 (en) Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component
JP5639271B2 (ja) オプトエレクトロニクス半導体部品の製造方法
US8735928B2 (en) Method for producing a surface-mountable semiconductor component
KR101616153B1 (ko) 땜납 레지스트층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법
US8569782B2 (en) Optoelectronic semiconductor component
JP6099764B2 (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
TWI581448B (zh) A light source integrated light sensor, and a light source integrated light sensor
KR20090096616A (ko) 광전 반도체 소자
JP2015532541A (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
US20130200411A1 (en) Optoelectronic component
JP2007227935A (ja) 電子モジュールおよび電子モジュールをカプセル化する方法
JP2010206158A (ja) デバイス
US20190051802A1 (en) Semiconductor component and method for producing a semiconductor component
US20180114744A1 (en) Method of producing an optoelectronic component and optoelectronic component
US20190097106A1 (en) Connection Carrier, Optoelectronic Component and Method for Producing a Connection Carrier or an Optoelectronic Component
US11189990B2 (en) Semiconductor laser component and method of producing a semiconductor laser component
JP2012502453A (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
WO2013168442A1 (ja) 光源一体型光センサ、および光源一体型光センサの製造方法
JP2010273087A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141023

R150 Certificate of patent or registration of utility model

Ref document number: 5639271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees