KR101457827B1 - 광전 반도체 소자의 제조 방법 - Google Patents

광전 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101457827B1
KR101457827B1 KR1020137008785A KR20137008785A KR101457827B1 KR 101457827 B1 KR101457827 B1 KR 101457827B1 KR 1020137008785 A KR1020137008785 A KR 1020137008785A KR 20137008785 A KR20137008785 A KR 20137008785A KR 101457827 B1 KR101457827 B1 KR 101457827B1
Authority
KR
South Korea
Prior art keywords
electrically insulating
insulating material
carrier
layer
insulating layer
Prior art date
Application number
KR1020137008785A
Other languages
English (en)
Other versions
KR20130079530A (ko
Inventor
토비아스 게브르
한스크리스토프 갈메이어
안드레아스 바이마르
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130079530A publication Critical patent/KR20130079530A/ko
Application granted granted Critical
Publication of KR101457827B1 publication Critical patent/KR101457827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

나중의 광전 반도체 소자의 전기 접촉들이 필러의 외부 입자들과 접촉하는 것을 방지하는 광전 반도체의 제조 방법을 개시한다.

Description

광전 반도체 소자의 제조 방법{METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT}
광전 반도체 소자의 제조 방법 및 광전 반도체 소자를 개시한다.
해결하려는 과제는 나중의 반도체 소자의 전기 접촉을 위한 재료가 보호되는 광전 반도체 소자의 제조 방법을 제공하는 것이다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 제1 단계 a)에서 상면 및 캐리어의 상면의 맞은편에 있는 하면을 갖는 캐리어(carrier)를 제공한다. 캐리어는 회로 기판 또는 금속 캐리어 프레임(리드 프레임)일 수 있다. 캐리어가 플렉시블하고, 예컨대 포일로서 형성되는 것도 또한 생각해볼 수 있다. 캐리어는 예컨대 금속과 같은 전기 전도 재료 및/또는 예컨대 열경화성 재료, 열가소성 재료, 및/또는 세라믹 재료와 같은 전기 절연 재료로 형성될 수 있다. 캐리어가 전기 절연 재료로 형성되면, 캐리어는 상면 및/또는 하면에 전기 회로 기판 트랙들 및 접촉 표면들을 구비할 수 있다.
캐리어의 외면의 일부에 의해 형성되는 표면이 상면과 하면에 각각 형성된다. 상면에 있는 표면은 캐리어의 조립 상태에서 접촉 캐리어(예컨대, 회로 기판) 쪽을 향한 캐리어의 외면의 일부이다. 캐리어의 하면에 있는 표면은 예컨대 나중의 반도체 소자를 접촉 캐리어 상에 조립하는 역할을 할 수 있는 조립 표면이다. 또한, 캐리어는 캐리어의 상면에 배치된 적어도 하나의 접속 표면을 구비한다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 다음 단계 b)에서 적어도 하나의 광전 소자를 캐리어의 상면에 마련하는데, 광전 소자는 캐리어를 등지는 적어도 하나의 접촉 표면을 구비한다. 그러한 적어도 하나의 접촉 표면은 광전 소자를 전기 접촉시키는 역할을 하고, 예컨대 금속과 같은 전기 전도 재료로 형성된다. 접속 표면과 광전 소자는 예컨대 측방 방향으로 서로 나란히 배치된다. 그와 관련하여, "측방"이란 캐리어의 주 연장 방향과 평행한 방향을 의미한다. 광전 소자는 예컨대 접촉 표면을 등지는 캐리어의 접촉 영역 상의 외면과 본딩되거나 납땜되거나 도전 접착된다. 광전 소자는 특히 복사를 수신하거나 복사를 방출하는 반도체 칩이다. 반도체 칩은 예컨대 빛을 발하는 다이오드 칩, 즉 발광 다이오드 칩 또는 레이저 다이오드 칩이다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 다음 단계 c)에서 접촉 표면과 접속 표면 상에 전기 절연 재료를 마련한다. 한편의 전기 절연 재료와 다른 한편의 접촉 표면 및 접속 표면 사이에 어떠한 갭(gap)이 형성되지도 않고 어떠한 리세스(recess)가 형성되지도 않는 것이 바람직하다. 전기 절연 재료는 예컨대 캐리어를 등지는 그 외면에서 접속 표면 및/또는 접촉 표면을 완전히 덮는다. 또한, 전기 절연 재료는 접촉 표면 및 접속 표면의 측면들도 덮을 수 있다.
전기 절연 재료는 필러(filler)의 외부 입자들(foreign particles)을 포함하지 않는다. 그와 관련하여, "필러의 외부 입자들을 포함하지 않는다"라는 것은 필러의 외부 입자들을 외부로부터 전기 절연 재료에 의도적으로 도입하지 않는다는 것을 의미한다. 기껏해야, 제조 조건에 기인하여 필러의 외부 입자들의 잔류물이 전기 절연 재료 중에 아직 존재하는 정도만이 가능하다. 그러나 외부 입자들의 농도는 외부 입자들이 물리적으로 및/또는 화학적으로 전기 절연 재료의 특성들에 악영향을 미치지 않을 정도의 농도로 전기 절연 재료 중에 존재하는 것이 바람직하다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 다음 단계 d)에서 전기 절연 재료, 광전 소자, 및 캐리어의 노출된 영역들 상에 전기 절연 층을 마련한다. 전기 절연 층은 그 영역들에서 전기 절연 재료 및 광전 소자를 포지티브 피트(positive fit) 방식으로 덮는 것이 바람직하다. 예컨대, 캐리어의 상면에서 캐리어의 노출된 영역들도 역시 전기 절연 층에 의해 부분적으로 또는 완전히 덮인다.
전기 절연 층은 미리 정해질 수 있는 농도의 필러의 외부 입자들을 포함한다. 그것은 필러의 외부 입자들을 외부로부터 전기 절연 층의 재료에 의도적으로 도입한다는 것을 의미한다. 예컨대, 재료 조건에 기인하여 또는 전기 절연 층으로부터 전기 절연 재료로의 외부 입자들의 확산에 의거하여 전기 절연 재료도 또한 필러의 외부 입자들을 포함한다면, 전기 절연 재료 중의 필러의 외부 입자들의 농도가 전기 절연 층 중의 필러의 외부 입자들의 농도에 비해 무시할 수 있을 정도로 작은 것이 바람직하다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 다음 단계 e)에서 접촉 표면 및 접속 표면의 위의 영역에서 적어도 전기 절연 재료를 제거함으로써 전기 절연 재료에 적어도 2개의 개구부들을 생성한다. 그러한 개구부들은 각각 수직 방향으로 전기 절연 재료를 완전히 관통하여 연장되는데, 이때 접촉 표면과 접속 표면은 적어도 부분적으로 전기 절연 재료를 갖지 않게 된다. 그와 관련하여, "수직 방향"이란 측방 방향에 대해 수직으로 된 방향을 의미한다. 개구부들은 각각 예컨대 적어도 하나의 측면을 구비한다. 개구부의 적어도 하나의 측면은 적어도 부분적으로 전기 절연 재료에 의해 형성될 수 있다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 다음 단계 f)에서 전기 절연 층 상과 적어도 부분적으로 개구부들 내에 전기 전도 재료를 배치하는데, 이때 전기 전도 재료는 접촉 표면을 접속 표면과 도전 연결하게 된다. 그것은 전기 전도 재료가 광전 소자를 캐리어의 접속 표면과 도전 연결하면서 광전 소자와 접속 표면 사이에서 적어도 부분적으로 캐리어를 등지는 향한 전기 절연 층의 외면을 따라 연장된다는 것을 의미한다. 이때, 전기 전도 재료는 부분적으로 전기 절연 층의 외면 상에 직접 마련될 수 있다. 전기 절연 재료는 예컨대 금속 또는 도전 접착제로 형성될 수 있다. 광전 소자와 캐리어의 접속 표면 사이의 도전 연결부는 완전히 전기 전도 재료에 의해 형성된다. 개구부들은 예컨대 전기 전도 재료로 완전히 채워진다.
적어도 하나의 실시 형태에 따라, 제1 단계 a)에서 상면, 캐리어의 상면의 맞은편에 있는 하면, 및 캐리어의 상면에 배치된 적어도 하나의 접속 표면을 갖는 캐리어를 제공한다. 다음 단계 b)에서, 캐리어의 상면에 적어도 하나의 광전 소자를 마련하는데, 이때 광전 소자는 캐리어를 등지는 적어도 하나의 접촉 표면을 갖는다. 다음 단계 c)에서, 접촉 표면과 접속 표면 상에 전기 절연 재료를 마련하는데, 이때 전기 절연 재료는 필러의 외부 입자들을 포함하지 않는다. 다음 단계 d)에서, 전기 절연 재료, 광전 소자, 및 캐리어의 노출된 영역들 상에 전기 절연 층을 마련하는데, 이때 전기 절연 층은 미리 정해질 수 있는 농도의 필러의 외부 입자들을 포함한다. 다음 단계 e)에서, 접촉 표면과 접속 표면의 위의 영역에서 적어도 전기 절연 재료를 제거함으로써 전기 절연 재료에 적어도 2개의 개구부들을 생성한다. 다음 단계 f)에서, 전기 절연 층 상에 그리고 적어도 부분적으로 개구부들 내에 전기 전도 재료를 배치하는데, 이때 전기 전도 재료는 접촉 표면을 접속 표면과 도전 연결한다.
본 발명에서 기술하는 광전 반도체 소자의 제조 방법은 특히 미리 정해질 수 있는 농도의 필러의 외부 입자들을 포함하는 전기 절연 층으로부터 광전 소자의 전기 접촉들을 노출할 때에 전기 절연 층의 제거 후에 접촉들의 접촉 표면들에 필러의 외부 입자들의 잔류물이 아직 남아 있을 수 있다는 인식을 기반으로 하고 있다. 접촉 표면들 상에 남은 필러의 외부 입자들의 잔류물은 광전 소자의 전기 접촉성의 감소를 가져올 수 있다. 또한, 광전 소자의 접촉 표면들이 필러의 외부 입자들의 잔류물에 의해 손상될 수도 있다.
이제, 나중의 광전 반도체 소자의 전기 접촉들의 손상을 피할 수 있는 동시에 전기 접촉성을 개선하는 광전 반도체 소자의 제조 방법을 제공하기 위해, 본 발명에서 기술하는 광전 반도체 소자의 제조 방법은 특히 광전 소자의 전기 접촉들 상에 필러의 외부 입자들을 포함하지 않는 전기 절연 재료를 마련한다는 사상을 이용한다. 후속 단계에서, 전기 절연 재료의 노출된 영역들 상에 미리 정해질 수 있는 농도의 필러의 외부 입자들을 포함하는 전기 절연 층을 마련한다. 환언하면, 전기 접촉들과 전기 절연 층 사이에 필러의 외부 입자들을 포함하지 않는 전기 절연 재료를 배치한다. 그것은 광전 소자의 전기 접촉들의 접촉 표면들이 오직 전기 절연 재료하고만 직접적으로 접촉한다는 것을 의미한다. 환언하면, 전기 접촉들이 노출되는 동안, 전기 절연 재료가 외부 입자들과 전기 접촉들 사이의 스페이서(spacer)로서의 역할을 한다. 따라서 전기 접촉들과 필러의 외부 입자들의 직접적인 접촉이 회피되게 된다. 이후, 전기 접촉들의 위의 영역에서 전기 절연 재료를 제거하면, 그 제거 후에 접촉 표면들 상에 남아 있는 필러의 외부 입자들의 잔류물이 최소화될 수 있다. 그럼으로써, 광전 반도체 소자의 제조 방법 중에 광전 소자의 전기 접촉들이 손상되는 일이 방지되고, 그에 의해 나중의 광전 반도체 소자의 수명이 증가할 뿐만 아니라, 예컨대 나중의 반도체 소자의 광 출력도 향상될 수 있다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 전기 절연 재료와 전기 절연 층은 동일한 재료를 포함한다. 전기 절연 층과 전기 절연 재료는 예컨대 필러의 외부 입자들을 제외하고는 동일한 재료로 형성된다. 그럼으로써, 예컨대 전기 절연 재료로부터 측방 방향으로 전기 절연 층이 벗겨지는 일이 회피된다고 하는 이점이 있는데, 왜냐하면 필러의 외부 입자들을 제외하고는 전기 절연 재료와 전기 절연 층의 서로 접경하는 경계면들이 최대한으로 유사한 특성들을 갖기 때문이다. 예컨대, 전기 절연 재료와 전기 절연 층의 열팽창 계수들이 서로 맞춰져 설정될 수 있다.
적어도 하나의 실시 형태에 따라, 접촉 표면 및/또는 접속 표면의 위의 영역에서 전기 절연 층을 제거함으로써 개구부들을 생성한다. 전기 절연 층은 예컨대 전기 절연 재료와 광전 소자의 모든 노출된 영역들을 완전히 덮는다. 예컨대, 캐리어의 상면에 있는 모든 노출된 영역들도 또한 전기 절연 층에 의해 덮인다. 그러면, 개구부들은 수직 방향으로 전기 절연 층을 통해서는 물론 전기 절연 재료를 통해서도 연속적으로 연장된다. 그 경우, 개구부들의 측면들은 전기 절연 재료에 의해서뿐만 아니라, 전기 절연 층에 의해서도 형성된다.
적어도 하나의 실시 형태에 따라, 전기 절연 층은 적어도 하나의 발광 변환 물질을 함유한다. 발광 변환 물질은 광전 소자 내에서 생성되는 1차 전자기 복사를 적어도 부분적으로 다른 파장의 전자기 복사로 변환하는 역할을 한다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 단계 d) 이전에 광전 소자의 복사 통과 면 상에 적어도 부분적으로 전기 절연 재료를 마련하는데, 이때 전기 절연 재료는 복사에 대한 투과성을 갖는다. 전기 절연 재료는 예컨대 투명하다. 복사 통과 면을 통해, 예컨대 광전 소자 내에서 생성된 전자기 복사가 광전 소자로부터 디커플링되거나, 광전 소자의 외부로부터 복사 통과 면을 통해 광전 소자에 들어오는 전자기 복사가 검출된다. "복사에 대한 투과성을 갖는다"라는 것은 특히 전기 절연 재료가 전자기 복사를 적어도 80%까지, 바람직하게는 90%를 넘기까지 투과한다는 것을 의미한다. 전기 절연 층은 예컨대 측방 방향으로 전기 절연 재료에 직접 접경한다. 그것은 전기 절연 층이 전기 절연 재료 및/또는 광전 소자를 에지 측에서 부분적으로 또는 완전히 둘러싼다는 것을 의미할 수 있다.
적어도 하나의 실시 형태에 따라, 이어서 그리고 단계 d) 이전에 광전 소자를 등지는 전기 절연 재료의 외면 상에 적어도 하나의 변환 층을 마련한다. 광전 소자와 변환 층은 수직 방향으로 적어도 부분적으로 겹치는 것이 바람직하다. 그와 관련하여, "겹친다"라는 것은 수직 방향에 대해 수직으로 된 가상의 평면에 비추인 광전 소자와 변환 층의 수학적 투영들(mathematical projections)이 적어도 부분적으로 중첩한다는 것을 의미한다. 변환 층은 광전 소자 내에서 생성된 전자기 복사를 적어도 부분적으로 다른 파장의 복사로 변환하는 역할을 한다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 전기 절연 층은 복사를 방출하거나 복사를 흡수하고, 광전 소자, 전기 절연 재료, 및 변환 층 상에 그러한 전기 절연 층을 마련한다. "복사를 반사한다"라는 것은 특히 전기 절연 층이 그에 입사하는 전자기 복사를 적어도 80%까지, 바람직하게는 90%를 넘기까지 반사한다는 것을 의미한다. 예컨대, 외부 관찰자에게는 전기 절연 층이 백색으로 보이게 된다. 그를 위해, 예컨대 전기 절연 층에 복사를 반사하는 입자들이 도입되는데, 그러한 입자들은 예컨대 TiO2, BaSO4, ZnO, 및 AlxOy 재료들 중의 적어도 하나로 형성되거나 그 재료들 중의 하나를 함유한다. 복사를 반사하는 입자들은 예컨대 20 중량% 이상 50 중량% 이하, 예를 들어 30 중량%의 농도로 전기 절연 층에 도입된다. 복사를 흡수하는 전기 절연 층의 경우, 외부 관찰자에게는 전기 절연 층이 흑색 또는 유색으로 보일 수 있다. 그 경우, 예컨대 그을음 입자들이 전기 절연 층에 도입된다.
광전 소자를 등지는 변환 층의 외면은 전기 절연 층이 없는 채로 남는다. "전기 절연 층이 없다"라는 것은 광전 소자를 등지는 변환 층의 외면이 전기 절연 층에 의해 덮이지도 않고 수직 방향으로 변환 층의 아래에 전기 절연 층이 놓이지도 않는다는 것을 의미한다. 따라서 복사는 전기 절연 층과 부딪침이 없이 변환 층으로부터 방해를 받지 않고 출사할 수 있다. 기껏해야, 제조 조건에 기인하여 전기 절연 층의 재료 잔류물이 변환 층의 외면에 있을 수 있는 정도만이 가능한데, 그러나 그러한 재료 잔류물도 많아야 10%까지, 바람직하게는 많아야 5%까지 외면을 덮는데 불과하다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 접촉 표면의 위의 영역에서 변환 층을 제거함으로써 개구부들 중의 적어도 하나를 생성한다. 환언하면, 개구부는 수직 방향으로 변환 층을 통해서는 물론 전기 절연 재료를 통해서도 연속적으로 연장된다. 예컨대, 접촉 표면 위의 개구부의 측면들은 완전히 변환 층과 전기 절연 재료에 의해 형성된다.
광전 반도체 소자의 제조 방법의 적어도 하나의 실시 형태에 따라, 변환 층은 수직 방향으로 전기 절연 층과 같은 높이로 형성된다. 그것은 측방 방향으로 변환 층과 전기 절연 층 사이에 어떠한 갭이 형성되지도 않고 어떠한 리세스가 형성되지도 않는다는 것을 의미한다. 예컨대, 변환 층과 전기 절연 층은 함께 연속된 평면을 형성한다. 외부로부터 변환 요소를 바라볼 수 있고, 변환 요소가 외부 관찰자에게 유색으로 보이는 것이 바람직하다.
적어도 하나의 실시 형태에 따라, 단계 c) 이전에 캐리어에 있는 캐리어의 상면에 측방 방향으로 광전 소자와 이격하여 적어도 하나의 전자 소자를 배치하는데, 전자 소자를 캐리어에 배치한 후에 전자 소자의 노출된 영역들 상에 먼저 전기 절연 재료를 마련하고, 이어서 전기 절연 재료의 노출된 영역들 상에 전기 절연 층을 마련한다. 예컨대, 전자 소자를 광전 소자와 동일하게 접촉시킨다. 그것은 그 경우에도 역시 전자 소자를 전기 절연 재료 및/또는 전기 절연 층에 도입된 개구부를 통해 접촉시키되, 개구부에 적어도 부분적으로 전기 전도 재료를 배치한다는 것을 의미한다. 전자 소자는 예컨대 정전기 방전으로 인한 손상에 대한 보호 회로(ESD 보호 회로)를 포함하거나 그러한 ESD 보호 회로이다.
전자 소자는 예컨대 경우에 따라 접촉을 위한 역할을 하는 개구부를 제외하고는 전기 절연 재료에 의해 포지티브 피트 방식으로 완전히 덮인다. 전기 절연 재료가 또한 전기 절연 층에 의해 포지티브 피트 방식으로 덮이면, 예컨대 외부 관찰자에게는 전자 소자가 전기 절연 층에 의해 완전히 덮이고/덮이거나 차폐될 수 있다.
또한, 광전 반도체 소자도 제공된다.
그러한 광전 반도체 소자는 예컨대 상기 실시 형태들 중의 하나 이상과 연계하여 전술한 바와 같은 본 발명에서 기술하는 광전 반도체 소자의 제조 방법에 의해 제조될 수 있다. 그것은 본 발명에서 기술하는 광전 반도체 소자의 제조 방법에 대해 언급한 특징들이 본 발명에서 기술하는 광전 반도체 소자에 대해서도 개시된 것이고, 또한 그 반대로도 개시된 것이라는 것을 의미한다.
적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 상면, 캐리어의 상면의 맞은편에 있는 하면, 및 상면에 배치된 적어도 하나의 접속 표면을 갖는 캐리어를 포함한다.
적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 캐리어의 상면에 배치된 적어도 하나의 광전 소자를 포함하고, 적어도 하나의 광전 소자는 캐리어를 등지는 적어도 하나의 접촉 표면을 구비한다.
적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 광전 소자의 복사 통과 면 상에 마련된 전기 절연 재료를 포함하는데, 전기 절연 재료는 필러의 외부 입자들을 포함하지 않는다.
적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 측방 방향으로 전기 절연 재료에 직접 접경한 전기 절연 층을 포함하는데, 전기 절연 층은 미리 정해질 수 있는 농도의 필러의 외부 입자들을 포함한다.
적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 접촉 표면의 위에서 전기 절연 재료에 도입된 재료 개구부를 포함한다. 재료 개구부는 예컨대 측방 방향으로 재료 개구부의 적어도 하나의 측면에 의해 경계를 이룬다. 그러한 측면들은 완전히 전기 절연 층에 의해 형성될 수 있다. 재료 개구부는 수직 방향으로 전기 절연 재료를 관통하여 연속적으로 연장되는 것이 바람직하다.
적어도 하나의 실시 형태에 따라, 접촉 표면은 재료 개구부의 영역에서 적어도 부분적으로 전기 절연 재료로부터 유리된다. 그것은 접촉 표면과 재료 개구부가 수직 방향으로 적어도 부분적으로 서로 겹친다는 것을 의미한다.
적어도 하나의 실시 형태에 따라, 광전 소자를 등지는 전기 절연 재료의 외면 상에 적어도 하나의 변환 층이 마련되는데, 전기 절연 층은 복사를 반사하거나 복사를 흡수하고, 캐리어를 등지는 변환 층의 외면은 전기 절연 층으로부터 유리된다. 전기 절연 층은 예컨대 측방 방향으로 변환 층은 물론 광전 소자도 완전히 에워싼다. 전기 절연 층은 예컨대 변환 층의 측면들 및 광전 소자와 캐리어의 노출된 영역들을 완전히 포지티브 피트 방식으로 덮는다.
적어도 하나의 실시 형태에 따라, 변환 층에 도입된 층 개구부는 수직 방향으로 적어도 부분적으로 전기 절연 재료에 도입된 재료 개구부와 중첩하는데, 층 개구부와 재료 개구부는 함께 하나의 개구부를 형성한다.
적어도 하나의 실시 형태에 따라, 접속 표면의 위에서 전기 절연 층과 전기 절연 재료에 추가의 개구부가 도입되는데, 접속 표면은 적어도 부분적으로 전기 절연 재료로부터 유리된다.
광전 반도체 소자의 적어도 하나의 실시 형태에 따라, 광전 반도체 소자는 캐리어를 등지는 전기 절연 층의 측면에 부분적으로 배치되고 개구부들 내에 적어도 부분적으로 배치되며 접촉 표면을 접속 표면과 도전 연결하는 전기 전도 재료를 포함한다.
이하, 본 발명에서 기술하는 광전 반도체 소자의 제조 방법 및 본 발명에서 기술하는 광전 반도체 소자를 실시예들 및 첨부 도면들에 의거하여 더욱 상세히 설명하기로 한다. 첨부 도면들 중에서,
도 1 내지 도 5c는 본 발명에서 기술하는 광전 반도체 소자의 제조 방법에 의해 일 실시예를 제조하는 개별 제작 단계들을 나타낸 도면들이다.
도 6은 본 발명에서 기술하는 광전 반도체 소자의 일 실시예를 개략적인 측면도로 나타낸 도면이다.
실시예들 및 첨부 도면들에서는, 동일하거나 동일하게 작용하는 구성 요소들에 동일한 도면 부호들이 각각 부여되어 있다. 도시된 구성 요소들을 축척에 맞는 것들로 보아서는 안 되고, 오히려 보다 나은 이해를 위해 개개의 요소들이 과장되게 크게 도시되어 있을 수 있다.
도 1a는 본 발명에서 기술하는 광전 반도체 소자의 제조 방법의 단계 a)와 단계 b)를 도시하고 있는데, 그 단계들에서는 먼저 상면(12) 및 캐리어(1)의 상면(12)의 맞은편에 있는 하면(11)을 갖는 캐리어(1)를 제공한다. 캐리어(1)는 예컨대 세라믹 재료로 형성된다. 캐리어(1)의 전기 회로 기판 트랙들(121, 123)은 캐리어(1)의 상면(12)과 하면(11)에 부분적으로 표면들을 형성한다. 먼저, 캐리어(1)의 하면(11)을 등지는 회로 기판 트랙(121)의 외면 상에 전기 접촉 층(122)을 마련한다. 전기 접촉 층(122) 상에 광전 소자(2)를 마련한다. 광전 소자(2)는 캐리어(1)를 등지는 접촉 표면(22)을 구비한다. 광전 소자(2)는 자외선 복사 또는 가시광선을 방출하는 복사 방출 반도체 칩일 수 있다. 측방 방향(L1)으로 광전 소자(2)와 이격하여 접촉 층(122) 상에 전자 소자(9)를 마련한다. 전자 소자(9)는 캐리어(1)를 등지는 접촉 표면(91)을 구비한다. 예컨대, 전자 소자(9)는 물론 광전 소자(2)도 관통 연결부(through connection)를 사용하여 전기 회로 기판 트랙(123)을 통해 전기적으로 접촉시킬 수 있다. 그러한 관통 연결부는 예컨대 캐리어(1)의 상면(12)으로부터 캐리어(1)의 하면(11) 쪽으로 캐리어(1)를 완전히 관통하여 연장된다. 그러한 관통 연결부에 의해, 예컨대 나중의 반도체 소자(100)를 표면 실장할 수 있게 된다.
도 1b는 측방 방향(L2)을 따른 캐리어(1) 및 전자 소자(9)를 도시하고 있다. 측방 방향들(L1, L2)은 캐리어(1)의 주 연장 방향과 평행한 가상의 평면을 펼친다. 이때, 측방 방향들(L1, L2)은 그 평면 내에서 서로 수직으로 연장된다. 캐리어(1)를 등지는 전기 회로 기판 트랙(121)의 외면 상에 측방 방향(L2)으로 전자 소자(9)와 이격하여 접속 표면(13)이 마련되되, 수직 방향(V)으로 접속 표면(13)과 회로 기판 트랙(121) 사이에 전기 접촉 재료(122)가 배치되는 것이 도 1b에 도시되어 있다.
도 2a는 다음 단계 c)에서 다시 측방 방향(L2)을 따라 캐리어(1)를 도시하고 있는데, 본 단계에서는 접속 표면(13)과 전기 접촉 재료(122)의 모든 노출된 영역들 상에 그리고 전자 소자(9)와 접촉 표면(91) 상에 복사에 대한 투과성을 갖는 전기 절연 재료(3)를 마련한다. 그러한 마련은 예컨대 디스펜싱(dispensing), 제팅(jetting), 또는 캐스팅(casting)에 의해 수행될 수 있다. 전기 절연 재료(3)는 필러(41)의 외부 입자들(42)을 포함하지 않는다. 본 경우, 전기 절연 재료(3)는 실리콘으로 형성된다.
도 2b에는 측방 방향(L1)을 따라 캐리어(1)가 도시되어 있는데, 광전 소자(2)의 복사 통과 면(23), 광전 소자(2)의 접촉 표면(22), 및 전자 소자(9)와 접촉 표면(91)의 모든 노출된 영역들이 전기 절연 재료(3)에 의해 덮여 있다.
도 3a는 다음 단계에서 광전 소자(2)를 등지는 전기 절연 재료(3)의 외면(32) 상에 변환 층(6)을 마련하는 것을 도시하고 있다.
다음 단계 d)에서 전기 절연 재료(3)와 광전 소자(2)의 모든 노출된 영역들 상에 그리고 캐리어(1)의 상면(12)에 있는 표면 상에 어떻게 전기 절연 층(4)을 완전하게 마련하는지가 도 4a에 도시되어 있다. 전기 절연 층(4)은 전술한 영역들을 포지티브 피트 방식으로 덮는 것이 바람직하다. 전기 절연 층(4)은 필러(41)의 외부 입자들(42)을 포함한다. 본 경우, 전기 절연 층은 미리 정해질 수 있는 농도로 필러(41)가 도입된, 예컨대 실리콘, 에폭시, 또는 실리콘과 에폭시의 혼합물과 같은 매트릭스 재료로 형성된다. 도 4a에 도시된 실시예에서, 필러(41)는 복사를 반사하는 재료이고, 이때 외부 입자들(42)이 복사를 반사하는 입자들로서, 특히 TiO2로 형성될 수 있다. 환언하면, 외부 관찰자에게는 전기 절연 층(4)이 백색으로 보인다. 이때, 전자 소자(9) 및 전기 절연 층(4)에 의해 덮이는 캐리어(1)와 광전 소자(2)의 영역들은 완전히 차폐된다. 전기 절연 층(4)은 수직 방향(V)으로 변환 층(6)과 같은 높이로 형성된다. 이때, 광전 소자(2)를 등지는 변환 층(6)의 외면(62)은 전기 절연 층(4)으로부터 유리된다.
도 4b는 캐리어(1), 광전 소자(2), 전자 소자(9), 및 전기 절연 재료(3)와 전기 절연 층(4)으로 이뤄진 도 4a에 도시된 복합체를 측방 방향(L2)을 따라 도시하고 있다. 도 4b에서 알 수 있는 바와 같이, 접속 표면(13)도 또한 전기 절연 재료(3)에 의해 포지티브 피트 방식으로 완전히 덮이는데, 본 경우에도 역시 전기 절연 재료(3)의 모든 노출된 영역들은 전기 절연 층(4)에 의해 포지티브 피트 방식으로 덮인다.
도 5a에는 후속 단계들 e) 및 f)가 도시되어 있는데, 본 단계들에서는 먼저 광전 소자(2)의 접촉 표면(22)의 위에서뿐만 아니라 전자 소자(9)의 접촉 표면(91)의 위에서도 수직 방향(V)으로 전기 절연 재료(3)와 전기 절연 층(4)을 제거한다. 접촉 표면들(22, 91)은 개구부들(5)에 의해 전기 절연 층(4)과 전기 절연 재료(3)로부터 유리된다. 다음 단계 f)에서는, 개구부들(5)에 전기 전도 재료(8)를 배치하는데, 전기 전도 재료(8)를 개구부들(5) 내에 완전히 채운다. 또한, 캐리어(1)를 등지는 전기 절연 층(4)의 외면 상에 부분적으로 전기 전도 재료(8)가 배치되는 것을 알 수 있다. 단계들 e) 및 f)를 수행함으로써, 광전 반도체 소자(100)가 제조될 수 있다.
도 5b에는 도 5a에 도시된 광전 반도체 소자(100)가 측방 방향(L2)을 따라 도시되어 있다. 본 도면에서, 접속 표면(13)의 위에서도 역시 수직 방향(V)으로 전기 절연 층(4)과 전기 절연 재료(3)를 관통하여 개구부(5)가 도입된다는 것을 알 수 있다. 개구부(5)에는 전기 전도 재료(8)가 배치되는데, 본 경우에도 전기 전도 재료(8)는 접속 표면(13)의 위에 도입된 개구부(5)를 완전히 채운다.
도 5c에는 도 5a 및 도 5b에 도시된 광전 반도체 소자(100)가 개략적인 평면도로 도시되어 있다. 전기 전도 재료(8)가 전자 소자(9)의 접촉 표면(91)뿐만 아니라 광전 소자(2)의 접촉 표면(22)도 각각 접속 표면(13)과 전기적으로 접촉시키고, 측방 방향(L2)으로 접속 표면(13)과 양 접촉 표면들(22, 91) 사이에서 연장되는 것을 알 수 있다.
도 6에는 본 발명에서 기술하는 광전 반도체 소자(100)가 측방 방향(L2)을 따른 측면 단면도로 도시되어 있다. 그러한 광전 반도체 소자(100)는 상면(12) 및 상면(12)의 맞은편에 있는 하면(11)을 갖는 캐리어(1)를 포함한다. 또한, 광전 반도체 소자(100)는 상면(12)에 배치된 접속 표면(13)을 포함한다. 캐리어(1)를 등지는 회로 기판 트랙(121)의 외면 상에는 접촉 층(122)이 마련된다. 접촉 층(122) 상에는 광전 소자(2) 가 마련된다. 광전 소자(2)는 캐리어(1)를 등지는 접촉 표면(22)을 구비한다.
또한, 광전 소자(2)의 복사 통과 면(23) 상에는 전기 절연 재료(3)가 마련되어 복사 통과 면(23)을 완전히 덮는다. 광전 소자(2)를 등지는 전기 절연 재료(3)의 외면(32) 상에 변환 층(6)이 마련되는 것을 도 6에서 더 알 수 있다.
접촉 표면(22)의 위에서 전기 절연 재료(3)에 도입된 재료 개구부(51)에 의해, 접촉 표면(22)이 적어도 부분적으로 전기 절연 재료(3)로부터 유리된다. 또한, 재료 개구부(51)의 위에서 수직 방향(V)으로 변환 층(6)에 층 개구부(52)가 도입되는데, 층 개구부(52)는 수직 방향(V)으로 재료 개구부(51)와 중첩한다. 층 개구부(52)와 재료 개구부(51)에 의해, 연속된 개구부(5)가 형성된다. 또한, 접속 표면(13)의 위에서 수직 방향(V)으로 전기 절연 층(4)과 전기 절연 재료(3)에 또 다른 개구부(5')가 도입되고, 그에 따라 본 경우에도 접속 표면(13)이 적어도 부분적으로 전기 절연 재료(3)로부터 유리된다. 캐리어(1)를 등지는 전기 절연 층(4)의 측면에서는, 측방 방향(L2)으로 접촉 표면(22)과 접속 표면(13) 사이에서 전기 절연 층(4)의 바로 위에 전기 전도 재료(8)가 연장된다. 이때, 전기 전도 재료(8)는 개구부들(5, 5')에 배치되어 그 개구부들(5, 5')을 완전히 채운다. 그것은 전기 전도 재료(8)가 접촉 표면(22)을 접속 표면(13)과 도전 연결한다는 것을 의미한다. 전기 절연 층(4)은 복사를 반사하거나 복사를 흡수하고, 수직 방향(V)으로 캐리어(1)를 등지는 변환 층(6)의 외면(62)과 같은 높이로 형성되는데, 외면(62)은 전기 절연 층(4)으로부터 유리된다.
본 발명은 실시예들에 의거한 설명에 의해 한정되는 것이 아니다. 오히려, 본 발명은 임의의 새로운 특징 및 특징들의 임의의 조합을 설혹 그 특징 또는 조합이 특허 청구 범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도 포함하는 것으로, 특히 그것은 특허 청구 범위의 특징들의 임의의 조합을 포함한다.
본 특허 출원은 독일 특허 출원 102010044560.6의 우선권을 주장하는바, 이로써 그 개시 내용이 본원에 참조로 포함된다.

Claims (17)

  1. 광전 반도체 소자(100)를 제조하는 방법에 있어서,
    a) 캐리어(1)를 제공하는 단계로서, 상면(12), 상기 캐리어(1)의 상면(12)의 맞은편에 있는 하면(11), 및 상기 캐리어(1)의 상면(12)에 배치된 적어도 하나의 접속 표면(13)을 갖는 것인, 상기 캐리어(1)를 제공하는 단계;
    b) 상기 캐리어(1)를 등지는 적어도 하나의 접촉 표면(22)을 구비하는 적어도 하나의 광전 소자(2)를 상기 캐리어(1)의 상면(12)에 마련하는 단계;
    c) 전기 절연 재료(3)를 상기 접촉 표면(22)과 상기 접속 표면(13) 상에 마련하는 단계;
    d) 상기 전기 절연 재료(3), 상기 광전 소자(2) 및 상기 캐리어(1)의 노출된 영역들 상에 전기 절연 층(4)을 마련하는 단계로서, 상기 전기 절연 층(4)은 복사를 반사하거나 복사를 흡수하거나 복사를 변환하는 입자의 형태로 필러(41)의 외부 입자(42)를 가지고, 상기 외부 입자는 상기 전기 절연 층(4) 내에 미리 정해질 수 있는 농도로 의도적으로 도입되며, 어떠한 필러(41)의 외부 입자(42)도 상기 절연 재료(3) 내에 의도적으로 도입되지 않는 것인, 상기 절연 층(4)을 마련하는 단계;
    - 상기 접촉 표면(22) 또는 상기 접속 표면(13) 위의 영역 내에서, 또는 상기 접촉 표면(22) 및 상기 접속 표면(13) 양자 모두의 위의 영역 내에서 상기 전기 절연 층(4)을 제거함으로써 개구부들(5)을 생성하는 단계;
    e) 상기 접촉 표면(22) 및 상기 접속 표면(13)의 위의 영역 내에서 적어도 상기 전기 절연 재료(3)를 제거함으로써 상기 전기 절연 재료(3) 내에 적어도 2개의 개구부들(5)을 생성하는 단계; 및
    f) 상기 전기 절연 층(4) 상에, 그리고 상기 개구부들(5) 내에 전기 전도 재료(8)를 배치하는 단계로서, 상기 전기 전도 재료(8)가 상기 접촉 표면(22)을 상기 접속 표면(13)과 전기 전도적으로 연결하는 것인, 상기 전기 전도 재료(8)를 배치하는 단계를 포함하는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  2. 제 1 항에 있어서, 상기 전기 절연 재료(3)와 상기 전기 절연 층(4)이 동일한 재료를 포함하는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 전기 절연 층(4)이 적어도 하나의 발광 변환 물질을 함유하는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 단계 d) 이전에 상기 전기 절연 재료(3)가 상기 광전 소자(2)의 복사 통과 면(23) 상에 마련되고, 상기 전기 절연 재료(3)는 복사에 대한 투과성을 갖는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  5. 제 4 항에 있어서, 단계 d) 이전에 상기 광전 소자(2)를 등지는 상기 전기 절연 재료(3)의 외면(32) 상에 적어도 하나의 변환 층(6)이 마련되는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  6. 제 5 항에 있어서, 상기 전기 절연 층(4)은 복사를 반사하거나 복사를 흡수하되 상기 전기 절연 층(4)은 상기 광전 소자(2), 상기 전기 절연 재료(3), 및 상기 변환 층(6)의 노출된 영역들 상에 마련되며, 상기 광전 소자(2)를 등지는 변환 층(6)의 외면은 상기 전기 절연 재료(4) 없이 남아있는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  7. 제 5 항에 있어서, 상기 접촉 표면(22)의 위의 영역 내에서 상기 변환 층(6)을 제거함으로써 상기 개구부들(5) 중의 적어도 하나를 생성하는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  8. 제 5 항에 있어서, 수직 방향(V)으로 상기 변환 층(6)이 상기 전기 절연 층(4)과 같은 높이로 형성되는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서, 단계 c) 이전에 상기 캐리어(1)에 있는 상기 캐리어(1)의 상면(12)에 측방 방향(L)으로 상기 광전 소자(2)와 이격하여 적어도 하나의 전자 소자(9)를 배치하되, 상기 전자 소자(9)를 상기 캐리어(1)에 배치한 후에 먼저 상기 전자 소자(9)의 노출된 영역들 상에 상기 전기 절연 재료(3)를 마련하고, 후속하여 상기 전기 절연 재료(3)의 노출된 영역들 상에 상기 전기 절연 층(4)을 마련하는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 외부 입자(42)는 TiO2, BaSO4, ZnO, AlxOy, 그을음 입자의 재료들 중 적어도 하나로부터 형성되거나, 상기 재료들 중 적어도 하나를 갖는 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 전기 절연 재료(3) 내의 상기 필러(41)의 외부 입자(42)의 농도는 상기 필러(41)의 외부 입자(42)가 물리적 또는 화학적으로, 또는 물리적이면서 화학적으로 상기 전기 절연 재료(3)의 특성들에 악영향을 미치지 않을 정도의 낮은 농도인 것을 특징으로 하는 광전 반도체 소자(100)의 제조 방법.
  12. 광전 반도체 소자(100)로서,
    - 캐리어(1)로서, 상면(12), 상기 캐리어(1)의 상면(12)의 맞은편에 있는 하면(11), 및 상기 상면(12)에 배치된 적어도 하나의 접속 표면(13)을 갖는 것인, 상기 캐리어(1);
    - 상기 캐리어(1)의 상면(12)에 배치되고, 상기 캐리어(1)를 등지는 적어도 하나의 접촉 표면(22)을 구비하는 적어도 하나의 광전 소자(2);
    - 상기 광전 소자(2)의 복사 통과 면(23) 상에 마련되는 전기 절연 재료(3);
    - 측방 방향(L)으로 상기 전기 절연 재료(3)에 직접 접하는 전기 절연 층(4)으로서, 상기 전기 절연 층(4)은 복사를 반사하거나 복사를 흡수하거나 복사를 변환하는 입자의 형태로 필러(41)의 외부 입자(42)를 가지고, 상기 필러의 외부 입자는 상기 전기 절연 층(4) 내에 미리 정해질 수 있는 농도로 의도적으로 도입되며, 어떠한 필러(41)의 외부 입자(42)도 상기 전기 절연 재료(3) 내에 의도적으로 도입되지 않는 것인, 상기 전기 절연 층(4); 및
    - 상기 캐리어(1)를 등지는 상기 전기 절연 층(4)의 측면에 부분적으로 배치되는 전기 전도 재료(8)를 포함하고,
    - 상기 전기 절연 층(4)은 상기 전기 절연 재료(3) 또는 상기 광전 소자(2), 또는 상기 전기 절연 재료(3)와 상기 광전 소자(2) 모두를 에지 측에서 부분적으로 또는 전체적으로 둘러싸고,
    - 상기 접촉 표면(22) 위의 영역 내에서, 상기 전기 절연 층(4)은 개구들(5)을 구비하고,
    - 상기 접촉 표면(22) 위의 재료 개구부(51)는 상기 전기 절연 재료(3)에 도입되며,
    - 상기 재료 개구부(51)의 영역 내의 상기 접촉 표면(22)은 상기 전기 절연 재료(3)가 없고,
    - 상기 접속 표면(13)의 위에서 상기 전기 절연 층(4)과 상기 전기 절연 재료(3)에 추가의 개구부(5')가 도입되되, 상기 접속 표면(13)은 부분적으로 상기 전기 절연 재료(3)가 없는 것을 특징으로 하는 광전 반도체 소자(100).
  13. 제 12 항에 있어서, 상기 광전 소자(2)를 등지는 상기 전기 절연 재료(3)의 외면(32) 상에 적어도 하나의 변환 층(6)이 마련되되, 상기 전기 절연 층(4)은 복사를 반사하거나 복사를 흡수하고, 상기 캐리어(1)를 등지는 상기 변환 층(6)의 외면(62)은 상기 전기 절연 층(4)이 없는 것을 특징으로 하는 광전 반도체 소자(100).
  14. 제 13 항에 있어서, 상기 변환 층(6)에 도입되는 층 개구부(52)가 상기 전기 절연 재료(3)에 도입된 재료 개구부(51)와 수직 방향(V)으로 적어도 부분적으로 중첩되되, 상기 재료 개구부(51)와 상기 층 개구부(52)가 함께 개구부(5)를 형성하는 것을 특징으로 하는 광전 반도체 소자(100).
  15. 제 14 항에 있어서, 상기 전기 전도 재료(8)는 상기 개구부들(5, 5') 내에 배치되고, 상기 접촉 표면(22)은 상기 접속 표면(13)에 전기 전도적으로 연결되는 것을 특징으로 하는 광전 반도체 소자(100).
  16. 제 12 항 또는 제 13 항에 있어서, 상기 접속 표면(13) 또는 상기 접촉 표면(22) 중 하나, 또는 상기 접속 표면(13) 및 상기 접촉 표면(22) 양자 모두는 상기 전기 절연 층(4)과 직접 접촉하지 않는 것을 특징으로 하는 광전 반도체 소자(100).
  17. 제 12 항 또는 제 13 항에 있어서, 상기 전기 전도 재료(8)는 부분적으로 상기 전기 절연 층(4)과 직접 접촉하도록 배치되는 것을 특징으로 하는 광전 반도체 소자(100).
KR1020137008785A 2010-09-07 2011-08-29 광전 반도체 소자의 제조 방법 KR101457827B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010044560A DE102010044560A1 (de) 2010-09-07 2010-09-07 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102010044560.6 2010-09-07
PCT/EP2011/064836 WO2012031932A1 (de) 2010-09-07 2011-08-29 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Publications (2)

Publication Number Publication Date
KR20130079530A KR20130079530A (ko) 2013-07-10
KR101457827B1 true KR101457827B1 (ko) 2014-11-04

Family

ID=44582993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137008785A KR101457827B1 (ko) 2010-09-07 2011-08-29 광전 반도체 소자의 제조 방법

Country Status (7)

Country Link
US (1) US9224931B2 (ko)
EP (1) EP2614538A1 (ko)
JP (1) JP5639271B2 (ko)
KR (1) KR101457827B1 (ko)
CN (1) CN103098248B (ko)
DE (1) DE102010044560A1 (ko)
WO (1) WO2012031932A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10186645B2 (en) * 2016-09-01 2019-01-22 Lumileds Llc White-appearing semiconductor light-emitting devices having a temperature sensitive low-index particle layer
JP6864082B2 (ja) * 2016-09-01 2021-04-21 ルミレッズ リミテッド ライアビリティ カンパニー 感温性の低屈折率粒子層を備えた白色に見える半導体発光デバイス
US11081628B2 (en) 2016-09-01 2021-08-03 Lumileds Llc White-appearing semiconductor light-emitting devices having a temperature sensitive low-index particle layer
DE102019100794A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Laservorrichtung und verfahren zur herstellung einer laservorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121911A1 (en) 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
US20080128733A1 (en) 2002-06-26 2008-06-05 Yoo Myung Cheol Thin film light emitting diode
DE102008049069A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
EP2216834A1 (en) * 2007-11-29 2010-08-11 Nichia Corporation Light-emitting device and its manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
KR101047683B1 (ko) 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
DE102006015212B4 (de) 2006-03-30 2017-05-04 Bundesdruckerei Gmbh Verfahren zum Schutz eines beweglichen Gutes, insbesondere eines Fahrzeugs, gegen unberechtigte Nutzung
DE102006015115A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
JP5151301B2 (ja) * 2007-08-06 2013-02-27 日亜化学工業株式会社 半導体発光素子及びその製造方法
US7791093B2 (en) * 2007-09-04 2010-09-07 Koninklijke Philips Electronics N.V. LED with particles in encapsulant for increased light extraction and non-yellow off-state color
JP5558665B2 (ja) 2007-11-27 2014-07-23 パナソニック株式会社 発光装置
KR101449030B1 (ko) * 2008-04-05 2014-10-08 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP2010040894A (ja) 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102008049188A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102010027253B4 (de) * 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010034565A1 (de) 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128733A1 (en) 2002-06-26 2008-06-05 Yoo Myung Cheol Thin film light emitting diode
US20080121911A1 (en) 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
EP2216834A1 (en) * 2007-11-29 2010-08-11 Nichia Corporation Light-emitting device and its manufacturing method
DE102008049069A1 (de) 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20140131739A1 (en) 2014-05-15
DE102010044560A1 (de) 2012-03-08
EP2614538A1 (de) 2013-07-17
CN103098248B (zh) 2016-01-20
JP2013539604A (ja) 2013-10-24
CN103098248A (zh) 2013-05-08
KR20130079530A (ko) 2013-07-10
WO2012031932A1 (de) 2012-03-15
US9224931B2 (en) 2015-12-29
JP5639271B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
KR101645303B1 (ko) 광전자 반도체 컴포넌트
KR101786526B1 (ko) 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
US20180033931A1 (en) Optoelectronic semiconductor component
KR101616153B1 (ko) 땜납 레지스트층을 갖는 봉지된 광전 반도체 장치 및 그 제조 방법
KR100998010B1 (ko) 발광소자 패키지 및 그 제조방법
KR101843402B1 (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
KR101457827B1 (ko) 광전 반도체 소자의 제조 방법
US10411168B2 (en) Semiconductor component having a small structural height
KR101659677B1 (ko) 광원 일체형 광센서 및 광원 일체형 광센서의 제조방법
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
US8212272B2 (en) Light-emitting diode
US8633499B2 (en) Light emitting device
KR20120080608A (ko) 광전 모듈
KR101543563B1 (ko) 광전자 반도체 컴포넌트
KR101693545B1 (ko) 전기 컴포넌트 및 전기 컴포넌트들을 생산하기 위한 방법
KR20120079084A (ko) 방사선 방출면 및 절연 층을 갖는 적어도 하나의 제 1 반도체 몸체를 포함하는 광전자 모듈 그리고 상기 광전자 모듈을 제조하기 위한 방법
KR101761853B1 (ko) 발광소자
KR101675008B1 (ko) 광전자 모듈 그리고 광전자 모듈을 제조하기 위한 방법
KR102085238B1 (ko) 전자소자 모듈
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20160059451A (ko) 패키지 구조체 및 그 제조 방법, 및 캐리어
JP5838142B2 (ja) 半導体デバイスおよびその製造方法
TW201505213A (zh) 光電組件及光電組件的製備方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 4