KR101761853B1

KR101761853B1 - 발광소자

Info

Publication number: KR101761853B1
Application number: KR1020100092329A
Authority: KR
Inventors: 윤선진
Original assignee: 서울반도체 주식회사
Priority date: 2010-09-20
Filing date: 2010-09-20
Publication date: 2017-07-26
Also published as: KR20120030673A

Abstract

발광소자가 개시된다. 이 발광소자는, 상면으로부터 저면까지 연장된 전극들을 포함하는 기판과; p형 도핑과 n형 도핑에 의해 상기 기판에 영역적으로 형성되는 복수의 다이오드들과; 상기 기판의 상면에 실장되는 발광다이오드와; 상기 다이오드들과 상기 발광다이오드를 포함하는 브릿지 회로를 구성하도록, 상기 발광다이오드와 상기 복수의 다이오드들과 상기 전극들을 전기적으로 연결하는 도전 재료들을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}

본 발명은 발광소자에 관한 것으로서, 더 상세하게는, 브릿지 회로를 구성하는 다이오드들이 n형 도핑 및 p형 도핑에 의해 통합되어 있는 기판을 포함하는 발광소자에 관한 것이다.

세라믹 기판과 그 세라믹 기판 상에 실장된 하나 이상의 발광다이오드를 포함하는 발광다이오드가 잘 알려져 있다. 세라믹 기판은 통상 Al₂O₃를 주성분으로 하며, 전극들, 즉, 음극 전극과 양극 전극으로, 세라믹 기판을 관통하는 도전성의 비아(via)를 포함한다. 발광다이오드는 칩의 형태로 세라믹 기판의 상면에 실장되어 칩의 전극들 각각은 세라믹 기판의 상면으로 노출된 비아들의 상단에 각각 연결된다.

위와 같은 발광소자로는 세라믹 기판에 형성된 비아들에 의해 발광다이오드를 직류 전원에 연결하여 발광 동작시키는 방식의 것과, 세라믹 기판에 복수의 칩을 직, 병렬로 연결하여 교류 구동용으로 만들어 교류 전원에 의해 발광 동작시키는 방식의 것이 있다. 전자(前者)의 발광소자는 직류 전원에서만 사용 가능하다는 한계를 지니며, 후자(候者) 발광소자는, 교류 전원 하에서 사용 가능하지만, 많은 수의 발광다이오드를 직 병렬로 연결하여야 하기 때문에, 사용되는 발광다이오드 칩의 개수가 많아져 가격을 상승시키고, 발광다이오드 칩들이 차지하는 면적을 증가시켜 발광소자의 소형 경박화에 역행한다.

따라서, 본 발명이 해결하고자 하는 하나의 과제는, 발광다이오드가 실장되는 기판에 p형 도핑과 n형 도핑에 의해 형성된 다이오드들을 이용하여, 발광다이오드의 교류 구동을 가능하게 하는 회로를 구성한 발광소자를 제공하는 것이다.

또한, 본 발명이 해결하고자 하는 하나의 과제는, p형 도핑과 n형 도핑에 의해 형성된 다이오드들을 포함하는 기판에 발광다이오드의 구동 특성 및/또는 광학 특성을 좋게 하는 여러 기능들을 통합한 발광소자를 제공하는 것이다.

본 발명의 일측면에 따른 발광소자는, 상면으로부터 저면까지 연장된 전극들을 포함하는 기판과; p형 도핑과 n형 도핑에 의해 상기 기판에 영역적으로 형성되는 복수의 다이오드들과; 상기 기판의 상면에 실장되는 발광다이오드와; 상기 다이오드들과 상기 발광다이오드를 포함하는 브릿지 회로를 구성하도록, 상기 발광다이오드와 상기 복수의 다이오드들과 상기 전극들을 전기적으로 연결하는 도전 재료들을 포함하다. 이때, 상기 기판은 단결정 실리콘 기판인 것이 바람직하다.

일 실시예에 따라, 상기 전극들은 상기 기판을 관통하는 제1 비아와 제2 비아를 포함한다.

일 실시예에 따라, 상기 복수의 다이오드들은 각각은 상기 p형 도핑과 상기 n형 도핑에 의해 형성된 n-도핑 영역과 p-도핑 영역을 포함한다.

일 실시예에 따라, 상기 복수의 발광다이오드들은, p-도핑 영역 및 상기 p-도핑 영역 상에 놓인 n-도핑 영역을 포함하는 제1 다이오드 및 제2 다이오드와, n-도핑 영역 및 상기 n-도핑 영역 상에 놓인 p-도핑 영역을 포함하는 제3 다이오드 및 제4 다이오드를 포함한다.

일 실시예에 따라, 상기 도전 재료들은 상기 기판 상에 형성되며, 적어도 일부가 상기 n-도핑 영역 또는 상기 p-도핑 영역 상에 놓이는 도전 패드를 포함한다. 더 바람직하게는, 상기 도전 재료들은, 상기 제1 다이오드의 n-도핑 영역과 상기 제2 다이오드의 n-도핑 영역을 연결하는 제1 도전 패드와, 상기 제3 다이오드의 p-도핑 영역과 상기 제4 다이오드의 p-도핑 영역을 연결하는 제2 도전 패드와, 상기 제1 다이오드의 p-도핑 영역과 상기 제3 다이오드의 n-도핑 영역을 연결하는 제3 도전 패드와, 상기 제2 다이오드의 p-도핑 영역과 상기 제4 다이오드의 n-도핑 영역을 연결하는 제4 도전 패드를 포함하며, 상기 발광다이오드는 와이어 본딩 또는 플립칩 본딩에 의해 상기 제1 도전 패드 및 상기 제2 도전 패드에 각각 전기적으로 연결된다. 또한, 상기 기판에 형성된 전극들은, 금속 패드 또는 배선에 의해 상기 제3 도전 패드와 전기적으로 연결되는 제1 전극과, 금속 패드 또는 배선에 의해 상기 제4 도전 패드와 전기적으로 연결되는 제2 전극을 포함한다.

일 실시예에 따라, 상기 기판은 상면에 형성된 캐비티를 포함하며, 상기 캐비티 내에 상기 발광다이오드와 상기 다이오드들이 위치한다. 또한, 발광소자는 상기 발광다이오드와 상기 다이오드들을 덮도록 상기 기판 상에 배치되는 투광성 보호재를 더 포함할 수 있다. 상기 도전 재료들은 상기 캐비티 내 바닥면에 형성되고 와이어 본딩 또는 플립칩 본딩에 의해 상기 발광다이오드의 전극들과 직접 연결되는 도전 패드들을 포함하되, 절연막이 상기 도전 패드들을 제외하고 상기 바닥면을 덮도록 형성된다. 상기 절연막의 상면에 형성된 반사막을 더 포함하는 것이 좋으며, 그 위로는 상기 반사막을 덮어 보호하는 투광성 보호막이 더 형성될 수 있다.

본 발명의 다른 측면에 따라, 캐비티가 형성된 단결정 실리콘 기판;과 상기 캐비티 하부에 형성되며, 상기 단결정 실리콘 기판을 관통하도록 형성된 비아들;과 n형 도핑과 p형 도핑에 의해 상기 캐비티 내 바닥면에 영역적으로 형성되는 복수의 다이오드들과; 상기 캐비티 내 바닥면에 실장되는 발광다이오드와; 상기 발광다이오드와 상기 복수의 다이오드들과 상기 전극들을 전기적으로 연결하는 도전재료들과; 상기 캐비티를 덮도록 형성되는 투광성의 보호부재를 포함하는 발광소자 제공된다.

본 발명의 실시예들에 따르면, 기판 상에 많은 수의 발광다이오드 칩들이 복잡하게 배열되거나, 또는, 많은 수의 발광다이오드 칩을 실장하기 위한 대면적의 기판이 이용되지 않더라도, p형 도핑과 n형 도핑에 의해 기판(특히, 단결정 실리콘 기판)에 형성된 복수의 다이오드들을 이용함으로써, 발광다이오드의 교류 작동이 가능한 발광소자를 구현할 수 있다. 특히, p형 도핑과 n형 도핑에 의해 형성된 다이오드들과 기판에서 배선 용도로 이용되는 도전 재료들을 이용함으로써, 하나의 발광다이오드로만도 교류 구동이 가능한 발광소자를 구현하게 되었다.

도 1은 본 발명의 일 실시예에 따른 발광소자의 평면도.
도 2는 도 1의 A-A를 따라 취해진 단면도.
도 3은 도 1 및 도 2에 도시된 발광소자의 등가회로도.
도 4 내지 도 6은 도 1 및 도 2에 도시된 발광소자를 제조하는 각 공정과 그 공정에 의해 형성되는 구성요소들을 설명하기 위한 도면들.
도 7은 본 발명의 다른 실시예에 따른 발광소자를 도시한 단면도.
도 8은 본 발명의 또 다른 실시예에 따른 발광소자를 도시한 단면도.

도 1은 본 발명의 일 실시예에 따른 발광소자의 평면도이고, 도 2는 도 1의 A-A를 따라 취해진 단면도이며, 도 3은 도 1 및 도 2에 도시된 발광소자의 등가회로도이다.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광소자(1)는, 비정질 실리콘 재질의 기판(100)과, p형 도핑과 n형 도핑에 의해 상기 기판(100)에 영역적으로 형성된 복수의 다이오드들(210, 220, 230, 240; 총괄하여 200)들과, 상기 기판(100)에 실장된 발광다이오드(300)를 포함한다.

상기 기판(100)의 상면에는 캐비티(101)가 형성되고, 상기 캐비티(101) 내 바닥면에는 상기 발광다이오드(300)와 상기 다이오드들(210, 220, 230, 240; 총괄하여 200)이 위치한다. 상기 캐비티(101) 내의 발광다이오드(300) 등을 보호하기 위해, 투광성의 보호부재 또는 봉지재(500; 도 2에 잘 도시됨)가 상기 캐비티(101)를 덮도록 배치된다. 이때, 상기 봉지재(500) 위로 렌즈(540; 도 2에 잘 도시됨)가 더 설치될 수 있다.

상기 발광소자(1)는 도 3에 도시된 것과 같은 브릿지 회로를 포함하며, 이 브릿지 회로는 상기 다이오드들(210, 220, 230, 240)과 상기 발광다이오드(300)를 포함한다. 상기 다이오드들(210, 220, 230, 240)과 상기 발광다이오드(300)를 포함하는 브릿지 회로를 구성하도록, 상기 기판(100)은, 도 1 및 도 2에 도시된 바와 같이, 교류 전원에 연결될 수 있도록 형성된 전극들(110, 120)을 포함하며, 도전 재료들에 의해 상기 전극(110, 120)들, 다이오드들(210, 220, 230, 24)들, 그리고, 발광다이오드(300)가 전기적으로 연결되어 하나의 브릿지 회로를 구성한다. 상기 전극들로는 상기 기판(100)을 상하로 관통하는 제1 비아(110)와 제2 비아(120)가 이용된다.

도 1에 잘 도시된 바와 같이, p형 도핑과 n형 도핑에 의해 기판(100)에 형성되는 다이오드들로는, 각각 p-도핑 영역과 n-도핑 영역을 포함하는 제1 다이오드(210), 제2 다이오드(220), 제3 다이오드(230), 제4 다이오드(240)가 포함된다. 또한, 상기 브릿지 회로 구성을 위한 도전 재료들로는 기판(110)에 형성된 도전 패드들(400)이 이용되며, 이 패드들(400)은, 제1 다이오드(210)의 n-도핑 영역(212)과 제2 다이오드(220)의 n-도핑 영역(222)을 연결하는 제1 도전 패드(410)와, 상기 제3 다이오드(230)의 p-도핑 영역(231)과 상기 제4 다이오드의 p-도핑 영역(241)을 연결하는 제2 도전 패드(420)와, 상기 제1 다이오드(210)의 p-도핑 영역(211)과 상기 제3 다이오드(230)의 n-도핑 영역(232)을 연결하는 제3 도전 패드(430)와, 상기 제2 다이오드(220)의 p-도핑 영역(221)과 상기 제4 다이오드(240)의 n-도핑 영역(242)을 연결하는 제4 도전 패드(440)를 포함한다.

또한, 추가적인 도전 재료들로서, 제3 도전 패드(430)와 제1 비아(110) 사이를 연결하는 패드 또는 패드 연장부(450)와, 제4 도전 패드(440)와 제2 비아(120) 사이를 연결하는 패드 또는 패드 연장부(460)가 이용된다. 이때, 패드 또는 패드 연장부(450, 460) 대신에 본딩 와이어가 이용될 수도 있다. 또한, 발광다이오드(200)는 서로 반대되는 극성을 갖는 전극(미도시함)들이 도전 재료들에 의해 상기 제1 도전 패드(410) 및 상기 제2 도전 패드(420)에 각각 연결된다. 와이어 본딩을 이용하는 경우, 발광다이오드(300)의 전극과 제1 또는 제2 도전 패드(410 또는 420) 사이는 와이어(w)에 의해 연결되지만, 플립칩 본딩인 경우 발광다이오드(300)의 전극들과 제1 또는 제2 도전 패드(410 또는 420) 사이는 금속 범프에 의해 연결된다.

이하에서는 전술한 것과 같은 발광소자의 각 요소들 및 그들을 구성하는 방법에 대하여 차례대로 설명한다.

도 4의 (a) 및 (b) 각각은 다이오드들이 형성되기 전의 기판을 보여주는 평면도와 단면도이다. 도 3에 도시된 기판(100)은, 단결정 실리콘 재질로 이루어지며, 예를 들면 식각 공정 등을 통해 형성된 캐비티(101)를 상면에 포함한다. 캐비티(101) 내에는 관통 전극들, 즉, 비아(110, 120)들이 마련되며, 이 비아(110, 120)들은 기판의 상면 중 캐비티의 바닥면으로부터 기판(100)을 관통하여 기판(100)의 저면까지 연장된다. 상기 비아(110, 120)들의 형성을 위해, 기판(100)을 관통하는 홀들이 형성되고, 그 홀들 내로 구리(Cu), 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni) 또는 다른 전도성 금속재료를 충전되어, 상기 비아(110, 120)들이 형성된다. 비아(110, 120)들은 소자 외부로부터 소자 내부로 전기 신호를 전달하는 역할을 하여, 특히, 소자와 외부 전원과의 전기적 연결에 이용된다. 또한, 상기 기판(100)은 상기 캐비티(101) 상부 둘레를 따라 형성된 단(102)을 포함하는데, 이 단(102)은, 액상 또는 겔상 수지를 상기 캐비티(101) 내에 채워 투광성의 봉지재를 형성하는 경우, 수지의 흘러 넘침을 방지하는 역할을 할 수 있다.

도 5의 (a) 및 (b) 각각은 다이오드들이 형성된 후의 기판을 보여주는 평면도와 단면도이다. 도 5를 참조하면, 기판(100)의 상면, 특히, 캐비티(101)의 바닥면에 다이오드들(210, 220, 230, 240; 총괄하여 200), 즉, p-도핑 영역(211 또는 221) 및 상기 p-도핑 영역(211 또는 221) 상에 그보다 작은 크기로 놓인 n-도핑 영역(212 또는 222)을 포함하는 제1 다이오드(210, 220)와, n-도핑 영역(232, 242) 및 그 보다 작은 크기로 상기 n-도핑 영역(232, 242) 상에 놓인 p-도핑 영역(231, 241)을 포함하는 제3 다이오드 및 제4 다이오드(230, 240)가 형성된다. 상세한 설명 및 특허청구범위에서, p형 웰 또는 n형 웰의 상부를 p-도핑 영역 또는 n-도핑 영역이라 정의한다.

상기 제1 및 제2 다이오드(210, 220)를 형성함에 있어서, 기판(100)의 상면, 특히, 캐비티 바닥면에, 마스크와 포토레지스터를 적용하여 창(window)을 형성한 후, 그 창을 통해 보론(boron) 등과 같은 p형 불순물을 주입하고, p형 불순물의 확산 공정을 통하여 p형 웰을 형성함으로써, 상기 창에 대응되게 p-도핑 영역(211 또는 221)을 기판(100)의 상면에 형성할 수 있으며, 다음, 마스크와 포토레지스터를 적용에 의해 p-도핑 영역(211 또는 221)의 일부를 노출시키는 창을 형성한 후, 이온 주입법을 이용하여 상기 창을 통해 인(phosphorus) 등과 같은 n형 불순물을 얇게 도핑함으로써, p형 웰의 상단, 즉, p-도핑 영역(211 또는 221) 위로 n-도핑 영역(212, 222)을 형성할 수 있다.

상기 제3 및 제4 다이오드(230, 240)를 형성함에 있어서, 기판(100)의 상면, 특히, 캐비티 바닥면에, 마스크와 포토레지스터를 적용하여 창(window)을 형성한 후, 그 창을 통해 인(phosphorus) 등과 같은 n형 불순물을 주입하고, n형 불순물의 확산 공정을 통하여 n형 웰을 형성함으로써, 상기 창에 대응되게 n-도핑 영역(232 또는 242)을 기판(100)의 상면에 형성할 수 있으며, 다음, 마스크와 포토레지스터를 적용에 의해 n-도핑 영역(232 또는 242)의 일부를 노출시키는 창을 형성한 후, 이온 주입법을 이용하여 상기 창을 통해 보론(boron) 등과 같은 p형 불순물을 얇게 도핑함으로써, n형 웰의 상단, 즉, n-도핑 영역(232 또는 242) 위로 p-도핑 영역(231, 241)을 형성할 수 있다.

p형 Si 또는 n형 Si을 형성할 수 있는 전술한 것과 같은 불순물(impurities)은 고온에서 주입되며, 뒤 이어 수행되는 불순물의 확산 공정을 통하여, p형 웰 또는 n형 웰이 형성된다. 불순물의 확산 공정은 850~1150℃의 온도에서 대략 2시간에 걸쳐서 이루어졌다. 이때, 확산을 위한 전체 시간 중 최고 온도에 이르기 위한 샘플 가열 및 냉각 시간(ramping period)이 20분 정도 포함되어 있으나, 웰이 옆으로 과도하게 퍼지는 현상을 막기 위해 가열 및 냉각시간을 점차 줄이는 것이 바람직하다.

이후, 이온주입 공정을 통하여, p형 웰 또는 n형 웰의 상단에 에너지 준위가 반대가 되도록 하는 도핑, 즉, p형 웰에 대하여서는 n형 다이오드 도핑, p형 웰에 대해서는 p형 다이오드 도핑을 함으로써, p형 웰 또는 n형 웰에 임플란트 도핑영역을 형성하여, 각각의 웰에 대하여 독립적인 다이오드(210, 220, 230, 240)를 구현할 수 있다. 다이오드(210, 220, 230, 240; 총괄하여 200)는 단면 구조는 도 5의 (b)에 잘 보여진다.

도 6의 (a) 및 (b)는, 도 5 도시된 것과 같이 형성된 다이오드들과 이후 기판에 실장될 발광다이오드 그리고 기판에 형성된 전극들을 연결하는 도전재료들의 일부 및 그들을 형성하는 방법을 설명하기 위한 평면도와 단면도이다.

도 6, 특히, 도 6의 (a)를 참조하면, 상기 도전 재료들의 일부로서, 제1 도전 패드(410), 제2 도전 패드(420), 제3 도전 패드(430) 및 제4 도전 패드(440) 및 패드 연장부들(450, 460)이 형성된다. 도전 패드 및 패드 연장부(400)는, 구리, 금, 은, 알루미늄, 니켈 등과 같이 전도성 좋은 금속 재료에 의해 형성되며, 일정 패턴의 창들을 포함하는 마스크로 기판(100)의 상면 일부를 가린 후, 그 창들을 통해 상기와 같은 금속 재료를 도금, 증착 또는 기타 다른 방식으로 적용하여 형성될 수 있다. 이때, 상기 제1 도전 패드(410)는 상기 제1 다이오드(210)의 n-도핑 영역(212)과 상기 제2 다이오드(220)의 n-도핑 영역(222)을 연결하도록 형성되고, 상기 제2 도전 패드(420)는 상기 제3 다이오드(230)의 p-도핑 영역(231)과 상기 제4 다이오드(240)의 p-도핑 영역(241)을 연결하도록 형성되고, 상기 제3 도전 패드(430)는 상기 제1 다이오드(210)의 p-도핑 영역(211)과 상기 제3 다이오드(230)의 n-도핑 영역(232)을 연결하도록 형성되며, 상기 제4 도전 패드(440)는 상기 제 2 다이오드(220)의 p-도핑 영역(221)과 상기 제4 다이오드(240)의 n-도핑 영역(242)을 연결하도록 형성된다. 또한, 제3 도전 패드(430) 및 제4 도전 패드(440)에 각각 연결되거나 또는 그로부터 연장된 패드 또는 패드 연장부(450, 460)는 제1 전극(110) 및 제2 전극(120)에 각각 연결되도록 형성된다. 이때, 상기 패드 연장부(450, 460) 대신에 다른 도전 재료, 예컨대, 본딩 와이어가 이용될 수 있다.

다시 도 1을 참조하면, 전술한 것과 같은 복수의 다이오드(210, 220, 230, 240)들이 형성되어 있고 도전 패드(410, 420, 430, 440, 450)가 형성되어 있는 기판(100)의 상면, 특히, 캐비티(101)의 바닥면 중앙에 화합물 반도체 칩 구조의 발광다이오드(300)가 실장된다. 상기 발광다이오드(300)는 접착제 또는 금속 접합에 의해 기판(100)의 상면에 실장되며, 상기 발광다이오드(300)가 포함하는 반대 극성의 전극들이 와이어 본딩 또는 플립칩 본딩에 상기 도전 패드들 중 제1 도전 패드(210) 및 제2 도전 패드(220)에 전기적으로 연결된다.

이후, 발광다이오드(100)를 습기, 먼지 또는 산소 등과 같은 유해성분으로부터 보호하기 위한 투광성 보호 부재로서, 상기 캐비티(110)를 덮는 봉지재(500)가 도 2에 도시된 것과 같이 형성된다. 봉지재(500)는 실리콘, 에폭시 또는 EMC(Epoxy Molding Compound) 등 같은 투광성 수지를 액상 또는 겔상으로 캐비티(101) 내에 충전하고, 그와 같은 수지가 경호되는 것에 의해 형성될 수 있다. 봉지재(500) 위로 덮도록 유리 또는 수지 재질의 렌즈(540)가 설치될 수 있다. 봉지재(500)를 생략하고, 렌즈(540)를 보호 부재로 이용할 수도 있음에 유의한다.

위에서 설명한 것과 같은 방법에 의해 도 1 및 도 2에 도시된 발광소자(1)가 제작될 수 있으며, 그와 같은 발광소자(1)는 도 3에 도시된 것과 같은 브릿지 회로를 포함한다. 도 3을 참조하면, 하나의 전극 단자로부터 차례로 제1 다이오드(210), 발광다이오드(300) 및 제4 다이오드(240)를 흐르는 일방향의 전류에 의해 발광다이오드(300)가 동작될 수 있고, 반대편의 다른 전극 단자로부터 차례로 제2 다이오드(220), 발광다이오드(300) 및 제3 다이오드(230)를 흐르는 반대 방향으로 전류에 의해서도 발광다이오드(300)가 동작 될 수 있다. 따라서, 본 실시예에 따른 발광소자(1)는, 복잡한 회로 구성없이도, 교류 전원에 연결될 때 발광다이오드(300)를 지속적으로 동작시킬 수 있다.

도 7은 본 발명의 다른 실시에에 따른 발광소자(1)를 설명하기 위한 도면이다.

도 7을 참조하면, 본 실시예에 따른 발광소자(1)는 기판(100)의 캐비티(101) 내 바닥면에 형성된 절연막(130)을 더 포함한다. 상기 절연막(130)은 발광다이오드(300)가 존재하는 영역과, 상기 발광다이오드(300)와 와이어 본딩 또는 플립칩 본딩에 의해 연결되는 제1 및 제2 도전패드(410, 420)의 영역을 제외하고, 상기 캐비티(101)의 바닥면을 전체적으로 덮도록 형성된다. 이에 더하여, 상기 절연막(130)의 상면에는 발광다이오드(300)로부터 나온 광을 캐비티 상부로 반사하여 내보기 위한 반사막(140)이 더 형성된다. 또한, 상기 반사막(140)은 습기 등에 의해 부식될 염려가 있는 금속 재료가 이용될 수 있으며, 이 경우, 절연성의 보호막(15)을 상기 반사막(140)의 상면에 형성한다. 상기 보호막(150)은 상기 반사막(140)이 역할을 할 수 있도록 투광성을 갖는다.

상기 절연막(130)은 도전 재료들, 특히, 도전 패드들을 부식으로부터 보호하며 또한 전기적으로 쇼트가 발생하는 것을 막아준다. 상기 절연막(130)은 예를 들면, SiO2, SiN, SiCHO, SiC, SiCH와 같은 무기물 또는 유기물 재료를 기판 상면에 코팅하여 형성될 수 있다. 상기 반사막(140)은 캐비티 바닥면의 광 반사율을 증가시킬 수 있다. 반사막(140)은 금, 은, 니켈, 백금, 팔라듐 등과 반사율이 높은 금속 재료에 의해 형성된다. 반사막(140)으로 금속 재료를 이용하는 경우 고온 고습의 환경에서 부식이 쉽게 진행되므로 시간이 지나면서 변색이 야기되게 된다. 전술한 보호막(150)은 금속 반사막(140)의 부식 및 그로 인한 변색을 억제하는 역할을 한다. 상기 보호막은, 예컨대, SiO2, SiN, SiCHO, SiC, SiCH와 같은 무기물 또는 유기물 재료를 PECVD 또는 수용액 상태에서 분포하는 방식으로 도포하여 형성될 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 발광소자를 보여준다. 도 8을 참조하면, 본 실시예에 따른 발광소자(1)는, 관통 전극들의 일부로서, 상기 기판(100)의 저면에서 상기 비아(110, 120)들과 연결되도록 형성된 단자 패드(110a, 120a)들을 포함한다. 상기 단자 패드(110a, 120a)들은, 상기 비아(110, 120)들보다 더 넓은 면적으로 형성되어, 솔더링 공정에서, 단자 패드(110a, 120a)들의 솔더링 표면적을 증가시키며, 방열 성능의 향상에도 기여한다. 또한, 본 실시예의 발광소자(1)는, 상기 단자 패드(110a, 120a)들로부터 분리되도록, 상기 기판(100)의 저면에 형성된 방열 패드(150)를 더 포함한다. 방열 패드(150)는, 발광다이오드 칩(300)과 전기적으로 분리되어 있되, 발광소자의 방열 성능을 더욱 더 형상시키는 역할을 한다. 상기 단자 패드(110a, 120a) 및 방열 패드(150)는 예를 들면, 마스크를 이용하는 도금 공정에 의해 상기 기판(100)의 저면에 동시에 형성될 수 있다. 본 실시예에 따른 발광소자(1)의 나머지 구성은 도 1에 도시된 실시예와 실질적으로 같으므로 중복을 피하기 위해 설명이 생략된다. 또한, 도 8에는 도 1에 도시된 구성요소들에 더해 단자 패드(110a, 120a)들과 방열 패드(150)만이 추가된 발광소자(1)가 도시되어 있지만, 본 실시예의 발광소자가 다른 구성요소들, 예컨대, 도 7에 도시된 것과 같은 절연막(130), 반사막(140), 보호막(150) 등을 더 포함할 수 있다는 것에 유의한다.

100: 기판 101; 캐비티
110, 120: 전극 또는 비아 200, 210, 220, 230, 240: 다이오드
300: 발광다이오드 500: 봉지재 또는 투광성 보호부재
400, 410, 420, 430, 440, 450, 460: 도전 패드

Claims

상면으로부터 저면까지 연장된 전극들을 포함하는 기판;
상기 기판에 형성되며, p-도핑 영역 및 상기 p-도핑 영역 상에 놓인 n-도핑 영역을 포함하는 제1 다이오드 및 제2 다이오드;
상기 기판에 형성되며, n-도핑 영역 및 상기 n-도핑 영역 상에 놓인 p-도핑 영역을 포함하는 제3 다이오드 및 제4 다이오드;
상기 기판의 상면에 실장되는 발광다이오드; 및
상기 기판 상에 배치되며, 상기 제1 내지 제4 다이오드와 상기 발광다이오드를 포함하는 브릿지 회로를 구성하도록, 상기 발광다이오드, 상기 제1 내지 제4 다이오드 및 상기 전극들을 전기적으로 연결하는 도전 재료들;을 포함하되,
상기 도전 재료들은,
상기 제1 다이오드의 n-도핑 영역과 상기 제2 다이오드의 n-도핑 영역을 연결하는 제1 도전 패드;
상기 제3 다이오드의 p-도핑 영역과 상기 제4 다이오드의 p-도핑 영역을 연결하는 제2 도전 패드;
상기 제1 다이오드의 p-도핑 영역과 상기 제3 다이오드의 n-도핑 영역을 연결하는 제3 도전 패드; 및
상기 제2 다이오드의 p-도핑 영역과 상기 제4 다이오드의 n-도핑 영역을 연결하는 제4 도전 패드;를 포함하며,
상기 발광다이오드는 상기 제1 도전 패드 및 상기 제2 도전 패드에 각각 전기적으로 연결되는 발광 소자.
청구항 1에 있어서, 상기 기판은 단결정 실리콘 기판인 것을 특징으로 하는 발광소자.
청구항 1에 있어서, 전극들은 상기 기판을 관통하는 제1 비아와 제2 비아를 포함하는 것을 특징으로 하는 발광소자.
삭제
삭제
삭제
청구항 1에 있어서, 상기 발광다이오드는 와이어 본딩 또는 플립칩 본딩에 의해 상기 제1 도전 패드 및 상기 제2 도전 패드에 각각 전기적으로 연결되는 것을 특징으로 하는 발광소자.
청구항 7에 있어서, 상기 전극들은,
금속 패드 또는 배선에 의해 상기 제3 도전 패드와 전기적으로 연결되는 제1 전극과,
금속 패드 또는 배선에 의해 상기 제4 도전 패드와 전기적으로 연결되는 제2 전극을 포함하는 것을 특징으로 하는 발광소자.
청구항 1에 있어서, 상기 기판은 상면에 형성된 캐비티를 포함하며, 상기 캐비티 내에 상기 발광다이오드 및 상기 제1 내지 제4 다이오드가 위치하는 것을 특징으로 하는 발광소자.
청구항 1에 있어서, 상기 발광다이오드와 상기 다이오드들을 덮도록 상기 기판 상에 배치되는 투광성 보호재를 더 포함하는 것을 특징으로 하는 발광소자.
청구항 9에 있어서, 상기 도전 재료들은 상기 캐비티 내 바닥면에 형성되고 와이어 본딩 또는 플립칩 본딩에 의해 상기 발광다이오드의 전극들과 직접 연결되는 도전 패드들을 포함하되, 절연막이 상기 도전 패드들을 제외하고 상기 바닥면을 덮도록 형성되는 것을 특징으로 하는 발광소자.
청구항 11에 있어서, 상기 절연막의 상면에 형성된 반사막을 더 포함하는 것을 특징으로 하는 발광소자.
청구항 12에 있어서, 상기 반사막을 덮어 보호하는 투광성 보호막을 더 포함하는 것을 특징으로 하는 발광소자.
캐비티가 형성된 단결정 실리콘 기판;
상기 캐비티 하부에 형성되며, 상기 단결정 실리콘 기판을 관통하도록 형성된 비아들;
상기 캐비티 내에서 상기 단결정 실리콘 기판에 형성되며, p-도핑 영역 및 상기 p-도핑 영역 상에 놓인 n-도핑 영역을 포함하는 제1 다이오드 및 제2 다이오드;
상기 캐비티 내에서 상기 단결정 실리콘 기판에 형성되며, n-도핑 영역 및 상기 n-도핑 영역 상에 놓인 p-도핑 영역을 포함하는 제3 다이오드 및 제4 다이오드;
상기 캐비티 내 바닥면에 실장되는 발광다이오드;
상기 단결정 실리콘 기판 상에 배치되며, 상기 발광다이오드, 상기 제1 내지 제4 다이오드 및 상기 비아들을 전기적으로 연결하는 도전재료들; 및
상기 캐비티를 덮도록 형성되는 투광성의 보호부재;를 포함하되,
상기 도전 재료들은,
상기 제1 다이오드의 n-도핑 영역과 상기 제2 다이오드의 n-도핑 영역을 연결하는 제1 도전 패드;
상기 제3 다이오드의 p-도핑 영역과 상기 제4 다이오드의 p-도핑 영역을 연결하는 제2 도전 패드;
상기 제1 다이오드의 p-도핑 영역과 상기 제3 다이오드의 n-도핑 영역을 연결하는 제3 도전 패드; 및
상기 제2 다이오드의 p-도핑 영역과 상기 제4 다이오드의 n-도핑 영역을 연결하는 제4 도전 패드;를 포함하며,
상기 발광다이오드는 상기 제1 도전 패드 및 상기 제2 도전 패드에 각각 전기적으로 연결되는 발광 소자.