CN105153954A - 倒装芯片型半导体背面用膜及其用途 - Google Patents

倒装芯片型半导体背面用膜及其用途 Download PDF

Info

Publication number
CN105153954A
CN105153954A CN201510557774.9A CN201510557774A CN105153954A CN 105153954 A CN105153954 A CN 105153954A CN 201510557774 A CN201510557774 A CN 201510557774A CN 105153954 A CN105153954 A CN 105153954A
Authority
CN
China
Prior art keywords
back surface
film
semiconductor back
flip chip
chip type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510557774.9A
Other languages
English (en)
Other versions
CN105153954B (zh
Inventor
高本尚英
志贺豪士
浅井文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105153954A publication Critical patent/CN105153954A/zh
Application granted granted Critical
Publication of CN105153954B publication Critical patent/CN105153954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)

Abstract

本发明涉及倒装芯片型半导体背面用膜及其用途。本发明涉及倒装芯片型半导体背面用膜，其要设置于倒装芯片连接至被粘物上的半导体元件背面上，所述倒装芯片型半导体背面用膜包括粘合剂层和层压于粘合剂层上的保护层，其中保护层由具有玻璃化转变温度为200℃以上的耐热性树脂构成或由金属构成，其中所述倒装芯片型半导体背面用膜为卷绕成卷形物的形式。

Description

倒装芯片型半导体背面用膜及其用途
本申请是申请日为2011年7月28日、申请号为201110217073.2、发明名称为“倒装芯片型半导体背面用膜及其用途”的中国专利申请的分案申请。
技术领域
本发明涉及倒装芯片型半导体背面用膜和使用其的半导体背面用切割带集成膜。倒装芯片型半导体背面用膜用于保护半导体元件如半导体芯片的背面并用于提高其强度。此外，本发明涉及使用所述半导体背面用切割带集成膜的半导体器件的生产方法。
背景技术
近年来，日益要求半导体器件及其封装的薄型化和小型化。因此，作为半导体器件及其封装，已经广泛地利用其中借助于倒装芯片接合将半导体元件例如半导体芯片安装(倒装芯片连接)于基板上的倒装芯片型半导体器件。在此类倒装芯片连接中，将半导体芯片以该半导体芯片的电路面与基板的电极形成面相对的形式固定至基板。在此类半导体器件等中，可能存在半导体芯片的背面用保护膜保护以防止半导体芯片损坏等的情况(参见，专利文献1)。可以激光标识背面用膜以增加其产物辨别能力(参见，专利文献2)。
专利文献1：JP-A-2007-158026
专利文献2：JP-A-2008-166451
发明内容
作为倒装芯片连接的典型步骤，将形成于背面用膜接合的半导体芯片表面上的焊料凸块(solderbump)等浸渍于焊剂中，其后，将凸块与形成于基板上的电极接触(如需要进一步将焊料凸块形成于电极上)，最终使焊料凸块熔融以将焊料凸块再流连接(reflowconnect)至电极。为了焊料凸块的清洁或防止氧化、焊料润湿性的改进等的目的，在焊接时使用焊剂。通过上述步骤，可以构建半导体芯片和基板之间良好的电连接。
在此通常使焊剂仅粘附至凸块部分。然而，焊剂在一些情况下依赖于加工条件粘附至粘贴至半导体芯片背面的背面用膜。然后，当在焊剂粘附至背面用膜的同时进行再流连接时，源自焊剂的污染发生在背面用膜的表面上从而引起劣化外观性或激光标识性的顾虑。
考虑到前述问题进行本发明，其目的在于提供倒装芯片型半导体背面用膜、使用其的半导体背面用切割带集成膜和半导体器件的生产方法，所述倒装芯片型半导体背面用膜即使当焊剂粘附至也能够防止发生污染并能够生产具有优良外观性的半导体器件。
为了解决前述问题，本发明人已进行研究。结果，本发明人已发现通过采用以下构造能够提供倒装芯片型半导体背面用膜，所述倒装芯片型半导体背面用膜可防止源自焊剂的污染的发生并可生产具有优良外观性的半导体器件，并完成本发明。
即，本发明提供倒装芯片型半导体背面用膜，其要设置于倒装芯片连接至被粘物的半导体元件的背面上，所述倒装芯片型半导体背面用膜包括粘合剂层和层压于所述粘合剂层上的保护层，其中所述保护层包括具有玻璃化转变温度为200℃以上的耐热性树脂或包括金属。
在半导体背面用膜中，形成由具有玻璃化转变温度为200℃以上的耐热性树脂构成或由金属构成的层作为保护层，因此在倒装芯片接合用再流时，焊剂组分最终蒸发而不进入保护层。结果，可防止源自焊剂的污染发生于半导体背面用膜上。此类抑制污染的原因估计如下，尽管其不是确定的。当焊剂粘附至不具有保护层的背面用膜时，在再流温度下极大地松弛构成背面用膜的树脂的分子结构。因此焊剂组分变得易于进入背面用膜，并且焊剂组分最终以两者部分地相容的状态残留，导致发生污染。另一方面，在本发明的半导体背面用膜中，设置由玻璃化转变温度为200℃以上的耐热性树脂构成或由金属构成的保护层。因此，保护层中的微结构(分子结构或原子结构)即使在回流温度下也抑制松弛或基本上没有松弛，由此抑制焊剂组分进入保护层。残留在半导体背面用膜的表面上的焊剂通过在再流时加热蒸发。结果，防止发生源自焊剂的污染。
上述耐热性树脂优选为选自由聚酰亚胺、聚苯硫醚、聚砜、聚醚酰亚胺、聚醚酮和聚醚醚酮组成的组中的至少一种。这些树脂由于它们的易得性、刚性分子结构和极高的玻璃化转变温度因此能有效地防止发生源自焊剂的污染。在这些中，聚酰亚胺优选作为耐热性树脂。
上述金属优选为选自由铝、耐酸铝、不锈钢、铁、钛、锡和铜组成的组中的至少一种。这些金属不仅可显示防止发生源自焊剂的污染的效果，还可显示优良的激光标识性。
当上述保护层面向粘合剂层的面已经进行表面活化处理时，可改进保护层和粘合剂层之间的粘合力。因此，在半导体器件的生产步骤中和在生产后作为产品使用时两者可防止被剥离，并且可生产具有高可靠性的半导体器件。
上述表面活化处理优选为选自由等离子体处理、臭氧水处理、紫外线臭氧处理和离子束处理组成的组中的至少一种处理。通过这些处理，即使当保护层由耐热性树脂和金属中的任一种构成时也可有效地进行表面活化。
本发明进一步提供半导体背面用切割带集成膜，其包括：包括基材和层压于所述基材上的压敏粘合剂层的切割带，和上述倒装芯片型半导体背面用膜，所述半导体背面用切割带集成膜层压于压敏粘合剂层上以致保护层面向压敏粘合剂层。
在具有上述构成的半导体背面用切割带集成膜中，切割带和倒装芯片型半导体背面用膜一体化形成。因此，该类型的切割带集成膜可在切割半导体晶片以生产半导体元件的切割步骤中和还在随后的拾取步骤中使用。也就是说，在切割步骤前将切割带粘贴至半导体晶片背面的情况下，也可将上述半导体背面用膜粘贴至其，因此不需要仅粘贴半导体背面用膜至其的步骤(半导体背面膜粘贴步骤)。结果，可减少处理步骤的数量。此外，半导体晶片或通过切割形成的半导体元件的背面通过具有粘合剂层的半导体背面用膜保护。因此，在切割步骤和随后的步骤(如拾取步骤)中，可减少或防止半导体元件的损坏，并且可防止在倒装芯片接合时发生源自焊剂的污染，由此能够生产具有优良外观性的半导体器件。
本发明进一步提供半导体器件的生产方法，所述方法包括：粘贴半导体晶片至在上述半导体背面用切割带集成膜中的倒装芯片型半导体背面用膜上，切割半导体晶片以形成半导体元件，将半导体元件与倒装芯片型半导体背面用膜一起从切割带的压敏粘合剂层剥离，将焊剂粘附至半导体元件中的被粘物用连接构件，和将半导体元件倒装芯片连接至被粘物上。
在该生产方法中，使用在其上形成保护层的倒装芯片型半导体背面用膜，因此在倒装芯片接合步骤中可防止源自焊剂的污染在半导体背面用膜上的发生，并且可有效生产具有优良外观性的半导体器件。
附图说明
图1为示出本发明的半导体背面用切割带集成膜的一个实施方案的横截面示意图。
图2为示出本发明的倒装芯片型半导体背面用膜的一个实施方案的横截面示意图。
图3A-3D为示出使用本发明的半导体背面用切割带集成膜生产半导体器件的方法的一个实施方案的横截面示意图。
附图标记说明
1半导体背面用切割带集成膜
2半导体背面用膜
21粘合剂层
22保护层
3切割带
31基材
32压敏粘合剂层
33对应于半导体晶片粘贴部分的部分
4半导体晶片
5半导体芯片
51在半导体芯片5的电路面侧形成的凸块(bump)
6被粘物
61粘合至被粘物6的连接垫(connectingpad)的连结用导电性材料
具体实施方式
参考附图描述本发明的实施方案，但本发明不限于这些实施方案。此外，在本说明书的附图中，省略不需要描述的部分，并且为了使得描述容易存在通过放大、缩小等示出的部分。
(半导体背面用切割带集成膜)
图1为示出根据本发明的半导体背面用切割带集成膜的一个实施方案的横截面示意图。如图1所示，半导体背面用切割带集成膜1(下文中有时也称作"切割带集成的半导体背面保护膜"、“具有切割带的半导体背面用膜”或“具有切割带的半导体背面保护膜”)包括以下：包括在基材31上形成的压敏粘合剂层32的切割带3，和设置在压敏粘合剂层上的倒装芯片型半导体背面用膜2(下文中有时称作"背面用膜"、"半导体背面用膜"或“半导体背面保护膜”)。如稍后所述，半导体背面用膜2包括粘合剂层和层压在该粘合剂层上的保护层。
此外，如图1所示，本发明的半导体背面用切割带集成膜可如此设计以使半导体背面用膜2仅形成于对应于半导体晶片粘贴部分的部分33上；然而，半导体背面用膜可以形成在压敏粘合剂层32的整个表面上，或者半导体背面用膜可以形成在大于对应于半导体晶片粘合部分的部分33但是小于压敏粘合剂层32的整个表面的部分上。此外，半导体背面用膜2的表面(要粘贴至晶片背面的表面)可以用隔离膜等保护直至半导体背面用膜2粘贴至晶片背面时。以下随后详细描述半导体背面用膜和半导体背面用切割带集成膜。
(倒装芯片型半导体背面用膜)
图2为示出本发明的倒装芯片型半导体背面用膜的一个实施方案的横截面示意图。倒装芯片型半导体背面用膜2具有膜状构造，并包括粘合剂层21和层压于粘合剂层21上的保护层22。粘合剂层21在作为产物的半导体背面用切割带集成膜中通常处于未固化状态(包括半固化状态)，且在将半导体背面用切割带集成膜粘贴至半导体晶片之后热固化。
此外，半导体背面用膜2的可见光透光率(可见光透过率，波长：400-800nm)没有特别限定，但例如，优选在20％以下(0-20％)、更优选在10％以下(0-10％)、特别优选5％以下(0-5％)的范围内。当半导体背面用膜2具有可见光透过率为大于20％时，存在光的透射不利地影响半导体元件的担心。可见光透过率(％)能够通过半导体背面用膜2的树脂组分的种类和含量、着色剂(例如颜料或染料)的种类和含量以及无机填料的含量等来控制。
半导体背面用膜2的可见光透过率(％)可如下测定。即，制备本身具有厚度(平均厚度)为20μm的半导体背面用膜2。然后，将半导体背面用膜2用波长为400至800nm的可见光在规定强度下照射[设备：由ShimadzuCorporation制造的可见光产生设备[商品名"ABSORPTIONSPECTROPHOTOMETER"]]，并测量透过的可见光的强度。此外，可基于可见光通过半导体背面用膜2前后的强度变化来确定可见光透过率(％)。在这点上，也可以从厚度不是20μm的半导体背面用膜2的可见光透过率(％；波长：400至800nm)的值推出厚度为20μm的半导体背面用膜2的可见光透过率(％；波长：400至800nm)。在本发明中，在具有厚度为20μm的半导体背面用膜2的情况下确定可见光透过率(％)，但根据本发明的半导体背面用膜不限于厚度为20μm的半导体背面用膜。
(粘合剂层)
粘合剂层21优选由至少热固性树脂形成，更优选由至少热固性树脂和热塑性树脂形成。此外，可使热固化促进催化剂包含于构成粘合剂层21的树脂中。粘合剂层由至少热固性树脂形成，因此能够有效地显示其粘合功能。
热塑性树脂的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、聚酰胺树脂如6-尼龙和6,6-尼龙、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二酯)或PBT(聚对苯二甲酸丁二醇酯)、聚酰胺酰亚胺树脂或氟树脂。热塑性树脂可以单独使用或以两种以上的组合使用。在这些热塑性树脂中，尤其优选包含少量离子性杂质、具有高耐热性和能够确保半导体元件可靠性的丙烯酸类树脂。
丙烯酸类树脂没有特别限定，其实例包括包含一种或两种以上丙烯酸酯或甲基丙烯酸酯作为组分的聚合物，其中所述丙烯酸酯或甲基丙烯酸酯具有含30个以下碳原子、优选4-18个碳原子、更优选6-10个碳原子和特别地8或9个碳原子的直链或支链烷基。即，在本发明中，丙烯酸类树脂具有还包括甲基丙烯酸类树脂的宽泛含义。所述烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基。
此外，形成丙烯酸类树脂的其它单体(除其中烷基为具有30个以下碳原子的烷基的丙烯酸或甲基丙烯酸的烷基酯以外的单体)没有特别限定，其实例包括含羧基单体如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸；酸酐单体如马来酸酐和衣康酸酐；含羟基单体如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟月桂酯和(4-羟甲基环己基)-甲基丙烯酸酯；含磺酸基单体如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯和(甲基)丙烯酰氧基萘磺酸；和含磷酸基团单体如2-羟乙基丙烯酰磷酸酯(2-hydroethylacryloylphosphate)。在这点上，(甲基)丙烯酸是指丙烯酸和/或甲基丙烯酸，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，(甲基)丙烯酰基是指丙烯酰基和/或甲基丙烯酰基，等等，这应用于整个说明书中。
此外，除了环氧树脂和酚醛树脂之外，热固性树脂的实例包括，氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂。热固性树脂可以单独使用或以两种以上的组合使用。作为热固性树脂，仅包含少量腐蚀半导体元件的离子性杂质的环氧树脂是合适的。此外，酚醛树脂适合用作环氧树脂的固化剂。
环氧树脂没有特别限定，例如，可使用双官能环氧树脂或多官能环氧树脂如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、可溶可熔酚醛(phenolnovolak)型环氧树脂、邻甲酚可溶酚醛(o-cresolnovolak)型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷(tetraphenylolethane)型环氧树脂，或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂。
作为环氧树脂，在以上示例的那些中，可溶型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四羟苯基乙烷型环氧树脂是优选的。这是因为这些环氧树脂与作为固化剂的酚醛树脂具有高反应性，且耐热性等优异。
另外，上述酚醛树脂起到环氧树脂的固化剂的作用，其实例包括可溶可熔型酚醛树脂如可溶可熔酚醛树脂、苯酚芳烷基树脂、甲酚可溶酚醛树脂、叔丁基可溶可熔酚醛树脂和壬基可溶可熔酚醛树脂；甲阶型酚醛树脂；和聚氧苯乙烯(polyoxystyrenes)如聚对氧苯乙烯。酚醛树脂可单独使用或以两种以上的组合使用。在这些酚醛树脂中，可溶可熔酚醛树脂和苯酚芳烷基树脂是特别优选的。这是因为可以改进半导体器件的连接可靠性。
环氧树脂与酚醛树脂的混合比优选使得例如酚醛树脂中的羟基变为0.5至2.0当量，基于每当量环氧树脂组分中的环氧基团。其更优选0.8至1.2当量。即，当混合比变为在该范围之外时，固化反应不能充分进行，环氧树脂固化产物的特性趋于劣化。
上述热固性树脂的含量优选在5重量％-90重量％，更优选10重量％-85重量％，还更优选15重量％-80重量％，基于粘合剂层中的所有树脂组分。热固性收缩率可通过调节上述含量至5重量％以上而容易地控制在2体积％以上。此外，当包封树脂热固化时，粘合剂层能够完全地热固化，并确定地粘附和固定于半导体元件背面，这使得可以在不剥离的情况下生产倒装芯片型半导体器件。另一方面，可通过调节上述含量至90重量％以下而抑制封装体(PKG:倒装芯片型半导体器件)的翘曲。
没有具体限定，环氧树脂和酚醛树脂用热固化促进催化剂可以适当地选自已知的热固化促进催化剂。这里一种或多种热固化促进催化剂可以单独或作为组合使用。作为热固化促进催化剂，例如，可以使用胺类固化促进催化剂、磷类固化促进催化剂、咪唑类固化促进催化剂、硼类固化促进催化剂或磷-硼类固化促进催化剂。
粘合剂层21特别适合由包含环氧树脂和酚醛树脂的树脂组合物或包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。由于这些树脂仅包含少量离子性杂质并具有高耐热性，因此可确保半导体元件的可靠性。
重要的是粘合剂层21对半导体晶片的背面(非电路形成面)具有粘合性(紧密粘合性)。粘合剂层21可例如由包含环氧树脂作为热固性树脂组分的树脂组合物形成。在粘合剂层21预先固化至一定程度的情况下，在其制备时，优选添加能够与在作为交联剂的聚合物分子链端的官能团反应的多官能化合物。因此，可提高高温下粘合特性并可实现膜的耐热性的改进。
粘合剂层21对半导体晶片的粘合力(23℃，剥离角180°，剥离速率300mm/分钟)优选在0.5N/20mm-15N/20mm，更优选0.7N/20mm-10N/20mm的范围内。当粘合力为至少0.5N/20mm时，则所述膜可以以优异粘合性粘附至半导体晶片和半导体元件并且没有膜鼓起(swelling)等粘合不良。此外，在切割半导体晶片时，可以防止芯片飞散。另一方面，当粘合力为至多15N/20mm时，则有利于从切割带的剥离。
交联剂不特别限制，可使用已知的交联剂。具体地，例如，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂、胺类交联剂等。作为交联剂，异氰酸酯类交联剂或环氧类交联剂是合适的。交联剂可单独或以两种以上组合使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯例如2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4'-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATEL”，由NipponPolyurethaneIndustryCo.,Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATEHL”，由NipponPolyurethaneIndustryCo.,Ltd.制造]等。此外，环氧类交联剂的实例包括N,N,N',N'-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及在分子中具有两个以上的环氧基团的环氧类树脂。
交联剂的使用量没有特别限定，可依赖于交联程度适当选择。具体地，优选交联剂的使用量通常为7重量份以下(例如0.05至7重量份)，基于100重量份聚合物组分(特别地，在分子链末端具有官能团的聚合物)。当交联剂的量基于100重量份聚合物组分大于7重量份时，粘合力降低，以致该情况是不优选的。从改进内聚力的观点，交联剂的量优选0.05重量份以上，基于100重量份聚合物组分。
在本发明中，代替使用交联剂或与交联剂一起使用，也可以通过用电子束或UV光等照射来进行交联处理。
可将上述粘合剂层21着色。当保护层透明时，着色的粘合剂层可通过保护层显示优良的外观性，这使得可以获得具有增值外观的半导体器件。着色的半导体背面用膜也可突出在透明保护层上的标识，因此借助于利用任何各种标识方法如印刷法和激光标识法通过半导体背面用膜能够进行标识以赋予各种信息如文字信息和图形信息至半导体元件或使用半导体元件的半导体器件的非电路侧上的面。特别地，通过控制着色的颜色，可以以优异的可见度观察通过标识而赋予的信息(例如，文字信息和图形信息)。另外，当将粘合剂层着色时，能够将切割带和半导体背面用膜彼此容易地区分，从而能够提高加工性等。另外，例如，作为半导体器件，也可以通过颜色将其产品分类。在将半导体背面用膜着色的情况下(所述膜既不是无色也不是透明的情况)，通过着色显示的颜色没有特别限定。然而，例如优选深色如黑色、蓝色或红色，并且黑色是特别适合的。
本实施方案中，暗色基本上指具有60以下(0至60)，优选50以下(0至50)，更优选40以下(0至40)的在L*a*b*颜色空间中定义的L*的暗色。
此外，黑色基本上是指具有35以下(0至35)，优选30以下(0至30)，更优选25以下(0至25)的在L*a*b*颜色空间中定义的L*的黑色系颜色。在这点上，在黑色中，在L*a*b*颜色空间中定义的各a*和b*可根据L*的值适当选择。例如，a*和b*两者均在优选-10至10，更优选-5至5，进一步优选-3至3(特别地0或约0)的范围内。
在本实施方案中，在L*a*b*颜色空间中定义的L*、a*和b*可通过用色差计(商品名“CR-200”，由MinoltaLtd制造；色差计)测量来确定。L*a*b*颜色空间为在1976年由CommissionInternationaledel’Eclairage(CIE)建议的颜色空间，并且指称作CIE1976(L*a*b*)颜色空间的颜色空间。此外，在日本工业标准(JapaneseIndustrialStandards)JISZ8729中定义了L*a*b*颜色空间。
在将粘合剂层21着色时，根据目标颜色，可使用着色剂(着色试剂)。作为此类着色剂，可适当使用各种暗色着色剂如黑色着色剂、蓝色着色剂和红色着色剂，黑色着色剂是更适合的。着色剂可为任意颜料和染料。着色剂可单独使用或以两种以上的组合使用。在这点上，作为染料，可以使用任何形式的染料如酸性染料、反应性染料、直接染料、分散染料和阳离子染料。此外，同样关于颜料，其形式不特别限制，可在已知颜料中适当选择和使用。
特别地，当染料用作着色剂时，染料变为处于通过溶解于粘合剂层21中而均匀地或几乎均匀地分散的状态，因此可容易地生产具有均匀的或几乎均匀的着色浓度的半导体背面用膜(结果，半导体背面用切割带集成膜)。因此，当染料用作着色剂时，半导体背面用切割带集成膜中的半导体背面用膜可具有均匀的或几乎均匀的着色浓度且可提高标识性和外观性。
黑色着色剂不特别限制，例如，可适当选自无机黑色颜料和黑色染料。此外，黑色着色剂可为其中青色着色剂(蓝-绿色着色剂)、品红色着色剂(红-紫色着色剂)和黄色着色剂(黄色着色剂)混合的着色剂混合物。黑色着色剂可单独或以两种以上的组合使用。当然，黑色着色剂可与除黑色之外其它颜色的着色剂组合使用。
黑色着色剂的具体实例包括炭黑(如炉黑、槽黑、乙炔黑、热裂炭黑或灯黑)、石墨、氧化铜、二氧化锰、偶氮型颜料(例如，偶氮甲碱偶氮黑)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物型黑色颜料和蒽醌型有机黑色颜料。
在本发明中，作为黑色着色剂，也可利用黑色染料如C.I.溶剂黑3、7、22、27、29、34、43、70，C.I.直接黑17、19、22、32、38、51、71，C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154，和C.I.分散黑1、3、10、24；和黑色颜料如C.I.颜料黑1、7；等等。
作为此类黑色着色剂，例如，商品名"OilBlackBY"、商品名"OilBlackBS"、商品名"OilBlackHBB"、商品名"OilBlack803"、商品名"OilBlack860"、商品名"OilBlack5970"、商品名"OilBlack5906"、商品名"OilBlack5905"(由OrientChemicalIndustriesCo.,Ltd.制造)等是商购可得的。
除了黑色着色剂之外的其它着色剂的实例包括青色着色剂、品红色着色剂和黄色着色剂。青色着色剂的实例包括青色染料如C.I.溶剂蓝25、36、60、70、93、95；C.I.酸性蓝6和45；青色颜料如C.I.颜料蓝1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I.瓮蓝4、60；C.I.颜料绿7。
此外，在品红色着色剂中，品红色染料的实例包括C.I.溶剂红1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I.分散红9；C.I.溶剂紫8、13、14、21、27；C.I.分散紫1；C.I.碱性红1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I.碱性紫1、3、7、10、14、15、21、25、26、27和28。
在品红色着色剂中，品红色颜料的实例包括C.I.颜料红1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I.颜料紫3、9、19、23、31、32、33、36、38、43、50；C.I.瓮红1、2、10、13、15、23、29和35。
此外，黄色着色剂的实例包括黄色染料如C.I.溶剂黄19、44、77、79、81、82、93、98、103、104、112和162；黄色颜料如C.I.颜料橙31、43；C.I.颜料黄1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I.瓮黄1、3和20。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂可分别单独使用或以两种以上的组合使用。在这点上，在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂的两种以上的情况下，这些着色剂的混合比(或共混比)没有特别限定，可根据各着色剂的种类和目标颜色等适当选择。
在将粘合剂层21着色的情况下，着色形式没有特别限定。粘合剂层21可为例如添加有着色剂的单层膜状制品。此外，粘合剂层21可为至少将至少由热固性树脂形成的树脂层与着色剂层层压的层压膜。在这点上，在粘合剂层21为树脂层和着色剂层的层压膜的情况下，层压形式的粘合剂层21优选具有树脂层/着色剂层/树脂层的层压形式。在该情况下，在着色剂层两侧的两层树脂层可为具有相同组成的树脂层或可为具有不同组成的树脂层。
向粘合剂层21中，根据需要可适当共混其它添加剂。其它添加剂的实例除了填料、阻燃剂、硅烷偶联剂和离子捕集剂之外，还包括增量剂、防老剂、抗氧化剂和表面活性剂。
填料可为任意无机填料和有机填料，但优选无机填料。混入其它填料如无机填料至其中，能够赋予粘合剂层21以导电性、提高粘合剂层21的导热性和控制粘合剂层21的弹性。粘合剂层21可为导电性的或非导电性的。无机填料包括各种例如以下的无机粉末：陶瓷如二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铍；金属如铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊料；它们的合金及其它碳。这里一种或多种此类填料可以单独使用或作为组合使用。作为填料，优选二氧化硅，更优选为熔凝硅石。优选地，无机填料的平均粒径优选在0.1μm至80μm的范围内。无机填料的平均粒径可通过激光衍射型粒径仪来测量。
填料(特别地，无机填料)的共混量优选为80重量份以下(0重量份-80重量份)，更优选为0重量份-70重量份，基于100重量份有机树脂组分。
阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂。阻燃剂可以单独使用或以两种以上的组合使用。硅烷偶联剂的实例包括β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷。硅烷偶联剂可以单独使用或以两种以上的组合使用。离子捕集剂的实例包括水滑石和氢氧化铋。离子捕集剂可以单独使用或以两种以上的组合使用。
此外，在粘合剂层21由包含热固性树脂如环氧树脂的树脂组合物形成的情况下，在将粘合剂层21施用至半导体晶片之前的阶段，该膜处于热固性树脂未固化或部分固化的状态。在该情况下，在将其施用至半导体晶片之后(具体地，通常，在当包封材料在倒装芯片接合步骤中固化时)，粘合剂层21中的热固性树脂完全或几乎完全固化。
如上所述，由于即使当粘合剂层21包含热固性树脂时，该膜也处于热固性树脂未固化或部分固化的状态，因此粘合剂层21的凝胶分数没有特别限定，但例如在50重量％以下(0-50重量％)的范围内合适地选择，并优选30重量％以下(0-30重量％)，特别优选10重量％以下(0-10重量％)。粘合剂层21的凝胶分数可通过以下测量方法测量。
<凝胶分数测量方法>
从粘合剂层21中取样约0.1g样品，并精确称重(样品重量)，将样品包裹在网型片(mesh-typesheet)中后，将它在室温下在约50ml甲苯中浸渍1周。此后，从甲苯中取出溶剂不溶性物质(网型片中的内容物)，并在130℃下干燥约2小时，将干燥后的溶剂不溶性物质称重(浸渍并干燥后的重量)，然后根据以下表达式(a)计算凝胶分数(重量％)。
凝胶分数(重量％)＝[(浸渍并干燥后的重量)/(样品重量)]×100(a)
粘合剂层21的凝胶分数能够通过树脂组分的种类和含量、交联剂的种类和含量以及除此之外的加热温度和加热时间等来控制。
在本发明中，在粘合剂层21为由包含热固性树脂如环氧树脂的树脂组合物形成的膜状制品的情况下，可有效地显示对半导体晶片的紧密粘合性。
此外，由于在半导体晶片的切割步骤中使用切割水，粘合剂层21吸收水分，从而在一些情况下具有常规状态以上的水分含量。当在仍维持此类高水分含量下进行倒装芯片接合时，水蒸气残留在粘合剂层21和半导体晶片或其加工体(半导体)之间的粘合界面处，并且在一些情况下产生浮起(lifting)。因此，通过构成粘合剂层21为将具有高透湿度的芯材料设置于其各表面上的构造，水蒸气扩散，由此可以避免此类问题。从该观点，其中粘合剂层形成于芯材料的一面或两面的多层结构可用作粘合剂层21。芯材料的实例包括膜(例如，聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、用玻璃纤维或塑料无纺纤维增强的树脂基板、硅基板和玻璃基板。
粘合剂层21的厚度(在层压膜的情况下为总厚度)不特别限制，但例如可适当选自约2μm-200μm的范围。另外，该厚度优选约3μm-160μm，更优选约4μm-100μm和特别优选约5μm-80μm。
上述粘合剂层21在23℃下在未固化状态时的拉伸贮能弹性模量优选为1GPa以上(例如，1GPa-50GPa)，更优选2GPa以上，特别优选3GPa以上。此外，在粘合剂层21由包含热固性树脂的树脂组合物形成的情况下，如上所述，热固性树脂通常处于未固化或部分固化的状态。因此粘合剂层21在23℃下的拉伸贮能弹性模量为处于热固性树脂未固化或部分固化的状态下的在23℃下的拉伸贮能弹性模量。
此处，粘合剂层21可为单层或层压多层的层压膜。在层压膜的情况下，作为处于未固化状态下的整个层压膜的拉伸贮能弹性模量为充分的1GPa以上(例如，1GPa-50GPa)。此外，处于未固化状态的粘合剂层的拉伸贮能弹性模量(23℃)可通过适当设定树脂组分(热塑性树脂和/或热固性树脂)的种类和含量或填料如二氧化硅填料的种类和含量来控制。在粘合剂层21为层压多层的层压膜的情况下(粘合剂层具有层压层形式的情况下)，作为层压形式，不特别限定。此外，在粘合剂层和保护层之间，可设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。
拉伸贮能弹性模量通过如下测定：制备不层压至切割带3上的处于未固化状态的膜状粘合剂层21，并使用由RheometricsCo.,Ltd.制造的动态粘弹性测量设备“SolidAnalyzerRSA2”，于规定温度(23℃)下，在氮气气氛中，在样品宽度为10mm、样品长度为22.5mm、样品厚度为0.2mm、频率为1Hz和升温速率为10℃/分钟的条件下，以拉伸模式测量弹性模量，并将该测量的弹性模量作为所得的拉伸贮能弹性模量的值。
优选地，粘合剂层相对于其面向保护层的表面的表面用隔离膜(剥离衬垫)(图中未示出)保护。隔离膜具有作为保护粘合剂层直至其实际使用的保护材料的功能。此外，在半导体背面用切割带集成膜1中，隔离膜可进一步用作在将半导体背面用膜2转移至在切割带基材上的压敏粘合剂层32上时的支承基材。当将半导体晶片粘贴至半导体背面用膜上时，剥离隔离膜。作为隔离膜，也可使用聚乙烯或聚丙烯的膜、以及其表面用脱模剂例如氟类脱模剂或长链烷基丙烯酸酯类脱模剂涂布的塑料膜(例如，聚对苯二甲酸乙二酯)或纸等。隔离膜可通过常规已知的方法形成。此外，隔离膜的厚度等没有特别限定。
在半导体背面用膜2不与切割带3层压的情况下，粘合剂层21可与在其两侧上均具有脱模层的一个隔离膜一起卷绕为其中用在其两侧上均具有脱模层的隔离膜保护的卷形物(roll)；或可用在其至少一个表面上具有脱模层的隔离膜保护的卷形物。
此外，作为粘合剂层21，更优选具有较低吸湿率的粘合剂层。具体地，吸湿率优选1重量％以下，更优选0.8重量％以下。通过将吸湿率调整至1重量％以下，在再流步骤(reflowstep)中能够抑制或防止粘合剂层21和半导体元件之间空隙的产生。吸湿率为由将粘合剂层21在温度为85℃和湿度为85％RH的环境下静置168小时前后的重量变化计算的值。在粘合剂层21由包含热固性树脂的树脂组合物形成的情况下，吸湿率是指当将热固化后的膜在温度为85℃和湿度为85％RH的环境下静置168小时时获得的值。此外，吸湿率例如可通过改变无机填料的添加量来调整。
此外，作为粘合剂层21，更优选具有较小比例的挥发性物质的粘合剂层。具体地，热处理后粘合剂层21的重量减少的比例(重量减少率)优选为1重量％以下，更优选0.8重量％以下。热处理的条件例如为：加热温度为250℃，加热时间为1小时。通过将重量减少率调整至1重量％以下，例如，在再流步骤中能够抑制或防止倒装芯片型半导体器件中裂纹的产生。重量减少率例如可通过添加能够在无铅焊料再流时减少裂纹产生的无机物质来调整。在粘合剂层21由包含热固性树脂组分的树脂组合物形成的情况下，重量减少率为当将热固化后的粘合剂层21在温度为250℃和加热时间为1小时的条件下加热时获得的值。
(保护层)
将上述保护层22以膜形式层压于粘合剂层21上，并由具有玻璃化转变温度为200℃以上的耐热性树脂构成或由金属构成。在倒装芯片型半导体背面用膜中，如上所述设置保护层，因此可防止在倒装芯片接合时发生源自焊剂的污染。
构成保护层22的耐热性树脂不特别限定，只要耐热性树脂具有玻璃化转变温度为200℃以上即可，并且可适当使用所谓高级工程塑料(superengineeringplastics)的树脂。其实例包括聚苯硫醚(PPS)、聚酰亚胺(PI)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚砜(PSF)、聚醚砜(PES)、聚醚醚酮(PEEK)、液晶聚合物(LCP)和聚四氟乙烯(PTFE)等。这些中，从易得性和防止发生源自焊剂的污染的观点，优选选自由聚酰亚胺、聚苯硫醚、聚砜、聚醚酰亚胺、聚醚酮和聚醚醚酮组成的组中的至少一种，特别优选聚酰亚胺。此处，可以如下测定耐热性树脂的玻璃化转变温度(Tg)。耐热性树脂的拉伸贮能弹性模量和拉伸损耗弹性模量通过以下方式测定：制备耐热性树脂的样品，并使用由RheometricsCo.,Ltd.制造的动态粘弹性测量设备"SolidAnalyzerRSA2"，在预定温度(23℃)下，在氮气气氛下，在样品宽度10mm、样品长度22.5mm、样品厚度0.2mm、频率1Hz和升温速率10℃/min的条件下，以拉伸模式测量贮能弹性模量和损耗弹性模量。然后，使用获得的拉伸贮能弹性模量和拉伸损耗弹性模量的值计算tanδ＝(损耗弹性模量)/(贮能弹性模量)并且作为耐热性树脂的玻璃化转变温度(Tg)。
构成保护层22的金属不特别限定。例如，考虑到激光标识性，优选选自由铝、耐酸铝、不锈钢、铁、钛、锡和铜组成的组的至少一种。这些中，考虑到容易加工和激光标识性等，特别优选铝。
考虑到可加工性等，保护层22的厚度可适当确定。其厚度通常在2-200μm、优选3-100μm、更优选4-80μm和特别优选5-50μm的范围内。
当保护层22由耐热性树脂构成时，可将保护层22着色。此外，当保护层22由金属构成时，可设置着色层于保护层22表面上。作为保护层22的着色方法，可适当采用上述粘合剂层的着色方法。
(倒装芯片型半导体背面用膜的生产方法)
首先，粘合剂层21例如可通过利用包括以下的常规方法形成：将热固性树脂如环氧树脂、根据需要的热塑性树脂如丙烯酸类树脂以及根据需要的溶剂和其它添加剂等混合以制备树脂组合物，并将该组合物成形为膜状层。其具体实例包括：包括将上述树脂组合物施涂于适当的隔离膜(例如，剥离纸)上和干燥该组合物(在需要热固化的情况下，根据需要加热处理并干燥该组合物)以形成粘合剂层的方法。此外，当粘合剂层直接形成于切割带的压敏粘合剂层上时，膜状粘合剂层可通过以下方法形成：将上述树脂组合物施涂于切割带的压敏粘合剂层32上的方法，或者将形成于隔离膜上的粘合剂层转移至压敏粘合剂层32上的方法，等。上述树脂组合物可以是溶液或分散液。此外，当在形成半导体背面用膜2时进行热固化时，重要的是进行热固化至获得部分固化状态的程度。然而，优选不进行热固化。
然后，倒装芯片型半导体背面用膜可通过将所得的粘合剂层粘贴至单独制备的保护层来制备。作为保护层，令人满意地使用商购可得的耐热性树脂或金属箔。此外，例如，当采用聚酰亚胺膜作为保护层时，聚酰亚胺膜可通过以下形成：将聚酰胺酸的溶液施涂于耐热性支承基材并在约300-500℃下进行酰亚胺化(imidation)。此外，在金属保护层的情况下，薄金属膜可通过进行溅射等直接形成于粘合剂层上。粘合剂层和保护层的粘贴条件不特别限定，其实例包括粘贴角度为100-140°、压力为0.1-0.5MPa和速度为5-20mm/s的条件。
(切割带)
切割带3包括基材31和形成于基材31上的压敏粘合剂层32。因而，切割带3具有其中层压基材31和压敏粘合剂层32的构造是足够的。
(基材)
基材(支承基材)可用作压敏粘合剂层等的支承材料。基材31优选具有放射线透过性。作为基材31，例如，可使用合适的薄材料，例如纸类基材如纸；纤维类基材如织物、无纺布、毡和网；金属类基材如金属箔和金属板；塑料类基材如塑料膜和片；橡胶类基材如橡胶片；发泡体(foamedbody)如发泡片；及其层压体[特别地，塑料类基材与其它基材的层压体，塑料膜(或片)彼此的层压体等]。在本发明中，作为基材，可适合使用塑料基材如塑料膜和片。此类塑料材料的原料的实例包括烯烃类树脂(olefinicresins)如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物；使用乙烯作为单体组分的共聚物，如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物，和乙烯-(甲基)丙烯酸酯(无规，交替)共聚物；聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸丁二醇酯(PBT)；丙烯酸类树脂；聚氯乙烯(PVC)；聚氨酯；聚碳酸酯；聚苯硫醚(PPS)；酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(wholearomaticpolyamides)(芳族聚酰胺)；聚醚醚酮(PEEK)；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纤维素类树脂；硅酮树脂；和氟化树脂。
此外，用于基材31的材料包括聚合物如前述树脂的交联材料。塑料膜可在不拉伸的情况下使用或者需要时可在进行单轴或双轴拉伸处理后使用。根据通过拉伸处理等赋予热收缩性的树脂片，在切割后通过基材31的热收缩减小压敏粘合剂层32和半导体背面用膜2之间的粘合面积，因而能够使半导体芯片的回收容易。
为了提高与相邻层的紧密粘合性和保持性等，可在基材31的表面上实施常规使用的表面处理，例如化学或物理处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离辐射处理，或用底漆剂(undercoatingagent)例如稍后提及的压敏粘合剂物质的涂布处理。
作为基材31，可适当选择和使用相同种类或不同种类的材料，需要时，可将几种材料共混并使用。此外，为了赋予基材31以抗静电能力，可在基材31上形成由金属、合金或其氧化物组成的厚度为约30至500埃的导电性物质的气相沉积层。基材31可为单层或其两层以上的多层。
基材31的厚度(在层压层的情况下为总厚度)没有特别限定，可依赖于强度、挠性及预期的用途等适当选择。例如，厚度通常为1000μm以下(例如1μm至1000μm)，优选10μm至500μm，进一步优选20μm至300μm，特别优选约30μm至200μm，但不限于此。
此外，在不损害本发明的优点等的范围内，基材31可包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
(压敏粘合剂层)
压敏粘合剂层32由压敏粘合剂形成并具有压敏粘合性。没有特别限定，该压敏粘合剂可在已知压敏粘合剂中适当选择。具体地，作为压敏粘合剂，例如具有上述特性的压敏粘合剂可在以下的已知压敏粘合剂中适当选择并使用：如丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂，和将具有熔点不高于200℃的热熔融性树脂混入上述压敏粘合剂中的蠕变特性改进的压敏粘合剂(例如，参见JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040等，引入此处以作参考)。作为压敏粘合剂，此处也可使用照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)和热膨胀性压敏粘合剂。这里一种或多种此类压敏粘合剂可单独或作为组合使用。
作为压敏粘合剂，此处优选使用的是丙烯酸类压敏粘合剂和橡胶类压敏粘合剂，并且更优选的是丙烯酸类压敏粘合剂。丙烯酸类压敏粘合剂包括含有一种或多种(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的那些。
用于丙烯酸类压敏粘合剂的(甲基)丙烯酸烷基酯包括，例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等。作为(甲基)丙烯酸烷基酯，优选其中烷基具有4至18个碳原子的那些。在(甲基)丙烯酸烷基酯中，烷基可以是直链或支链的。
为了改善内聚力、耐热性及其交联性的目的，如果期望的话，所述丙烯酸类聚合物可包含与上述(甲基)丙烯酸烷基酯可共聚的任何其它单体组分(共聚性单体组分)对应的单元。共聚性单体组分包括例如含羧基单体如(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸；含酸酐基团单体如马来酸酐、衣康酸酐；含羟基单体如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟月桂酯、(4-羟甲基环己基)甲基甲基丙烯酸酯；含磺酸基的单体例如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺-丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸；含磷酸基团的单体例如2-羟乙基丙烯酰磷酸酯(2-hydroxyethylacryloylphosphate)；(N-取代)酰胺单体例如(甲基)丙烯酰胺、N,N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺；(甲基)丙烯酸氨基烷基酯单体例如(甲基)丙烯酸氨基乙酯、(甲基)丙烯酸N,N-二甲氨基乙酯、(甲基)丙烯酸叔丁氨基乙酯；(甲基)丙烯酸烷氧基烷基酯单体例如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯；氰基丙烯酸酯单体例如丙烯腈、甲基丙烯腈；含环氧基丙烯酸类单体如(甲基)丙烯酸缩水甘油酯；苯乙烯类单体如苯乙烯、α-甲基苯乙烯；乙烯基酯类单体例如乙酸乙烯酯和丙酸乙烯酯；烯烃类单体如异戊二烯、丁二烯、异丁烯；乙烯基醚类单体例如乙烯基醚；含氮单体如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺、N-乙烯基己内酰胺；马来酰亚胺类单体如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺；衣康酰亚胺类单体如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺；琥珀酰亚胺类单体如N-(甲基)丙烯酰氧亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧八亚甲基琥珀酰亚胺；二醇类丙烯酸酯单体如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯(methoxyethyleneglycol(meth)acrylate)、甲氧基聚丙二醇(甲基)丙烯酸酯(methoxypolypropyleneglycol(meth)acrylate)；具有杂环、卤原子或硅原子等的丙烯酸酯类单体，如(甲基)丙烯酸四氢糠酯、含氟(甲基)丙烯酸酯(fluoro(meth)acrylate)和含硅酮(甲基)丙烯酸酯(silicone(meth)acrylate)；多官能单体如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、丙烯酸环氧酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯，等等。这里一种或多种这些共聚性单体组分可单独或作为组合使用。
本发明中可用的照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)(组合物)包括，例如，含有在聚合物侧链、主链或主链末端中具有自由基反应性碳-碳双键的聚合物作为基础聚合物的内部型照射固化型压敏粘合剂，及通过将UV固化型单体组分或低聚物组分引入压敏粘合剂中制备的照射固化型压敏粘合剂。此处也可以使用的热膨胀性压敏粘合剂包含例如，含有压敏粘合剂和发泡剂(特别地，热膨胀性微球)的那些。
本发明中，在不损害本发明的优点的范围内，压敏粘合剂层32可包含各种添加剂(如，增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
交联剂没有特别限定，可以使用已知的交联剂。具体地，作为交联剂，不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂，还可提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等，并且异氰酸酯类交联剂和环氧类交联剂是适合的。交联剂可以单独使用或以两种以上的组合使用。此外，交联剂的使用量没有特别限定。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯例如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯；脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯；和芳香族多异氰酸酯例如2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4'-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。另外，也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATEL”，由NipponPolyurethaneIndustryCo.,Ltd.制造]、三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATEHL”，由NipponPolyurethaneIndustryCo.,Ltd.制造]等。此外，环氧类交联剂的实例包括N,N,N',N'-四缩水甘油基-间苯二甲胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚，以及还有在分子中具有两个以上的环氧基团的环氧类树脂。
在本发明中，代替使用交联剂或与交联剂一起使用，也可以通过用电子束或UV射线照射将压敏粘合剂层交联。
压敏粘合剂层32例如可通过利用包括混合压敏粘合剂和任选的溶剂及其它添加剂，然后将该混合物成形为片状层的通常使用的方法形成。具体地，例如可提及以下方法：包括将包含压敏粘合剂和任选的溶剂及其它添加剂的混合物施涂至基材31上的方法；或者包括施涂上述混合物至适当的隔离膜(如剥离纸)上以形成压敏粘合剂层32，然后将其转移(转换)至基材31上的方法；等。
切割带3的压敏粘合剂层32对倒装芯片型半导体背面用膜2的粘合力(23℃，剥离角180度，剥离速率300mm/min)优选在0.02N/20mm至10N/20mm，更优选0.05N/20mm至5N/20mm的范围内。当粘合力为至少0.02N/20mm时，则在切割半导体晶片时可以防止半导体芯片的飞散。另一方面，当粘合力为至多10N/20mm时，则在拾取它们时使半导体芯片的剥离容易，并防止压敏粘合剂残留。
此外，在本发明中，可使倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1具有抗静电功能。由于该构造，能够防止电路由于在其粘合时和剥离时静电能的产生或由于半导体晶片等通过静电能的带电导致的破坏。赋予抗静电功能可通过适当的方式如以下方法进行：添加抗静电剂或导电性物质至基材31、压敏粘合剂层32和半导体背面用膜2的方法，或在基材31上设置由电荷转移配合物(charge-complex)或金属膜等组成的导电层的方法。作为这些方法，优选难以产生具有改变半导体晶片品质风险的杂质离子的方法。为了赋予导电性和改进导热性等的目的要共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形或薄片形金属粉末；金属氧化物如氧化铝；无定形炭黑和石墨。然而，从不具有漏电性的观点，半导体背面用膜2优选是非导电性的。
此外，倒装芯片型半导体背面用膜2或半导体背面用切割带集成膜1可以以卷绕成卷形物的形式形成或可以以将片材(膜)层压的形式形成。例如，在膜具有卷绕成卷形物的形式的情况下，根据需要，以通过隔离膜保护半导体背面用膜2或半导体背面用膜2和切割带3的层压体的状态将该膜卷绕成卷形物，由此可将膜制备为处于卷绕成卷形物的状态或形式的半导体背面用膜2或半导体背面用切割带集成膜1。在这点上，处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1可由基材31、在基材31的一个表面上形成的压敏粘合剂层32、在压敏粘合剂层32上形成的半导体背面用膜2，和在基材31的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外，半导体背面用切割带集成膜1的厚度(半导体背面用膜的厚度以及包括基材31和压敏粘合剂层32的切割带的厚度的总厚度)可在例如25μm至1,600μm的范围内选择，其优选30μm至850μm，更优选35μm至500μm，特别优选50μm至330μm。
在这点上，在半导体背面用切割带集成膜1中，通过控制半导体背面用膜2的厚度与切割带3的压敏粘合剂层32的厚度的比例或半导体背面用膜2的厚度与切割带的厚度(基材31和压敏粘合剂层32的总厚度)的比例，能够改进切割步骤时的切割性和拾取步骤时的拾取性等，并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够有效利用半导体背面用切割带集成膜1。
(半导体背面用切割带集成膜的生产方法)
使用示于图1的半导体背面用切割带集成膜1作为实例而描述根据本实施方案的半导体背面用切割带集成膜的生产方法。首先，基材31可通过常规已知的成膜方法形成。成膜方法的实例包括压延成膜法、在有机溶剂中的流延法(castingmethod)、在严格密闭体系中的膨胀挤出法、T-模挤出法、共挤出法和干法层压法。
接着，将压敏粘合剂组合物施涂至基材31上，并在其上干燥(任选地在加热下交联)以形成压敏粘合剂层32。涂布方法(coatingsystem)包括辊涂、丝网涂布(screencoating)和凹版涂布(gravurecoating)等。压敏粘合剂组合物可直接施涂在基材31上，以在基材31上形成压敏粘合剂层32；或可将压敏粘合剂组合物施涂至表面已经过润滑处理的剥离片等上从而在其上形成压敏粘合剂层32，然后可将压敏粘合剂层32转移至基材31上。由此，形成具有在基材31上形成的压敏粘合剂层32的切割带3。
根据本发明的半导体背面用切割带集成膜1可通过将由上述过程制备的倒装芯片型半导体背面用膜2转移至所得切割带3的压敏粘合剂层32上获得。在此情况下，将半导体背面用膜2以半导体背面用膜2的保护层22面向压敏粘合剂层32的方式转移至切割带3。
本发明的半导体背面用切割带集成膜1能够在包括倒装芯片连接步骤的半导体器件生产时适当使用。即，在倒装芯片安装的半导体器件的生产时使用本发明的半导体背面用切割带集成膜1，因此以将半导体背面用切割带集成膜1的半导体背面用膜2粘贴至半导体芯片背面的状态或形式生产倒装芯片安装的半导体器件。因此，可以将本发明的半导体背面用切割带集成膜1用于倒装芯片安装的半导体器件(处于通过倒装芯片接合法将半导体芯片固定于被粘物如基板的状态或形式的半导体器件)。
如在半导体背面用切割带集成膜1中，半导体背面用膜2也可用于倒装芯片安装的半导体器件(处于在用倒装芯片接合法中将半导体芯片固定至被粘物如基板等的状态或形式的半导体器件)。
(半导体晶片)
半导体晶片不特别限制，只要其为已知的或通常使用的半导体晶片即可，并且可在由各种材料制成的半导体晶片中适当地选择和使用。在本发明中，作为半导体晶片，可适当地使用硅晶片。
(半导体器件的生产方法)
将参考图3A至3D描述用于生产根据本发明的半导体器件的方法。图3A至3D为示出在使用半导体背面用切割带集成膜1的情况下生产半导体器件的方法的横截面示意图。
根据上述半导体器件生产方法，半导体器件可使用上述半导体背面用切割带集成膜1生产。具体地，该方法至少包括以下步骤：将半导体晶片粘贴至半导体背面用切割集成膜中的倒装芯片型半导体背面用膜上的步骤，切割半导体晶片以形成半导体元件的步骤，将半导体元件与倒装芯片型半导体背面用膜一起从切割带的压敏粘合剂层拾取的步骤，将焊剂粘附至半导体元件中的被粘物用连接构件的步骤和将半导体元件倒装芯片连接至被粘物上的步骤。
(安装步骤)
首先，如图3A所示，将任选地在半导体背面用切割带集成膜1的半导体背面用膜2上设置的隔离膜适当剥离并将半导体晶片4粘贴至半导体背面用膜2上以通过粘合和保持来固定(安装步骤)。在此情况下，半导体背面用膜2处于未固化状态(包括半固化状态)。此外，将半导体背面用切割带集成膜1粘贴至半导体晶片4的背面。半导体晶片4的背面是指与电路面相对的面(也称为非电路面、非电极形成面等)。粘贴方法不特别限制，但优选通过压接的方法。压接通常在用加压装置如加压辊加压的同时进行。
(切割步骤)
接着，如图3B所示，切割半导体晶片4。从而，将半导体晶片4切断成规定尺寸并单个化(成形为小片)，以生产半导体芯片5。例如，所述切割根据常规方法从半导体晶片4的电路面侧进行。此外，本步骤可采取例如形成到达半导体背面用切割带集成膜1的切口(slit)的称作完全切断的切断方法。用于本步骤的切割设备没有特别限定，可使用常规已知的设备。此外，由于半导体晶片4通过具有半导体背面用膜的半导体背面切割带集成膜1来粘附和固定，因此可以抑制芯片裂纹和芯片飞散，以及还可以抑制半导体晶片4的破损。在这点上，当半导体背面用膜2由包含环氧树脂的树脂组合物形成时，即使当将其通过切割切断时，也能够抑制或防止在切断面处产生粘合剂从半导体背面用膜的粘合剂层挤出。结果，可抑制或防止切断面自身的再粘贴(粘连(blocking))，从而可更加方便地进行以下要描述的拾取。
在半导体背面用切割带集成膜1扩展(expand)的情况下，扩展可使用常规已知的扩展设备进行。扩展设备具有能够推动半导体背面用切割带集成膜1向下通过切割环的环形外环，和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤，可以防止相邻的半导体芯片在以下要描述的拾取步骤中通过彼此接触而损坏。
(拾取步骤)
为了收集粘附并固定至半导体背面用切割带集成膜1的半导体芯片5，如图3C所示进行半导体芯片5的拾取，以将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限定，可采用常规已知的各种方法。例如，可提及包括用针状物从半导体背面用切割带集成膜1的基材31侧向上推动各半导体芯片5，并用拾取设备拾取推起的半导体芯片5的方法。在这点上，拾取的半导体芯片5的背面用半导体背面用膜2保护。
(倒装芯片连接步骤)
如图3D所示，拾取的半导体芯片5通过倒装芯片接合法(倒装芯片安装法)固定于被粘物如基板。具体地，以半导体芯片5的电路面(也称为正面、电路图案形成面、电极形成面等)与被粘物6相对的形式，根据常规方式将半导体芯片5首先固定至被粘物6。例如，使在半导体芯片5的电路面侧上作为连接构件形成的凸块51与焊剂接触从而使焊剂粘附至凸块51。然后，使半导体芯片5的凸块51与粘贴至被粘物6的连接垫的连结用导电性材料(如焊料)61接触，并在加压下熔融凸块51和导电性材料，由此能够确保半导体芯片5和被粘物6之间的电连接，并能够将半导体芯片5固定于被粘物6(倒装芯片接合步骤)。在此情况下，在半导体芯片5和被粘物6之间形成间隙并且间隙之间的距离通常为约30至300μm。此外，在将半导体芯片5倒装芯片接合(倒装芯片连接)至被粘物6之后，重要的是将残留于半导体芯片5和被粘物6的相对面上或在两者之间的间隙中的焊剂通过洗涤除去，然后将包封材料(如包封树脂)填充入间隙中以进行包封。
作为被粘物6，可使用各种基板如引线框和电路板(如布线电路板)。基板的材料没有特别限定，可提及陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板。
在倒装芯片接合步骤中，凸块和导电性材料的材料没有特别限定，其实例包括焊料(合金)如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料和锡-锌-铋系金属材料，以及金系金属材料和铜系金属材料。
此外，在倒装芯片接合步骤中，将导电性材料熔融以连接半导体芯片5的电路面侧处的凸块和在被粘物6表面上的导电性材料。凸块和导电性材料熔融时的温度通常为约260℃(例如，250℃至300℃)。通过用环氧树脂等形成半导体背面用膜，可使本发明的半导体背面用切割带集成膜具有能够承受在倒装芯片接合步骤中的高温的耐热性。
在本步骤中，优选洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及间隙。在洗涤时使用的洗涤液没有特别限定，其实例包括有机洗涤液和水性洗涤液。在本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性，并且对这些洗涤液基本不具有溶解性。因此，如上所述，可采用各种洗涤液作为该洗涤液，并可通过任何常规方法而无需任何特别的洗涤液实现该洗涤。
在本发明的半导体器件生产方法中，使用设置有保护层的半导体背面用膜进行倒装芯片接合步骤，因此即使当焊剂粘附至半导体芯片背面时焊接用焊剂也不会残留于半导体背面用膜中，由此能够防止发生源自焊剂的污染。
接下来，进行包封步骤以包封倒装芯片接合的半导体芯片5和被粘物6之间的间隙。包封步骤使用包封树脂进行。在此情况下的包封条件不特别限制，但包封树脂的固化通常在175℃下进行60秒至90秒。然而，在本发明中，不限于此，例如，固化可在165至185℃的温度下进行几分钟。通过在该步骤中的热处理，不仅包封树脂而且半导体背面用膜2也同时热固化。因此，在热固化的过程下包封树脂和半导体背面用膜2两者都固化和收缩。结果，通过半导体背面用膜2的固化收缩能够消除或松弛由于包封树脂的固化收缩引起的给予半导体芯片5的应力。此外，在该步骤中，半导体背面用膜2可完全或几乎完全热固化并能够以优良的紧密粘合性粘贴至半导体元件的背面。此外，即使当根据本发明的半导体背面用膜2处于未固化状态时，该膜也可在包封步骤中与包封材料一起热固化，因此不需要新添加半导体背面用膜2的热固化步骤。
包封树脂没有特别限定，只要该材料为具有绝缘性的树脂(绝缘树脂)即可，可在已知的包封材料如包封树脂中适当选择和使用。包封树脂优选具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物。作为环氧树脂，可提及以上示例的环氧树脂。此外，由包含环氧树脂的树脂组合物组成的包封树脂除了环氧树脂之外还可包含除了环氧树脂之外的热固性树脂(如酚醛树脂)或热塑性树脂。此外，也可利用酚醛树脂作为环氧树脂用固化剂，作为此类酚醛树脂，可提及以上示例的酚醛树脂。
根据使用半导体背面用切割带集成膜1或半导体背面用膜2制造的半导体器件(倒装芯片安装的半导体器件)，将半导体背面用膜粘贴至半导体芯片背面，因此，可以优良的可见度实施激光标识。特别地，即使当标识方法是激光标识法时，激光标识也能够以优良的对比度实施，并可以观察通过具有良好可见度的激光标识实施的各种信息(例如文字信息和图形信息)。在激光标识时，可利用已知激光标识设备。此外，作为激光器，可以利用各种激光器如气体激光器、固态激光器和液体激光器。具体地，作为气体激光器，可利用任何已知的气体激光器而没有特别限制，但二氧化碳激光器(CO2激光器)和准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是适合的。作为固态激光器，可利用任何已知的固态激光器而没有特别限定，但YAG激光器(如Nd:YAG激光器)和YVO4激光器是适合的。
由于使用本发明的半导体背面用切割带集成膜1或半导体背面用膜2生产的半导体器件为通过倒装芯片安装法安装的半导体器件，所以该器件与通过模片接合安装法安装的半导体器件相比具有薄型化和小型化的形状。因此，可适当采用半导体器件作为各种电子器件和电子部件或其材料和构件。具体地，作为利用本发明的倒装芯片安装的半导体器件的电子器件，可提及所谓的“移动电话”和“PHS”，小型计算机[例如，所谓的“PDA”(手持终端)，所谓的“笔记本尺寸的个人计算机”，所谓的“NetBook(商标)”和所谓的“可穿戴计算机”等]，具有“移动电话”和计算机集成形式的小型电子器件，所谓的“DigitalCamera(商标)”，所谓的“数码摄像机”，小型电视机，小尺寸游戏机，小型数字音频播放机，所谓的“电子记事本”，所谓的“电子词典”，用于所谓的“电子书”的电子器件终端，移动电子器件(可携带电子器件)如小尺寸数字型手表等。不必说，也可提及除了移动器件之外的电子器件(固定型电子器件等)，例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘记录机(harddiskrecorders)、DVD播放机等)、投影仪和微型机等。另外，电子部件或用于电子器件和电子部件的材料和构件没有特别限制，其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将详细地示例性描述本发明的优选实施例。然而，本发明不限于以下实施例，除非其超出本发明的宗旨。此外，除非另外说明，在各实施例中的份为重量标准。
<粘合剂层的制备>
基于100份主要由丙烯酸乙酯和甲基丙烯酸甲酯构成的丙烯酸酯类聚合物(商品名“ParacronW-197CM”，由NegamiChemicalIndustrialCo.,Ltd.制造)，将113份环氧树脂(商品名“Epicoat1004”，由JERCo.,Ltd.制造)、121份酚醛树脂(商品名“MilexXLC-4L”，由MitsuiChemicals,Inc.制造)、246份球形二氧化硅(商品名“SO-25R”，由AdmatechsCo.Ltd.制造)、5份染料1(商品名“OILGREEN502”，由OrientChemicalIndustriesCo.,Ltd.制造)和5份染料2(商品名：“OILBLACKBS”，由OrientChemicalIndustriesCo.,Ltd.制造)溶解于甲乙酮中，以制备具有固体浓度为23.6重量％的粘合剂组合物溶液。
将该粘合剂组合物溶液施涂至作为剥离衬垫(隔离膜)的已进行硅酮剥离处理的由50μm厚的聚对苯二甲酸乙二酯膜组成的剥离处理膜上，然后在130℃下干燥2分钟，以制备具有厚度(平均厚度)为10μm的粘合剂层A。
(实施例1)
<半导体背面用膜的制备>
将所得的粘合剂层A在粘贴角度为120°、压力为0.2MPa和速度为10mm/s的条件下粘贴至作为保护层的10μm厚的铝箔(由ToyoAluminumK.K.制造，1N30)上以制备半导体背面用膜。
(实施例2)
<半导体背面用膜的制备>
将所得的粘合剂层A在粘贴角度为120°、压力为0.2MPa和速度为10mm/s的条件下粘贴至作为保护层的12.5μm厚的聚酰亚胺膜(Apical，由KanekaCorporation制造，玻璃化转变温度(Tg)：240℃)上以制备半导体背面用膜。
(比较例1)
按照上述"粘合剂层的制备"中的方法，制备具有厚度(平均厚度)为20μm的粘合剂层，并将该粘合剂层在不设置保护层的情况下用作半导体背面用膜。
<半导体背面用切割带集成膜的制备>
通过使用手动辊，将实施例和比较例中获得的各半导体背面用膜粘贴至切割带(商品名"V-8-T"，由NittoDenkoCo.,Ltd.制造；基材平均厚度，65μm；压敏粘合剂层的平均厚度，10μm)的压敏粘合剂层上，以制备半导体背面用切割带集成膜。
(焊剂污染性的评价)
将半导体晶片(直径：8英寸，厚度：0.6mm，硅镜面晶片)进行背面抛光处理，并将具有厚度为0.2mm的镜面晶片用作工件。在从半导体背面用切割带集成膜剥离隔离膜后，将镜面晶片(工件)在70℃下通过辊压粘贴至半导体背面用膜上。此外，半导体晶片抛光条件和粘贴条件如下：
(半导体晶片抛光条件)
抛光设备：商品名："DFG-8560"，由DISCOCorporation制造
半导体晶片：直径8英寸(从厚度为0.6mm背面抛光至厚度为0.2mm)
(粘贴条件)
粘贴设备：商品名“MA-3000III”，由NittoSeikiCo.,Ltd.制造
粘贴速度：10mm/min
粘贴压力：0.15MPa
粘贴时的阶段温度：70℃
将焊剂(RM-26-20，由TAMURACorporation制造)的液滴用点滴器(dropper)滴落于粘贴至半导体晶片的半导体背面用膜上，并在由JEDEC定义的铅焊料条件下进行再流步骤。评价焊剂污染性，将无污染发生的情况作为"良好"和发生污染的情况作为"差"。其结果示于表1中。
(再流条件)
温度：峰值温度为260℃。
时间：在峰值温度下的时间为30秒。
表1
保护层 焊剂污染性
实施例1 铝 良好
实施例2 聚酰亚胺 良好
比较例1 未设置 差
正如从表1中显而易见的，在根据实施例1和2的半导体背面用切割带集成膜中未发生源自焊剂的污染，并且半导体背面用膜的外观性良好。另一方面，在比较例1的半导体背面用膜中发生源自焊剂的污染，导致显示差的外观性。
虽然已详细地并参考其具体实施方案描述本发明，但对于本领域技术人员而言，其中可进行各种变化和改进而不背离其范围将显而易见。
本申请基于2010年7月29日提交的日本专利申请2010-170807，在此将其全部内容引入作为参考。

Claims (13)

1.一种倒装芯片型半导体背面用膜，其要设置于倒装芯片连接至被粘物上的半导体元件的背面上，
所述倒装芯片型半导体背面用膜包括粘合剂层和层压于所述粘合剂层上的保护层，
其中所述保护层包括具有玻璃化转变温度为200℃以上的耐热性树脂或包括金属，和
其中所述倒装芯片型半导体背面用膜为卷绕成卷形物的形式。
2.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述耐热性树脂为选自由聚酰亚胺、聚苯硫醚、聚砜、聚醚酰亚胺、聚醚酮和聚醚醚酮组成的组的至少一种。
3.根据权利要求2所述的倒装芯片型半导体背面用膜，其中所述耐热性树脂为聚酰亚胺。
4.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述金属为选自由铝、耐酸铝、不锈钢、铁、钛、锡和铜组成的组的至少一种。
5.根据权利要求1所述的倒装芯片型半导体背面用膜，其中所述保护层面向所述粘合剂层的表面已进行表面活化处理。
6.根据权利要求5所述的倒装芯片型半导体背面用膜，其中所述表面活化处理为选自由等离子体处理、臭氧水处理、紫外线臭氧处理和离子束处理组成的组的至少一种处理。
7.一种半导体背面用切割带集成膜，其包括：
切割带，所述切割带包括基材和层压于所述基材上的压敏粘合剂层，和
倒装芯片型半导体背面用膜，其要设置于倒装芯片连接至被粘物上的半导体元件的背面上，所述倒装芯片型半导体背面用膜包括粘合剂层和层压于所述粘合剂层上的保护层，并且所述倒装芯片型半导体背面用膜层压于所述压敏粘合剂层上以致所述保护层面向所述压敏粘合剂层，
其中所述保护层包括具有玻璃化转变温度为200℃以上的耐热性树脂或包括金属，和
其中所述半导体背面用切割带集成膜为卷绕成卷形物的形式。
8.根据权利要求7所述的半导体背面用切割带集成膜，其中所述耐热性树脂为选自由聚酰亚胺、聚苯硫醚、聚砜、聚醚酰亚胺、聚醚酮和聚醚醚酮组成的组的至少一种。
9.根据权利要求8所述的半导体背面用切割带集成膜，其中所述耐热性树脂为聚酰亚胺。
10.根据权利要求7所述的半导体背面用切割带集成膜，其中所述金属为选自由铝、耐酸铝、不锈钢、铁、钛、锡和铜组成的组的至少一种。
11.根据权利要求7所述的半导体背面用切割带集成膜，其中所述保护层面向所述粘合剂层的表面已进行表面活化处理。
12.根据权利要求11所述的半导体背面用切割带集成膜，其中所述表面活化处理为选自由等离子体处理、臭氧水处理、紫外线臭氧处理和离子束处理组成的组的至少一种处理。
13.一种半导体器件的生产方法，所述方法包括：
将半导体晶片粘贴至在根据权利要求7-12任一项所述的半导体背面用切割带集成膜中的倒装芯片型半导体背面用膜上，
切割所述半导体晶片以形成半导体元件，
将所述半导体元件与所述倒装芯片型半导体背面用膜一起从所述切割带的压敏粘合剂层剥离，
将焊剂粘附至所述半导体元件中的被粘物用连接构件，和
将所述半导体元件倒装芯片连接至所述被粘物上。
CN201510557774.9A 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途 Active CN105153954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-170807 2010-07-29
JP2010170807A JP5419226B2 (ja) 2010-07-29 2010-07-29 フリップチップ型半導体裏面用フィルム及びその用途
CN201110217073.2A CN102382587B (zh) 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110217073.2A Division CN102382587B (zh) 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途

Publications (2)

Publication Number Publication Date
CN105153954A true CN105153954A (zh) 2015-12-16
CN105153954B CN105153954B (zh) 2018-12-21

Family

ID=45527155

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110217073.2A Active CN102382587B (zh) 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途
CN201510557774.9A Active CN105153954B (zh) 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110217073.2A Active CN102382587B (zh) 2010-07-29 2011-07-28 倒装芯片型半导体背面用膜及其用途

Country Status (5)

Country Link
US (2) US20120028416A1 (zh)
JP (1) JP5419226B2 (zh)
KR (2) KR20120024386A (zh)
CN (2) CN102382587B (zh)
TW (1) TWI465543B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078102A (zh) * 2015-09-16 2017-08-18 古河电气工业株式会社 半导体背面用薄膜
CN109743881A (zh) * 2016-10-03 2019-05-10 琳得科株式会社 半导体加工用粘着胶带以及半导体装置的制造方法
CN111716242A (zh) * 2019-03-22 2020-09-29 日东电工株式会社 背面研磨带
TWI720308B (zh) * 2017-04-25 2021-03-01 南韓商Cni科技股份有限公司 電子元件的載片以及使用其的用於形成薄膜的裝置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
CN103797079A (zh) * 2011-08-30 2014-05-14 日东电工株式会社 导电性粘合带
EP2636712A1 (en) * 2012-03-07 2013-09-11 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
EP3007212B1 (en) * 2013-05-29 2022-04-13 Mitsui Chemicals Tohcello, Inc. Semiconductor wafer protection film and production method for semiconductor device
KR102270480B1 (ko) * 2014-02-28 2021-06-29 닛토덴코 가부시키가이샤 도전성 점착 테이프 및 도전성 점착 테이프가 부착된 표시 장치
CN106463706B (zh) * 2014-06-05 2019-06-18 宇部兴产株式会社 电极的制造方法
JP6379389B2 (ja) * 2014-12-15 2018-08-29 リンテック株式会社 ダイシングダイボンディングシート
JP6571398B2 (ja) 2015-06-04 2019-09-04 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
WO2017057009A1 (ja) * 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
CN105336581A (zh) * 2015-11-04 2016-02-17 株洲南车时代电气股份有限公司 功率半导体器件制作方法及装置
JP6660156B2 (ja) * 2015-11-13 2020-03-04 日東電工株式会社 積層体および合同体・半導体装置の製造方法
US20190057936A1 (en) * 2015-12-18 2019-02-21 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
JP6800167B2 (ja) 2015-12-25 2020-12-16 古河電気工業株式会社 半導体加工用テープ
WO2017110202A1 (ja) * 2015-12-25 2017-06-29 古河電気工業株式会社 半導体加工用テープ
CN106997900A (zh) * 2016-01-22 2017-08-01 中芯国际集成电路制造(上海)有限公司 半导体结构、其形成方法及测试方法
JP6310492B2 (ja) * 2016-03-31 2018-04-11 古河電気工業株式会社 電子デバイスパッケージ用テープ
MY184452A (en) * 2016-03-31 2021-04-01 Furukawa Electric Co Ltd Tape for electronic device packaging
KR102056178B1 (ko) * 2016-03-31 2019-12-16 후루카와 덴키 고교 가부시키가이샤 전자 디바이스 패키지용 테이프
JP6422462B2 (ja) * 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
TWI772293B (zh) * 2016-04-28 2022-08-01 日商琳得科股份有限公司 附有保護膜的半導體晶片的製造方法以及半導體裝置的製造方法
KR101654510B1 (ko) * 2016-05-06 2016-09-05 주식회사 티에스피글로벌 반도체 칩 패키지 마킹 방법
JP6616738B2 (ja) * 2016-06-09 2019-12-04 積水化学工業株式会社 積層シート及び半導体装置の製造方法
JP6440657B2 (ja) * 2016-07-27 2018-12-19 古河電気工業株式会社 電子デバイス用テープ
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
US11795103B2 (en) 2017-10-17 2023-10-24 PGBC Intellectual Holdings, LLC Chemically-strengthened thin glass substrates new paradigms for modified curvature and methods of manufacture
CN113035720B (zh) * 2021-03-01 2024-08-09 宏茂微电子(上海)有限公司 芯片上片方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542076A (zh) * 2002-12-02 2004-11-03 日东电工株式会社 粘合剂组合物，粘合膜及使用其的半导体器件
CN1671609A (zh) * 2002-07-30 2005-09-21 日立化成工业株式会社 粘接材料带及其连接方法、制造方法、压接方法、粘接材料带卷、粘接装置、粘接剂带盒、使用它们的粘接剂的压接方法及各向异性导电材料带
US20060009009A1 (en) * 2004-07-12 2006-01-12 Kazumi Hara Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
CN1954015A (zh) * 2004-05-20 2007-04-25 东丽株式会社 聚酰亚胺树脂、层压薄膜、带金属层的层压薄膜及半导体装置
CN101130670A (zh) * 2006-08-22 2008-02-27 日东电工株式会社 激光加工用粘接片
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566935A (en) * 1984-07-31 1986-01-28 Texas Instruments Incorporated Spatial light modulator and method
US4596992A (en) * 1984-08-31 1986-06-24 Texas Instruments Incorporated Linear spatial light modulator and printer
US4956619A (en) * 1988-02-19 1990-09-11 Texas Instruments Incorporated Spatial light modulator
US5028939A (en) * 1988-08-23 1991-07-02 Texas Instruments Incorporated Spatial light modulator system
JP2681167B2 (ja) * 1988-10-12 1997-11-26 株式会社半導体エネルギー研究所 電子装置作製方法
US5250329A (en) * 1989-04-06 1993-10-05 Microelectronics And Computer Technology Corporation Method of depositing conductive lines on a dielectric
US5073423A (en) * 1990-01-04 1991-12-17 Corning Incorporated Decalcomania
JPH04315452A (ja) * 1991-04-15 1992-11-06 Fuji Electric Co Ltd 半導体装置チップの標識賦与方法
JPH0677283A (ja) 1992-08-26 1994-03-18 Kyocera Corp 配線基板へのｉｃ素子の実装方法
US5496691A (en) * 1994-02-08 1996-03-05 Fuji Photo Film Co., Ltd. Process for producing silver halide photographic material
JP3307207B2 (ja) 1995-12-25 2002-07-24 松下電器産業株式会社 半導体装置およびその製造方法
JPH10256431A (ja) * 1997-03-06 1998-09-25 Sony Corp 半導体装置及びその製造方法
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
US6284122B1 (en) * 1998-06-09 2001-09-04 International Lead Zinc Research Organization, Inc. Production of a zinc-aluminum alloy coating by immersion into molten metal baths
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP2001196642A (ja) * 2000-01-11 2001-07-19 Toyoda Gosei Co Ltd 発光装置
JP4351348B2 (ja) * 2000-01-27 2009-10-28 リンテック株式会社 保護層を有するｉｃカードの製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6562454B2 (en) * 2000-12-04 2003-05-13 Yupo Corporation Tag and label comprising same
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3649129B2 (ja) 2001-01-12 2005-05-18 松下電器産業株式会社 半導体装置の製造方法および半導体装置
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
KR101029235B1 (ko) * 2001-08-10 2011-04-18 닛토덴코 가부시키가이샤 다이싱용 점착 시트 및 다이싱 방법
JP2003108008A (ja) * 2001-09-27 2003-04-11 Oji Paper Co Ltd 粘着シート
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US7049528B2 (en) * 2002-02-06 2006-05-23 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
JP3892359B2 (ja) 2002-07-25 2007-03-14 松下電器産業株式会社 半導体チップの実装方法
KR101095753B1 (ko) * 2002-08-01 2011-12-21 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2004364041A (ja) * 2003-06-05 2004-12-24 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
TW200532259A (en) * 2003-12-25 2005-10-01 Nitto Denko Corp Method of manufacturing laminated polarizing plate, laminated polarizing plate obtained by the method, and image display including the same
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US7109591B2 (en) * 2004-06-04 2006-09-19 Hack Jonathan A Integrated circuit device
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
JP4876451B2 (ja) 2005-06-27 2012-02-15 日立化成工業株式会社 接着シート
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
JP4844168B2 (ja) * 2006-02-28 2011-12-28 パナソニック株式会社 部品接合方法および部品積層方法
JP2007235022A (ja) * 2006-03-03 2007-09-13 Mitsui Chemicals Inc 接着フィルム
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP4607153B2 (ja) * 2007-07-12 2011-01-05 株式会社日立製作所 微小電気機械システム素子の製造方法
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP2009237489A (ja) * 2008-03-28 2009-10-15 Sumitomo Chemical Co Ltd 表面保護フィルム付き偏光板の製造方法
JP2009277719A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置及びその製造方法
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP2010031183A (ja) 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP5556070B2 (ja) 2008-08-20 2014-07-23 日立化成株式会社 ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
CN102224584A (zh) * 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20130256269A1 (en) * 2012-03-29 2013-10-03 Apple Inc. Methods and apparatus for modifying surface energy of laminate stack up
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1671609A (zh) * 2002-07-30 2005-09-21 日立化成工业株式会社 粘接材料带及其连接方法、制造方法、压接方法、粘接材料带卷、粘接装置、粘接剂带盒、使用它们的粘接剂的压接方法及各向异性导电材料带
CN1542076A (zh) * 2002-12-02 2004-11-03 日东电工株式会社 粘合剂组合物，粘合膜及使用其的半导体器件
CN1954015A (zh) * 2004-05-20 2007-04-25 东丽株式会社 聚酰亚胺树脂、层压薄膜、带金属层的层压薄膜及半导体装置
US20060009009A1 (en) * 2004-07-12 2006-01-12 Kazumi Hara Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
CN101130670A (zh) * 2006-08-22 2008-02-27 日东电工株式会社 激光加工用粘接片
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078102A (zh) * 2015-09-16 2017-08-18 古河电气工业株式会社 半导体背面用薄膜
CN109743881A (zh) * 2016-10-03 2019-05-10 琳得科株式会社 半导体加工用粘着胶带以及半导体装置的制造方法
CN109743881B (zh) * 2016-10-03 2023-05-23 琳得科株式会社 半导体加工用粘着胶带以及半导体装置的制造方法
TWI720308B (zh) * 2017-04-25 2021-03-01 南韓商Cni科技股份有限公司 電子元件的載片以及使用其的用於形成薄膜的裝置
CN111716242A (zh) * 2019-03-22 2020-09-29 日东电工株式会社 背面研磨带

Also Published As

Publication number Publication date
US10211083B2 (en) 2019-02-19
JP2012033626A (ja) 2012-02-16
KR101581643B1 (ko) 2016-01-11
CN102382587A (zh) 2012-03-21
TWI465543B (zh) 2014-12-21
CN105153954B (zh) 2018-12-21
KR20150094581A (ko) 2015-08-19
CN102382587B (zh) 2015-09-30
JP5419226B2 (ja) 2014-02-19
US20120028416A1 (en) 2012-02-02
TW201213487A (en) 2012-04-01
US20140178680A1 (en) 2014-06-26
KR20120024386A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102382587B (zh) 倒装芯片型半导体背面用膜及其用途
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN102373022B (zh) 半导体背面用加热剥离片集成膜、半导体元件的收集方法和半导体器件的生产方法
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN102161869B (zh) 半导体背面用切割带集成膜
CN102222634B (zh) 半导体背面用切割带集成膜
CN106057722B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102373019B (zh) 半导体背面用切割带集成膜及用于生产半导体器件的方法
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN104465515A (zh) 切割带集成晶片背面保护膜
CN102146265B (zh) 半导体背面用切割带集成膜
CN105086863A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN102382586B (zh) 倒装芯片型半导体背面用膜
CN105086865A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN102220092A (zh) 半导体背面用切割带集成膜
CN102876245A (zh) 半导体装置用粘接膜及切割带一体型半导体背面用膜
CN103865416A (zh) 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102382585B (zh) 倒装芯片型半导体背面用膜、半导体背面用条状膜的生产方法和倒装芯片型半导体器件
CN105047597A (zh) 半导体背面用切割带集成膜
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
CN105102566A (zh) 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant