CN103865416A - 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置 - Google Patents

切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN103865416A
CN103865416A CN201310670648.5A CN201310670648A CN103865416A CN 103865416 A CN103865416 A CN 103865416A CN 201310670648 A CN201310670648 A CN 201310670648A CN 103865416 A CN103865416 A CN 103865416A
Authority
CN
China
Prior art keywords
dicing tape
adhesive sheet
film
aforementioned
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310670648.5A
Other languages
English (en)
Inventor
志贺豪士
水野浩二
高本尚英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013088565A external-priority patent/JP2014135468A/ja
Priority claimed from JP2013088566A external-priority patent/JP6129629B2/ja
Priority claimed from JP2013088568A external-priority patent/JP2014135469A/ja
Priority claimed from JP2013088564A external-priority patent/JP6077922B2/ja
Priority claimed from JP2013088567A external-priority patent/JP6297786B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103865416A publication Critical patent/CN103865416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明提供切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置，所述切割胶带一体型粘接片可在半导体装置的制造工序中防止半导体芯片上的电路被破坏。一种切割胶带一体型粘接片，其为具有在基材上层叠有粘合剂层的切割胶带、和在粘合剂层上形成的粘接片的切割胶带一体型粘接片，其中，在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、粘合剂层与粘接片的剥离力为0.02～0.5N/20mm，根据基于前述剥离试验的条件将粘合剂层与粘接片剥离时的剥离静电压的绝对值为0.5kV以下。

Description

切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
技术领域
本发明涉及切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置。 
背景技术
近年来，更进一步需要半导体装置及其封装体的薄型化、小型化。因此，作为半导体装置及其封装体，将半导体芯片等半导体元件通过倒装芯片键合安装（倒装芯片连接）在基板上而得到的倒装芯片型的半导体装置被广泛利用。该倒装芯片连接是以半导体芯片的电路面与基板的电极形成面相对的方式固定的连接。在这样的半导体装置等中，存在利用保护薄膜来保护半导体芯片的背面、防止半导体芯片的损伤等的情况。 
迄今为止，作为上述保护薄膜，存在在切割胶带上层叠有作为保护薄膜的倒装芯片型半导体背面用薄膜的切割胶带一体型半导体背面用薄膜（例如参照专利文献1）。在使用了该切割胶带一体型半导体背面用薄膜的半导体装置的制造工序中，首先，将半导体晶圆贴附固定在切割胶带一体型半导体背面用薄膜的倒装芯片型半导体背面用薄膜上，在该状态下进行切割。由此，半导体晶圆被单片化成规定的尺寸，形成半导体芯片。接着，为了将固定于切割胶带一体型半导体背面用薄膜的半导体芯片与倒装芯片型半导体背面用薄膜一起从切割薄膜剥离，进行半导体芯片的拾取。 
另外，在半导体装置的制造中，除了倒装芯片型半导体背面用薄膜以外，还存在使用在切割胶带上层叠例如芯片接合薄膜（die-bonding film）、底部填充片（underfill sheet）等而得到的切割胶带一体型粘接片的情况。芯片接合薄膜是用于将半导体芯片向被粘物芯片接合的薄膜，底部填充片是用于将倒装芯片型半导体装置中的半导体芯片的电路面与基板的电极形成面之间封 装的片。 
现有技术文献
专利文献
专利文献1：日本特开2011-228496号公报 
发明内容
发明要解决的问题
然而，在使用上述的切割胶带一体型粘接片来制造半导体装置的情况下，迄今为止，存在形成在半导体元件（例如半导体芯片）上的电路被破坏的情况。 
用于解决问题的方案
本发明人等对半导体元件上的电路被破坏的原因进行了研究。结果查明，在拾取工序中，将附着有粘接片（例如，倒装芯片型半导体背面用薄膜、芯片接合薄膜、底部填充片）的半导体元件从切割胶带剥离时，在粘接片与切割胶带之间会产生剥离静电，该产生的静电有时会导致半导体元件上的电路被破坏。 
本发明人等为了解决上述现有的问题而进行了研究，结果发现：将切割胶带的粘合剂层与粘接片的剥离力设定在一定的范围内，并且将剥离时的剥离静电压的绝对值设在一定的范围内，由此能够抑制半导体元件上的电路被破坏，从而完成第1本发明。 
即，第1本发明的特征在于，其为具有在基材上层叠有粘合剂层的切割胶带、和在前述粘合剂层上形成的粘接片的切割胶带一体型粘接片， 
在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、前述粘合剂层与前述粘接片的剥离力为0.02～0.5N/20mm， 
根据基于前述剥离试验的条件将前述粘合剂层与前述粘接片剥离时的剥离静电压的绝对值为0.5kV以下。 
根据前述技术方案，在剥离速度10m/分钟、剥离角度150°下的剥离试验 中的、前述粘合剂层与前述粘接片的剥离力为0.02～0.5N/20mm。由于前述剥离力为0.02N/20mm以上，因此在切割时，能够固定半导体晶圆。另外，由于前述剥离力为0.5N/20mm以下，因此在拾取时，能够容易地将带粘接片的半导体元件从粘合剂层剥离。另外，由于根据基于前述剥离试验的条件将前述粘合剂层与前述粘接片剥离时的剥离静电压的绝对值为0.5kV以下，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
在前述技术方案中，前述粘接片优选为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。在前述粘接片为倒装芯片型半导体背面用薄膜的情况下，倒装芯片型半导体背面用薄膜形成在半导体元件的背面，半导体元件的电路面裸露。然而，根据基于前述剥离试验的条件将前述粘合剂层与前述粘接片剥离时的剥离静电压的绝对值为0.5kV以下。其结果，能够防止裸露的半导体元件的电路面由于剥离静电而被破坏。 
在前述技术方案中，在前述基材中优选含有抗静电剂。切割后，在从固定切割胶带的吸附台取下切割胶带时，存在在切割胶带与吸附台之间产生剥离静电的情况。因此，在基材中含有抗静电剂时，能够抑制在该基材与吸附台之间的剥离静电。 
在前述技术方案中，优选的是：前述基材具有多层结构，在前述多层结构的基材的至少一个最外层中含有抗静电剂。在前述多层结构的基材的粘合剂层侧的最外层中含有抗静电剂时，能够抑制基材与粘合剂层双方的静电。另外，在前述多层结构的基材的与粘合剂层相反侧的最外层中含有抗静电剂时，能够更有效地抑制基材与吸附台之间的剥离静电。 
在前述技术方案中，优选的是，在前述基材的至少一个面上形成有含有抗静电剂的抗静电剂层。在前述基材的粘合剂层侧的面上形成有抗静电剂层时，能够抑制基材与粘合剂层双方的静电。另外，在前述基材的与粘合剂层相反侧的面上形成有抗静电剂层时，能够更有效地抑制基材与吸附台之间的 剥离静电。 
在前述技术方案中，在前述粘合剂层中优选含有抗静电剂。在粘合剂层中含有抗静电剂时，能够更有效地抑制将粘合剂层与粘接片剥离时的剥离静电。 
在前述技术方案中，在前述粘接片中优选含有抗静电剂。在粘接片中含有抗静电剂时，在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体元件的破坏。 
另外，第1本发明的特征在于，其为使用在前述中记载的切割胶带一体型粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
根据前述技术方案，使用在前述中记载的切割胶带一体型粘接片。因此，前述粘合剂层与前述粘接片的剥离力为0.02～0.5N/20mm。由于前述剥离力为0.02N/20mm以上，因此在切割时，能够固定半导体晶圆。另外，由于前述剥离力为0.5N/20mm以下，因此在拾取时，能够容易地将容易带粘接片的半导体元件从粘合剂层剥离。另外，由于通过前述剥离试验剥离时的剥离静电压的绝对值为0.5kV以下，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
另外，第1本发明所涉及的半导体装置的特征在于，其是为了解决上述问题而使用在前述中记载的切割胶带一体型粘接片来制造的。 
另外，本发明人等为了解决上述现有的问题而进行了研究，结果发现：通过将切割胶带的基材、以及粘合剂层中的至少一个表面的表面电阻率值设定在一定的范围内，能够抑制半导体元件上的电路被破坏，从而完成第2本发明。 
即，第2本发明的特征在于，其为具有在基材上层叠有粘合剂层的切割胶带、和在前述粘合剂层上形成的粘接片的切割胶带一体型粘接片， 
前述基材、以及前述粘合剂层中的至少一个表面的表面电阻率值为1.0×1011Ω以下。 
根据前述技术方案，由于前述基材、以及前述粘合剂层中的至少一个表面的表面电阻率值为1.0×1011Ω以下，因此不易带电。因此，能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
在前述技术方案中，前述粘接片优选为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。在前述粘接片为倒装芯片型半导体背面用薄膜的情况下，倒装芯片型半导体背面用薄膜在半导体元件的背面形成，半导体元件的电路面裸露。然而，前述基材、以及前述粘合剂层中的至少一个表面的表面电阻率值为1.0×1011Ω以下。其结果，能够防止裸露的半导体元件的电路面由于剥离静电而被破坏。 
在前述技术方案中，在前述基材中优选含有抗静电剂。切割后，在从固定切割胶带的吸附台取下切割胶带时，存在在切割胶带与吸附台之间产生剥离静电的情况。因此，在基材中含有抗静电剂时，能够抑制该基材与吸附台之间的剥离静电。 
在前述技术方案中，优选的是：前述基材具有多层结构，在前述多层结构的基材的至少一个最外层中含有抗静电剂。在前述多层结构的基材的粘合剂层侧的最外层中含有抗静电剂时，能够抑制基材与粘合剂层双方的静电。另外，在前述多层结构的基材的与粘合剂层相反侧的最外层中含有抗静电剂时，能够更有效地抑制基材与吸附台之间的剥离静电。 
在前述技术方案中，优选的是，在前述基材的至少一个面上形成有含有抗静电剂的抗静电剂层。在前述基材的粘合剂层侧的面上形成有抗静电剂层时，能够抑制基材与粘合剂层双方的静电。另外，在前述基材的与粘合剂层相反侧的面上形成有抗静电剂层时，能够更有效地抑制基材与吸附台之间的 剥离静电。 
在前述技术方案中，在前述粘合剂层中优选含有抗静电剂。在粘合剂层中含有抗静电剂时，能够更有效地抑制将粘合剂层与粘接片剥离时的剥离静电。 
在前述技术方案中，前述抗静电剂优选为高分子型抗静电剂。前述抗静电剂为高分子型抗静电剂时，不易从基材或粘合剂层渗出。其结果，能够抑制经时导致的抗静电功能的降低。 
另外，第2本发明的特征在于，其为使用在前述中记载的切割胶带一体型粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
根据前述技术方案，使用在前述中记载的切割胶带一体型粘接片。因此，前述基材、以及前述粘合剂层中的至少一个表面的表面电阻率值为1.0×1011Ω以下。由于前述表面电阻率值为1.0×1011Ω以下，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
另外，本发明人等为了解决上述现有的问题而进行了研究，结果发现：通过在切割胶带的基材、以及粘合剂层中的至少一者中含有高分子型抗静电剂，能够抑制半导体元件上的电路被破坏，从而完成第3本发明。 
即，第3本发明的特征在于，其为具有在基材上层叠有粘合剂层的切割胶带、和在前述粘合剂层上形成的粘接片的切割胶带一体型粘接片， 
在前述基材、以及前述粘合剂层中的至少一者中含有高分子型抗静电剂。 
根据前述技术方案，由于在前述基材、以及前述粘合剂层中的至少一者 中含有高分子型抗静电剂，因此不易带电。因此，能够发挥抗静电效果。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从基材、粘合剂层渗出。其结果，能够抑制经时导致的抗静电功能的降低。 
在前述技术方案中，前述粘接片优选为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。在前述粘接片为倒装芯片型半导体背面用薄膜的情况下，倒装芯片型半导体背面用薄膜在半导体元件的背面形成，半导体元件的电路面裸露。然而，在前述基材、以及前述粘合剂层中的至少一者中含有高分子型抗静电剂。其结果，能够防止裸露的半导体元件的电路面由于剥离静电而被破坏。 
在前述技术方案中，优选的是：前述基材具有多层结构，在前述多层结构的基材的至少一个最外层中含有抗静电剂。在前述多层结构的基材的粘合剂层侧的最外层中含有抗静电剂时，能够抑制基材与粘合剂层双方的静电。另外，在前述多层结构的基材的与粘合剂层相反侧的最外层中含有抗静电剂时，能够更有效地抑制基材与吸附台之间的剥离静电。 
在前述技术方案中，优选的是，在前述基材的至少一个面上形成有含有抗静电剂的抗静电剂层。在前述基材的粘合剂层侧的面上形成有抗静电剂层时，能够抑制基材与粘合剂层双方的静电。另外，在前述基材的与粘合剂层相反侧的面上形成有抗静电剂层时，能够更有效地抑制基材与吸附台之间的剥离静电。 
另外，第3本发明的特征在于，其为使用在前述中记载的切割胶带一体型粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
根据前述技术方案，使用在前述中记载的切割胶带一体型粘接片。因此， 在前述基材、以及前述粘合剂层中的至少一者中含有高分子型抗静电剂。由于在前述基材、以及前述粘合剂层中的至少一者中含有高分子型抗静电剂，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从基材、粘合剂层渗出。其结果，能够抑制经时导致的抗静电功能的降低。 
另外，本发明人等为了解决上述现有的问题而进行了研究，结果发现：通过将用于半导体装置的制造的粘接片的任一表面的表面电阻率值设定在一定的范围内，能够抑制半导体元件上的电路被破坏，从而完成第4本发明。 
即，第4本发明所涉及的粘接片的特征在于，其为用于半导体装置的制造的粘接片，且其任一表面的表面电阻率值为1.0×1011Ω以下。 
根据前述技术方案，由于粘接片的任一表面的表面电阻率值为1.0×1011Ω以下，因此不易带电。因此，能够发挥抗静电效果。其结果，在贴附于切割胶带而作为切割胶带一体型粘接片使用时，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
在前述技术方案中，前述粘接片优选为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。在前述粘接片为倒装芯片型半导体背面用薄膜的情况下，倒装芯片型半导体背面用薄膜在半导体元件的背面形成，半导体元件的电路面裸露。然而，倒装芯片型半导体背面用薄膜的任一表面的表面电阻率值为1.0×1011Ω以下。其结果，能够防止裸露的半导体元件的电路面由于剥离静电而被破坏。 
在前述技术方案中，在前述粘接片中优选含有抗静电剂。在粘接片中含有抗静电剂时，在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体元件的破坏。 
另外，第4本发明所涉及的切割胶带一体型粘接片的特征在于，其具有在基材上层叠有粘合剂层的切割胶带、和在前述中记载的粘接片，前述粘接片在前述粘合剂层上形成。 
根据前述技术方案，由于粘接片的任一表面的表面电阻率值为1.0×1011Ω以下，因此不易带电。因此，能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
另外，第4本发明的特征在于，其是使用了在前述中记载的粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
准备在基材上层叠有粘合剂层的切割胶带的工序； 
在前述切割胶带的前述粘合剂层上贴附前述粘接片，得到切割胶带一体型粘接片的工序； 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
另外，第4本发明的特征在于，其为使用在前述中记载的切割胶带一体型粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
根据前述技术方案，使用在前述中记载的粘接片或切割胶带一体型粘接片。因此，粘接片的任一表面的表面电阻率值为1.0×1011Ω以下。由于前述表面电阻率值为1.0×1011Ω以下，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
另外，第4本发明所涉及的半导体装置的特征在于，其是为了解决上述问题而使用在前述中记载的粘接片来制造的。 
另外，第4本发明所涉及的半导体装置的特征在于，其是为了解决上述问题而使用在前述中记载的切割胶带一体型粘接片来制造的。 
另外，本发明人等为了解决上述现有的问题而进行了研究，结果发现：通过在用于半导体装置的制造的粘接片中含有高分子型抗静电剂，能够抑制半导体元件上的电路被破坏，从而完成第5本发明。 
即，第5本发明所涉及的粘接片的特征在于，其为用于半导体装置的制造的粘接片，且其含有高分子型抗静电剂。 
根据前述技术方案，由于在粘接片中含有高分子型抗静电剂，因此不易带电。因此，能够发挥抗静电效果。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从粘接片渗出。其结果，能够抑制经时导致的抗静电功能的降低。另外，由于在粘接片中含有高分子型抗静电剂，因此在贴附于切割胶带而作为切割胶带一体型粘接片使用时，在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体元件的破坏。 
在前述技术方案中，前述粘接片优选为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。在前述粘接片为倒装芯片型半导体背面用薄膜的情况下，倒装芯片型半导体背面用薄膜在半导体元件的背面形成，半导体元件的电路面裸露。然而，粘接片中含有高分子型抗静电剂。其结果，能够防止裸露的半导体元件的电路面由于剥离静电而被破坏。 
另外，第5本发明所涉及的切割胶带一体型粘接片的特征在于，其具有在基材上层叠有粘合剂层的切割胶带、和在前述中记载的粘接片，前述粘接片在前述粘合剂层上形成。 
根据前述技术方案，由于在粘接片中含有高分子型抗静电剂，因此不易带电。因此，能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从粘接片渗出。其结果，能够抑制经时 导致的抗静电功能的降低。另外，由于在粘接片中含有高分子型抗静电剂，因此在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体元件的破坏。 
另外，第5本发明的特征在于，其为使用在前述中记载的粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
准备在基材上层叠有粘合剂层的切割胶带的工序； 
在前述切割胶带的前述粘合剂层上贴附前述粘接片，得到切割胶带一体型粘接片的工序； 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
另外，第5本发明的特征在于，其为使用在前述中记载的切割胶带一体型粘接片的半导体装置的制造方法， 
所述方法包括如下工序： 
在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序； 
切割前述半导体晶圆，形成半导体元件的工序；以及 
将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
根据前述技术方案，使用在前述中记载的粘接片或切割胶带一体型粘接片。因此，由于在粘接片中含有高分子型抗静电剂，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从粘接片渗出。其结果，能够抑制经时导致的抗静电功能的降低。另外，由于在粘接片中含有高分子型抗静电剂，因此在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体 元件的破坏。 
另外，第5本发明所涉及的半导体装置的特征在于，其是为了解决上述问题而使用在前述中记载的粘接片来制造的。 
另外，第5本发明所涉及的半导体装置的特征在于，其是为了解决上述问题而使用在前述中记载的切割胶带一体型粘接片来制造的。 
附图说明
图1为本实施方式所涉及的切割胶带一体型半导体背面用薄膜的剖面示意图。 
图2为用于说明剥离静电压的测定方法的构成示意图。 
图3为其他实施方式所涉及的切割胶带一体型半导体背面用薄膜的剖面示意图。 
图4为其他实施方式所涉及的切割胶带一体型半导体背面用薄膜的剖面示意图。 
图5为示出使用了本实施方式所涉及的切割胶带一体型半导体背面用薄膜的半导体装置的制造方法的一例的剖面示意图。 
附图标记说明
1、10、20   切割胶带一体型半导体背面用薄膜 
2   倒装芯片型半导体背面用薄膜（半导体背面用薄膜） 
3   切割胶带 
31  基材 
32  粘合剂层 
33  与半导体晶圆的粘贴部分对应的部分 
35、36   抗静电剂层 
4   半导体晶圆 
5   半导体芯片 
51  在半导体芯片5的电路面侧形成的凸块 
6   被粘物 
61  被覆于被粘物6的连接焊盘的接合用的导电材料 
100 亚克力板样品 
102 样品固定台 
110 吸附台 
具体实施方式
第1本发明
对于第1本发明的实施方式，边参照附图边进行说明，而第1本发明不限定于这些例子。下面首先对第1本发明的切割胶带一体型粘接片为切割胶带一体型半导体背面用薄膜的情况进行说明。即，对第1本发明的粘接片为倒装芯片型半导体背面用薄膜的情况进行说明。图1为示出本实施方式所涉及的切割胶带一体型半导体背面用薄膜的一例的剖面示意图。需要说明的是，在本说明书中，在附图中省略不需要说明的部分，另外，存在为了易于说明而进行了扩大或缩小等来图示的部分。 
切割胶带一体型半导体背面用薄膜
如图1所示，切割胶带一体型半导体背面用薄膜1为具备在基材31上设置有粘合剂层32的切割胶带3、和设置于粘合剂层32上的倒装芯片型半导体背面用薄膜（以下，有时称为“半导体背面用薄膜”）2的构成。需要说明的是，第1本发明的切割胶带一体型半导体背面用薄膜可以为如下构成：如图1中所示，可以为在切割胶带3的粘合剂层32上，仅在与半导体晶圆的粘贴部分对应的部分33处形成有半导体背面用薄膜2的构成；也可以为在粘合剂层32的整面形成有半导体背面用薄膜的构成；另外，还可以为在比与半导体晶圆的粘贴部分对应的部分33大并且比粘合剂层32的整面小的部分形成有半导体背面用薄膜的构成。此外，半导体背面用薄膜2的表面（粘贴于晶圆的背面的一侧的表面）可以在粘贴至晶圆背面为止的期间通过隔离膜等保护。 
在切割胶带一体型半导体背面用薄膜1中，在剥离速度10m/分钟、剥离 角度150°下的剥离试验中的、粘合剂层32与粘接片2的剥离力为0.02～0.5N/20mm，优选为0.02～0.3N/20mm，更优选为0.02～0.2N/20mm。由于前述剥离力为0.02N/20mm以上，因此在切割时，能够固定半导体晶圆。另外，由于前述剥离力为0.5N/20mm以下，因此在拾取时，能够容易地将带粘接片2的半导体元件从粘合剂层32剥离。 
另外，在切割胶带一体型半导体背面用薄膜1中，根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下（-0.5kV～+0.5kV），优选为0.3kV以下（-0.3kV～+0.3kV），更优选为0.2kV以下（-0.2kV～+0.2kV）。由于根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下，因此能够发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
此处，对剥离静电压的测定方法进行说明。 
图2为用于说明剥离静电压的测定方法的构成示意图。首先，将切割胶带一体型半导体背面用薄膜1贴合于预先除电了的亚克力板100（厚度：1mm，宽度：70mm，长度：100mm）。在贴合时，使用手压辊，夹着双面使胶带以使亚克力板100与切割胶带3相对的方式进行。在该状态下，在23℃、50%RH的环境下放置一天。接着，将贴合有切割胶带一体型半导体背面用薄膜1的亚克力板100固定于样品固定台102。接着，将半导体背面用薄膜2的端部固定于自动卷取机，以剥离角度150°、剥离速度10m/分钟的方式进行剥离。通过固定于距切割胶带的表面100mm的位置的电位测定仪104（春日电机株式会社制造，KSD-0103）测定此时产生的切割胶带3侧的面（粘合剂层32的面）的电位。测定在23℃、50%RH的环境下进行。 
在切割胶带一体型半导体背面用薄膜1中，基材31、粘合剂层32、或半导体背面用薄膜2中的至少任一表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。另外，前述表面电阻率值虽越小越优选，但可列举出例如为1.0×105Ω以上、1.0×106Ω以上、 1.0×107Ω以上。前述表面电阻率值为1.0×1011Ω以下时，不易带电。因此，能进一步发挥抗静电效果。需要说明的是，在第1本发明中，基材、粘合剂层、或半导体背面用薄膜中的至少任一表面的表面电阻率值是指基材的粘合剂层侧的表面、基材的与粘合剂层相反侧的表面、粘合剂层的基材侧的表面、粘合剂层的与基材相反侧的表面、半导体背面用薄膜的粘合剂层侧的表面、半导体背面用薄膜的与粘合剂层相反侧的表面中的至少任一表面的表面电阻率值。前述表面电阻率值是指通过实施例记载的方法测定的值。 
在切割胶带一体型半导体背面用薄膜1中，优选在基材31、粘合剂层32、半导体背面用薄膜2中的至少一者中含有抗静电剂。 
在基材31中含有抗静电剂时，能够抑制从固定切割胶带3的吸附台取下时的、基材31与吸附台之间的剥离静电。尤其，在基材31具有多层结构、且在多层结构的基材31的粘合剂层32侧的最外层中含有抗静电剂时，能够抑制基材31与粘合剂层32双方的静电。另外，在多层结构的基材31的与粘合剂层32相反侧的最外层中含有抗静电剂时，能够更有效地抑制基材31与吸附台之间的剥离静电。 
另外，在粘合剂层32中含有抗静电剂时，能够更有效地抑制将粘合剂层32与半导体背面用薄膜2剥离时的剥离静电。 
另外，在半导体背面用薄膜2中含有抗静电剂时，在从切割胶带3剥离后也具有抗静电效果。其结果，在从切割胶带3剥离后，也能够抑制由静电导致的半导体元件的破坏。尤其，在半导体背面用薄膜2具有多层结构、且在多层结构的半导体背面用薄膜2的切割胶带3侧的最外层中含有抗静电剂时，能够进一步有效地抑制将粘合剂层32与半导体背面用薄膜2剥离时的剥离静电。 
作为前述抗静电剂，可列举出季铵盐、吡啶鎓盐、具有伯、仲、叔氨基等阳离子性官能团的阳离子型抗静电剂、磺酸盐、硫酸酯盐、膦酸盐、磷酸酯盐等具有阴离子性官能团的阴离子型抗静电剂、烷基甜菜碱及其衍生物、咪唑啉及其衍生物、丙氨酸及其衍生物等两性型抗静电剂、氨基醇及其衍生 物、甘油及其衍生物、聚乙二醇及其衍生物等非离子型抗静电剂、进而将具有上述阳离子型、阴离子型、两性离子型的离子导电性基团的单体聚合或者共聚而得到的离子导电性聚合物（高分子型抗静电剂）。这些化合物可以单独使用，另外也可以两种以上混合使用。其中，优选高分子型抗静电剂。使用高分子型抗静电剂时，不易从基材31、粘合剂层32、以及半导体背面用薄膜2渗出。其结果，能够抑制经时导致的抗静电功能的降低。 
具体而言，作为阳离子型抗静电剂，例如可列举出烷基三甲基铵盐、酰氧基酰胺丙基三甲基铵硫酸甲酯（acyloyl amide propyl trimethyl ammonium methosulfate）、烷基苄基甲基铵盐、酰基氯化胆碱、聚甲基丙烯酸二甲基氨基乙酯等具有季铵基的（甲基）丙烯酸酯共聚物、聚乙烯基苄基三甲基铵氯化物等具有季铵基的苯乙烯共聚物、聚二烯丙基二甲基铵氯化物等具有季铵基的二烯丙基胺共聚物等。这些化合物可以单独使用，另外也可以两种以上混合使用。 
作为阴离子型抗静电剂，例如可列举出烷基磺酸盐、烷基苯磺酸盐、烷基硫酸酯盐、烷基乙氧基硫酸酯盐、烷基磷酸酯盐、含磺酸基的苯乙烯共聚物。这些化合物可以单独使用，另外也可以两种以上混合使用。 
作为两性离子型抗静电剂，例如可列举出烷基甜菜碱、烷基咪唑鎓甜菜碱、羧酸甜菜碱（carbobetaine）接枝共聚物。这些化合物可以单独使用，另外也可以两种以上混合使用。 
作为非离子型抗静电剂，例如可列举出脂肪酸醇胺、二（2-羟乙基）烷基胺、聚氧亚乙基烷基胺、脂肪酸甘油酯、聚氧基乙二醇脂肪酸酯、山梨糖醇酐脂肪酸酯、聚氧基山梨糖醇酐脂肪酸酯、聚氧亚乙基烷基苯基醚、聚氧亚乙基烷基醚、聚乙二醇、聚氧亚乙基二胺、由聚醚、聚酯与聚酰胺形成的共聚物、甲氧基聚乙二醇（甲基）丙烯酸酯等。这些化合物可以单独使用，另外也可以两种以上混合使用。 
作为高分子型抗静电剂的其他例子，例如可列举出聚苯胺、聚吡咯、聚噻吩等。 
另外，作为前述抗静电剂，可列举出导电性物质。作为导电性物质，例如可列举出氧化锡、氧化锑、氧化铟、氧化镉、氧化钛、氧化锌、铟、锡、锑、金、银、铜、铝、镍、铬、钛、铁、钴、碘化铜、以及它们的合金或混合物。 
前述抗静电剂的含量相对于添加的层的全部树脂成分优选为50重量%以下，更优选为30重量%以下。另外，前述抗静电剂的含量相对于添加的层的全部树脂成分优选为5重量%以上，更优选为10重量%以上。通过在前述数值范围内含有前述抗静电剂，能够附加抗静电功能而不损害添加的层的功能。此处，“相对于添加的层的全部树脂成分为50重量%以下”是指下面的意思。 
（a）在添加的层为基材31的情况下 
在基材31由1层形成的情况下，意味着相对于构成基材31的全部树脂成分为50重量%以下。 
在基材31由多层结构形成的情况下，意味着相对于构成多层中的1层的全部树脂成分为50重量%以下。 
（b）在添加的层为粘合剂层32的情况下 
意味着相对于构成粘合剂层32的全部树脂成分为50重量%以下。 
（c）在添加的层为半导体背面用薄膜2的情况下 
在半导体背面用薄膜2由1层形成的情况下，意味着相对于构成半导体背面用薄膜2的全部树脂成分为50重量%以下。 
在半导体背面用薄膜2由多层结构形成的情况下，意味着相对于构成多层中的1层的全部树脂成分为50重量%以下。 
需要说明的是，关于“相对于添加的层的全部树脂成分为30重量%以下”、“相对于添加的层的全部树脂成分为5重量%以上”、“相对于添加的层的全部树脂成分为10重量%以上”，也与上述同样地，在基材、粘合剂层、半导体背面用薄膜由1层形成的情况下，是指相对于构成该基材、该粘合剂层、或该半导体背面用薄膜的全部树脂成分的比率，在由多层结构形成的情况下，意 味着相对于构成该基材、或该半导体背面用薄膜的多个层中的1层的全部树脂成分的比率。 
在切割胶带一体型半导体背面用薄膜中，可以在基材的至少一个面上形成含有抗静电剂的抗静电剂层。图3以及图4为其他实施方式所涉及的切割胶带一体型半导体背面用薄膜的剖面示意图。 
如图3所示，切割胶带一体型半导体背面用薄膜10形成有在基材31上设置有粘合剂层32的切割胶带3、设置于粘合剂层32上的半导体背面用薄膜2、以及在基材31的与粘合剂层32相反侧的面上的抗静电剂层35。由于在切割胶带一体型半导体背面用薄膜10中，在基材31的与粘合剂层32相反侧的面上形成有抗静电剂层35，因此能够更有效地抑制基材31与吸附台之间的剥离静电。 
另外，如图4所示，切割胶带一体型半导体背面用薄膜20为下述构成，该构成具备：在基材31上设置有粘合剂层32的切割胶带3、设置在基材31与粘合剂层32之间的抗静电剂层36、以及设置在粘合剂层32上的半导体背面用薄膜2。由于在切割胶带一体型半导体背面用薄膜20中，在基材31的粘合剂层32侧的面上形成有抗静电剂层36，因此能够抑制基材31与粘合剂层32双方的静电。 
抗静电剂层
抗静电剂层35、36为至少含有抗静电剂的层。作为在抗静电剂层35、36中含有的抗静电剂，可使用与在基材31、粘合剂层32、半导体背面用薄膜2中含有的情况下的上述抗静电剂同样的物质。此外，在抗静电剂层35、36中，除了抗静电剂以外，还可以根据需要含有粘结剂成分、溶剂等。 
抗静电剂层35、36的厚度优选为0.01～5μm，更优选为0.03～1μm。通过将抗静电剂层35、抗静电剂层36的厚度设为0.01μm以上，能够易于表现出抗静电功能。另外，通过将抗静电剂层35、抗静电剂层36的厚度设为5μm以下，能够提高粘合剂与基材的密合性能。 
抗静电剂层35、36可以通过将抗静电剂层形成用溶液涂布于基材31并使 其干燥来形成。作为涂布方法，可采用旋涂、喷涂、浸涂、丝网印刷、线棒涂布等各种涂布方法。 
倒装芯片型半导体背面用薄膜
半导体背面用薄膜2具有薄膜状的形态。关于半导体背面用薄膜2，通常，在作为产品的切割胶带一体型半导体背面用薄膜的形态下为未固化状态（包括半固化状态），在将切割胶带一体型半导体背面用薄膜粘贴于半导体晶圆后进行热固化（关于详细情况见后述）。 
前述半导体背面用薄膜可以由树脂组合物形成，可以由含有热塑性树脂和热固性树脂的树脂组合物构成。此外，半导体背面用薄膜可以用未使用热固性树脂的热塑性树脂组合物构成，也可以用未使用热塑性树脂的热固性树脂组合物构成。 
作为前述热塑性树脂，例如可列举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-醋酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6、尼龙6,6等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET（聚对苯二甲酸乙二醇酯）、PBT（聚对苯二甲酸丁二醇酯）等饱和聚酯树脂、聚酰胺酰亚胺树脂、或氟树脂等。热塑性树脂可以单独使用或两种以上组合使用。在这些热塑性树脂当中，丙烯酸类树脂、苯氧基树脂是适宜的，进而，可以将拉伸储能模量维持得较高并薄膜化的苯氧基树脂是特别优选的。 
作为前述苯氧基树脂，没有特别限定，例如可列举出通过表氯醇与2价的苯酚系化合物反应而得到的树脂、通过2价的环氧系化合物与2价的苯酚系化合物反应而得到的树脂等在结构单元中组入了苯酚成分的环氧树脂等。作为苯氧基树脂，例如可例示出具有选自双酚骨架（双酚A型骨架、双酚F型骨架、双酚A/F混合型骨架、双酚S型骨架、双酚M型骨架、双酚P型骨架、双酚A/P混合型骨架、双酚Z型骨架等）、萘骨架、降冰片烯骨架、芴骨架、联苯骨架、蒽骨架、酚醛清漆骨架、芘骨架、呫吨骨架、金刚烷骨架以及二环戊二烯骨架中的至少一种骨架的苯氧基树脂等。此外，苯氧基树脂也可使用 市售品。苯氧基树脂可以单独使用或两种以上组合使用。 
作为前述丙烯酸类树脂，没有特别限定，可列举出将具有碳数30以下（优选为碳数4～18，进一步优选为碳数6～10，特别优选为碳数8或9）的直链或者支链的烷基的丙烯酸或甲基丙烯酸的酯中的一种或两种以上作为单体成分的聚合物等。即，在第1本发明中，丙烯酸类树脂是还包括了甲基丙烯酸类树脂的广义的含义。作为前述烷基，例如可列举出甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基（月桂基）、十三烷基、十四烷基、硬脂基、十八烷基等。 
另外，作为用于形成前述丙烯酸类树脂的其他单体（除了烷基的碳数为30以下的丙烯酸或甲基丙烯酸的烷基酯以外的单体），没有特别限定，例如可列举出丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或者巴豆酸等这样的含羧基的单体；马来酸酐或者衣康酸酐等这样的酸酐单体；（甲基）丙烯酸-2-羟乙酯、（甲基）丙烯酸-2-羟基丙酯、（甲基）丙烯酸-4-羟基丁酯、（甲基）丙烯酸-6-羟基己酯、（甲基）丙烯酸-8-羟基辛酯、（甲基）丙烯酸-10-羟基癸酯、（甲基）丙烯酸-12-羟基月桂酯或者丙烯酸（4-羟甲基环己基）-甲酯等这样的含羟基的单体；苯乙烯磺酸、烯丙基磺酸、2-（甲基）丙烯酰胺-2-甲基丙烷磺酸、（甲基）丙烯酰胺丙烷磺酸、磺酸基丙基（甲基）丙烯酸酯或者（甲基）丙烯酰氧基萘磺酸等这样的含磺酸基的单体；或2-羟乙基丙烯酰基磷酸酯等这样的含磷酸基的单体等。需要说明的是，（甲基）丙烯酸是指丙烯酸和/或甲基丙烯酸，与第1本发明的（甲基）是完全相同的意思。 
另外，作为前述热固性树脂，除了环氧树脂、酚醛树脂之外，还可列举出氨基树脂、不饱和聚酯树脂、聚氨酯树脂、有机硅树脂、热固性聚酰亚胺树脂等。热固性树脂可以单独使用或两种以上组合使用。作为热固性树脂，尤其适宜的是腐蚀半导体元件的离子性杂质等含有得少的环氧树脂。另外，作为环氧树脂的固化剂，可适宜地使用酚醛树脂。 
作为环氧树脂，没有特别限定，例如可以使用双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟苯基乙烷型环氧树脂等二官能环氧树脂、多官能环氧树脂、或乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或者缩水甘油基胺型环氧树脂等环氧树脂。 
作为环氧树脂，特别优选前述例示中的酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟苯基乙烷型环氧树脂。这是由于这些环氧树脂与作为固化剂的酚醛树脂的反应性充足，耐热性等优异。 
进而，前述酚醛树脂是作为前述环氧树脂的固化剂起作用的物质，例如可列举出苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲酚型酚醛树脂、聚对氧基苯乙烯等聚氧基苯乙烯等。酚醛树脂可以单独使用或两种以上组合使用。这些酚醛树脂中苯酚酚醛清漆树脂、苯酚芳烷基树脂是特别优选的。这是由于可以提高半导体装置的连接可靠性。 
关于环氧树脂与酚醛树脂的配混比例，例如，按相对于前述环氧树脂成分中的每1当量环氧基、酚醛树脂中的羟基为0.5当量～2.0当量的方式配混是适宜的。更适宜的是0.8当量～1.2当量。即，这是由于两者的配混比例偏离前述范围时，无法进行充分的固化反应，环氧树脂固化物的特性易于变差。 
在第1本发明中，可以使用环氧树脂与酚醛树脂的热固化促进催化剂。作为热固化促进催化剂，没有特别限定，可从公知的热固化促进催化剂的中适当地选择使用。热固化促进催化剂可以单独使用或两种以上组合使用。作为热固化促进催化剂，例如可以使用胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。 
作为前述胺系固化促进剂，没有特别限定，例如可列举出单乙醇胺三氟硼酸盐（STELLACHEMIFA CORPORATION制造）、双氰胺（NACALAI TESQUE,INC.制造）等。 
作为前述磷系固化促进剂，没有特别限定，例如可列举出：三苯基膦、三丁基膦、三（对甲基苯基）膦、三（壬基苯基）膦、二苯基三膦等三有机膦、四苯基溴化鏻（商品名：TPP-PB）、甲基三苯基鏻（商品名：TPP-MB）、甲基三苯基氯化鏻（商品名：TPP-MC）、甲氧基甲基三苯基鏻（商品名：TPP-MOC）、苄基三苯基氯化鏻（商品名：TPP-ZC）等（均为北兴化学株式会社制造）。另外，作为前述三苯基膦系化合物，优选为相对于环氧树脂基本上显示非溶解性的物质。相对于环氧树脂为非溶解性时，能够抑制热固化过度进行。作为具有三苯基膦结构、且相对于环氧树脂基本上显示非溶解性的热固化催化剂，例如可例示出甲基三苯基鏻（商品名：TPP-MB）等。另外，前述“非溶解性”意味着由三苯基膦系化合物形成的热固化催化剂相对于由环氧树脂形成的溶剂为不溶性，更详细而言，意味着在温度10～40℃的范围下10重量%以上不溶解。 
作为前述咪唑系固化促进剂，可列举出：2-甲基咪唑（商品名：2MZ）、2-十一烷基咪唑（商品名：C11-Z）、2-十七烷基咪唑（商品名：C17Z）、1，2-二甲基咪唑（商品名：1.2DMZ）、2-乙基-4-甲基咪唑（商品名：2E4MZ）、2-苯基咪唑（商品名：2PZ）、2-苯基-4-甲基咪唑（商品名：2P4MZ）、1-苄基-2-甲基咪唑（商品名：1B2MZ）、1-苄基-2-苯基咪唑（商品名：1B2PZ）、1-氰基乙基-2-甲基咪唑（商品名：2MZ-CN）、1-氰基乙基-2-十一烷基咪唑（商品名：C11Z-CN）、1-氰基乙基-2-苯基咪唑鎓偏苯三酸酯（商品名：2PZCNS-PW）、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪（商品名：2MZ-A）、2,4-二氨基-6-[2’-十一烷基咪唑基-(1’)]-乙基-均三嗪（商品名：C11Z-A）、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪（商品名：2E4MZ-A）、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异氰尿酸加成物（商品名：2MA-OK）、2-苯基-4,5-二羟甲基咪唑（商品名：2PHZ-PW）、2-苯基-4-甲基-5-羟甲基咪唑（商品名：2P4MHZ-PW）等（均为四国化成工业株式会社制造）。 
作为前述硼系固化促进剂，没有特别限定，例如可列举出三氯硼烷等。 
作为前述磷-硼系固化促进剂，没有特别限定，例如可列举出四苯基鏻四苯基硼酸盐（商品名：TPP-K）、四苯基鏻四-p-三硼酸盐（商品名：TPP-MK）、苄基三苯基鏻四苯基硼酸盐（商品名：TPP-ZK）、三苯基膦三苯基硼烷（商品名：TPP-S）等（均为北兴化学株式会社制造）。 
前述热固化促进催化剂的比率相对于热固性树脂总量优选为0.01重量%以上且20重量%以下。热固化促进催化剂的前述比例为0.01重量%以上时，即使倒装芯片连接于被粘物上的半导体元件是薄型的（例如，即使厚度为300μm以下，进而为200μm以下），也能够有效地抑制或防止其翘曲。另外，通过将热固化促进催化剂的前述比率设为20重量%以下，能够使半导体背面用薄膜的收缩量不会变得过大，控制成适度的大小。作为热固化促进催化剂的前述比例的下限值，优选为0.03重量%以上（更优选为0.05重量%以上）。另外，作为上限值，优选为18重量%以下（更优选为15重量%以下）。 
作为前述半导体背面用薄膜，优选是由含有环氧树脂和酚醛树脂的树脂组合物形成的，尤其适宜的是，由含有环氧树脂、酚醛树脂和苯氧基树脂的树脂组合物形成。 
半导体背面用薄膜2相对于半导体晶圆的背面（电路非形成面）具有粘接性（密合性）是重要的。半导体背面用薄膜2例如可以由含有作为热固性树脂的环氧树脂的树脂组合物形成。为了使半导体背面用薄膜2预先进行一定程度交联，优选在制作时，预先添加会与聚合物的分子链末端的官能团等反应的多官能性化合物作为交联剂。由此，能够提高在高温下的粘接特性、实现耐热性的改善。 
半导体背面用薄膜相对于半导体晶圆的粘接力（23℃，剥离角度180°，剥离速度300mm/分钟）优选为1N/10mm宽度以上（例如，1N/10mm宽度～10N/10mm宽度），进一步优选为2N/10mm宽度以上（例如，2N/10mm宽度～10N/10mm宽度），特别通过优选为4N/10mm宽度以上（例如，4N/10mm宽度～10N/10mm宽度）以上，会以优异的密合性粘贴于半导体晶圆、半导体元 件，能够防止浮起等的产生。另外，还能够防止在半导体晶圆的切割时产生芯片飞出。需要说明的是，半导体背面用薄膜相对于半导体晶圆的前述粘接力为例如按下述操作来测定的值。即，在半导体背面用薄膜的一个面粘贴粘合带（商品名“BT315”日东电工株式会社制造）来进行背面加强。然后，在背面加强了的长度150mm、宽度10mm的半导体背面用薄膜的表面，将厚度0.6mm的半导体晶圆在50℃下用2kg的辊进行一次往复而通过热层压法贴合。然后，在热板上（50℃）静置2分钟后，在常温（23℃左右）下静置20分钟。静置后，使用剥离试验机（商品名“Autograph AGS-J”岛津制作所株式会社制造），在温度23℃下，在剥离角度：180°、拉伸速度：300mm/分钟的条件下，将背面加强了的半导体背面用薄膜牵引剥离。前述粘接力是此时半导体背面用薄膜与半导体晶圆的界面处剥离而测定的值（N/10mm宽度）。 
作为前述交联剂，没有特别限定，可使用公知的交联剂。具体而言，例如除了异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂之外，可列举出脲系交联剂、金属醇酯系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等。作为交联剂，异氰酸酯系交联剂、环氧系交联剂是适宜的。另外，前述交联剂可以单独使用或两种以上组合使用。 
作为前述异氰酸酯系交联剂，例如可列举出1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯、1,6-六亚甲基二异氰酸酯等低级脂肪族多异氰酸酯类；亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯、氢化二甲苯二异氰酸酯等脂环族聚异氰酸酯类；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯、苯二甲基二异氰酸酯等芳香族多异氰酸酯类等，此外，还可以使用三羟甲基丙烷/甲苯二异氰酸酯3聚体加成物（日本聚氨酯工业株式会社制造，商品名“CORONATE L”）、三羟甲基丙烷/六亚甲基二异氰酸酯3聚体加成物（日本聚氨酯工业株式会社制造，商品名“CORONATE HL”）等。另外，作为前述环氧系交联剂，例如除了N,N,N’,N’-四缩水甘油基-间二甲苯二胺、二缩水甘油基苯胺、1,3- 双（N,N-缩水甘油基氨基甲基）环己烷、1,6-己二醇二缩水甘油基醚、新戊二醇二缩水甘油基醚、乙二醇二缩水甘油基醚、丙二醇二缩水甘油基醚、聚乙二醇二缩水甘油基醚、聚丙二醇二缩水甘油基醚、山梨糖醇聚缩水甘油基醚、甘油聚缩水甘油基醚、季戊四醇聚缩水甘油基醚、聚甘油聚缩水甘油基醚、山梨糖醇酐聚缩水甘油基醚、三羟甲基丙烷聚缩水甘油基醚、已二酸二缩水甘油基酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基-三（2-羟乙基）异氰脲酸酯、间苯二酚二缩水甘油基醚、双酚-S-二缩水甘油基醚之外，还可列举出在分子内具有2个以上环氧基的环氧系树脂等。 
此外，对交联剂的用量没有特别限定，可根据交联的程度适当地选择。具体而言，作为交联剂的用量，例如相对于100重量份聚合物成分（尤其是具有分子链末端的官能团的聚合物），通常优选为7重量份以下（例如，0.05重量份～7重量份）。交联剂的用量相对于100重量份聚合物成分多于7重量份时，粘接力降低，故不优选。此外，从提高内聚力的观点出发，交联剂的用量相对于100重量份聚合物成分优选为0.05重量份以上。 
需要说明的是，在第1本发明中，可以代替交联剂或者在使用交联剂的同时通过电子射线、紫外线等的照射实施交联处理。 
前述半导体背面用薄膜优选是被着色的。由此，能够发挥优异的标记性以及外观性，可以形成具有附加价值的外观的半导体装置。如此，由于着色的半导体背面用薄膜具有优异的标记性，因此在半导体元件或使用了该半导体元件的半导体装置的非电路面侧的面，可以介由半导体背面用薄膜，利用印刷方法、激光标记方法等各种标记方法施加标记、赋予文字信息、图形信息等各种信息。尤其，通过控制着色的颜色，可以以优异的可视性来辨识通过标记赋予的信息（文字信息，图形信息等）。另外，由于半导体背面用薄膜是被着色的，因此能够容易地区分切割胶带和半导体背面用薄膜，能够提高作业性等。进而，例如作为半导体装置，还可以按产品类别进行颜色区分。在使半导体背面用薄膜有色的情况下（非无色·透明的情况下），作为通过着色呈现的颜色没有特别限定，例如优选为黑色、青色、红色等浓色，尤其黑 色是适宜的。 
在本实施的方式中，浓色基本上是指以L*a*b*表色系规定的L*为60以下（0～60）[优选为50以下（0～50），进一步优选为40以下（0～40）]的浓的颜色。 
另外，黑色基本上是指以L*a*b*表色系规定的L*为35以下（0～35）[优选为30以下（0～30），进一步优选为25以下（0～25）]的黑色系颜色。此外，在黑色中，以L*a*b*表色系规定的a*、b*分别可根据L*的值适当地选择。作为a*、b*，例如双方均优选为-10～10，更优选为-5～5，尤其-3～3的范围（特别是0或大致为0）是适宜的。 
需要说明的是，在本实施的方式中，以L*a*b*表色系规定的L*、a*、b*是通过使用色彩色差计（商品名“CR-200”MINOLTA公司制造；色彩色差计）测定来求出的。此外，L*a*b*表色系表示国际照明委员会（CIE）在1976年推荐的颜色空间，被称为CIE1976（L*a*b*）表色系的颜色空间。另外，L*a*b*表色系在日本工业规格中规定于JIS Z8729。 
在将半导体背面用薄膜着色时，根据作为目标的颜色，可使用着色材料（着色剂）。作为这样的着色材料，可适宜地使用黑系着色材料、青系着色材料、红系着色材料等各种浓色系着色材料，尤其黑系着色材料是适宜的。作为着色材料，为颜料、染料等均可。着色材料可以单独使用或两种以上组合使用。此外，作为染料，可使用酸性染料、反应染料、直接染料、分散染料、阳离子染料等任一形态的染料。另外，关于颜料也对其形态没有特别限定，可从公知的颜料中适当地选择使用。 
尤其，作为着色材料使用染料时，由于在半导体背面用薄膜中，染料通过溶解而形成均匀或大致均匀地分散的状态，因此能够容易地制造着色浓度均匀或大致均匀的半导体背面用薄膜（进而切割胶带一体型半导体背面用薄膜）。因此，使用染料作为着色材料时，切割胶带一体型半导体背面用薄膜中的半导体背面用薄膜能够使着色浓度均匀或大致均匀，能够提高标记性、外观性。 
作为黑系着色材料，没有特别限定，例如可从无机的黑系颜料、黑系染 料中适当地选择。另外，作为黑系着色材料，可以为青色系着色材料（青绿系着色材料）、品红色系着色材料（红紫系着色材料）以及黄色系着色材料（黄系着色材料）混合而得到的着色材料混合物。黑系着色材料可以单独使用或两种以上组合使用。当然，黑系着色材料也可以与黑色以外的颜色的着色材料组合使用。 
具体而言，作为黑系着色材料，例如可列举出炭黑（炉黑、槽黑、乙炔黑、热炭黑、灯黑等）、石墨（graphite）、氧化铜、二氧化锰、偶氮系颜料（甲亚胺偶氮黑（azomethineazoblack）等）、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁氧体（非磁性铁氧体、磁性铁氧体等）、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配混物、複合氧化物系黑色色素、蒽醌系有机黑色色素等。 
在第1本发明中，作为黑系着色材料，可列举出C.I.溶剂黑3、C.I.溶剂黑7、C.I.溶剂黑22、C.I.溶剂黑27、C.I.溶剂黑29、C.I.溶剂黑34、C.I.溶剂黑43、C.I.溶剂黑70、C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71、C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154、C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑系染料；C.I.颜料黑1、C.I.颜料黑7等黑系颜料等。 
作为这样的黑系着色材料，例如市售有商品名“Oil Black BY”、商品名“Oil Black BS”、商品名“Oil Black HBB”、商品名“Oil Black803”、商品名“Oil Black860”、商品名“Oil Black5970”、商品名“Oil Black5906”、商品名“Oil Black5905”（ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）等。 
作为除黑系着色材料以外的着色材料，例如可列举出青色系着色材料、品红色系着色材料、黄色系着色材料等。作为青色系着色材料，例如可列举出C.I.溶剂蓝25、C.I.溶剂蓝36、C.I.溶剂蓝60、C.I.溶剂蓝70、C.I.溶剂蓝93、C.I.溶剂蓝95；C.I.酸性蓝6、C.I.酸性蓝45等青色系染料；C.I.颜料蓝1、C.I.颜料蓝2、C.I.颜料蓝3、C.I.颜料蓝15、C.I.颜料蓝15：1、C.I.颜料蓝15：2、 C.I.颜料蓝15：3、C.I.颜料蓝15：4、C.I.颜料蓝15：5、C.I.颜料蓝15：6、C.I.颜料蓝16、C.I.颜料蓝17、C.I.颜料蓝17：1、C.I.颜料蓝18、C.I.颜料蓝22、C.I.颜料蓝25、C.I.颜料蓝56、C.I.颜料蓝60、C.I.颜料蓝63、C.I.颜料蓝65、C.I.颜料蓝66；C.I.还原蓝4；C.I.还原蓝60、C.I.颜料绿7等青色系颜料等。 
另外，在品红色系着色材料中，作为品红色系染料，例如可列举出C.I.溶剂红1、C.I.溶剂红3、C.I.溶剂红8、C.I.溶剂红23、C.I.溶剂红24、C.I.溶剂红25、C.I.溶剂红27、C.I.溶剂红30、C.I.溶剂红49、C.I.溶剂红52、C.I.溶剂红58、C.I.溶剂红63、C.I.溶剂红81、C.I.溶剂红82、C.I.溶剂红83、C.I.溶剂红84、C.I.溶剂红100、C.I.溶剂红109、C.I.溶剂红111、C.I.溶剂红121、C.I.溶剂红122；C.I.分散红9；C.I.溶剂紫8、C.I.溶剂紫13、C.I.溶剂紫14、C.I.溶剂紫21、C.I.溶剂紫27；C.I.分散紫1；C.I.碱性红1、C.I.碱性红2、C.I.碱性红9、C.I.碱性红12、C.I.碱性红13、C.I.碱性红14、C.I.碱性红15、C.I.碱性红17、C.I.碱性红18、C.I.碱性红22、C.I.碱性红23、C.I.碱性红24、C.I.碱性红27、C.I.碱性红29、C.I.碱性红32、C.I.碱性红34、C.I.碱性红35、C.I.碱性红36、C.I.碱性红37、C.I.碱性红38、C.I.碱性红39、C.I.碱性红40；C.I.碱性紫1、C.I.碱性紫3、C.I.碱性紫7、C.I.碱性紫10、C.I.碱性紫14、C.I.碱性紫15、C.I.碱性紫21、C.I.碱性紫25、C.I.碱性紫26、C.I.碱性紫27、28等。 
在品红色系着色材料中，作为品红色系颜料，例如可列举出C.I.颜料红1、C.I.颜料红2、C.I.颜料红3、C.I.颜料红4、C.I.颜料红5、C.I.颜料红6、C.I.颜料红7、C.I.颜料红8、C.I.颜料红9、C.I.颜料红10、C.I.颜料红11、C.I.颜料红12、C.I.颜料红13、C.I.颜料红14、C.I.颜料红15、C.I.颜料红16、C.I.颜料红17、C.I.颜料红18、C.I.颜料红19、C.I.颜料红21、C.I.颜料红22、C.I.颜料红23、C.I.颜料红30、C.I.颜料红31、C.I.颜料红32、C.I.颜料红37、C.I.颜料红38、C.I.颜料红39、C.I.颜料红40、C.I.颜料红41、C.I.颜料红42、C.I.颜料红48：1、C.I.颜料红48：2、C.I.颜料红48：3、C.I.颜料红48：4、C.I.颜料红49、C.I.颜料红49：1、C.I.颜料红50、C.I.颜料红51、C.I.颜料红52、C.I.颜料红52：2、C.I.颜料红53：1、C.I.颜料红54、C.I.颜料红55、C.I.颜料红56、C.I.颜料 红57：1、C.I.颜料红58、C.I.颜料红60、C.I.颜料红60：1、C.I.颜料红63、C.I.颜料红63：1、C.I.颜料红63：2、C.I.颜料红64、C.I.颜料红64：1、C.I.颜料红67、C.I.颜料红68、C.I.颜料红81、C.I.颜料红83、C.I.颜料红87、C.I.颜料红88、C.I.颜料红89、C.I.颜料红90、C.I.颜料红92、C.I.颜料红101、C.I.颜料红104、C.I.颜料红105、C.I.颜料红106、C.I.颜料红108、C.I.颜料红112、C.I.颜料红114、C.I.颜料红122、C.I.颜料红123、C.I.颜料红139、C.I.颜料红144、C.I.颜料红146、C.I.颜料红147、C.I.颜料红149、C.I.颜料红150、C.I.颜料红151、C.I.颜料红163、C.I.颜料红166、C.I.颜料红168、C.I.颜料红170、C.I.颜料红171、C.I.颜料红172、C.I.颜料红175、C.I.颜料红176、C.I.颜料红177、C.I.颜料红178、C.I.颜料红179、C.I.颜料红184、C.I.颜料红185、C.I.颜料红187、C.I.颜料红190、C.I.颜料红193、C.I.颜料红202、C.I.颜料红206、C.I.颜料红207、C.I.颜料红209、C.I.颜料红219、C.I.颜料红222、C.I.颜料红224、C.I.颜料红238、C.I.颜料红245；C.I.颜料紫3、C.I.颜料紫9、C.I.颜料紫19、C.I.颜料紫23、C.I.颜料紫31、C.I.颜料紫32、C.I.颜料紫33、C.I.颜料紫36、C.I.颜料紫38、C.I.颜料紫43、C.I.颜料紫50；C.I.还原红1、C.I.还原红2、C.I.还原红10、C.I.还原红13、C.I.还原红15、C.I.还原红23、C.I.还原红29、C.I.还原红35等。 
另外，作为黄色系着色材料，例如可列举出C.I.溶剂黄19、C.I.溶剂黄44、C.I.溶剂黄77、C.I.溶剂黄79、C.I.溶剂黄81、C.I.溶剂黄82、C.I.溶剂黄93、C.I.溶剂黄98、C.I.溶剂黄103、C.I.溶剂黄104、C.I.溶剂黄112、C.I.溶剂黄162等黄色系染料；C.I.颜料橙31、C.I.颜料橙43；C.I.颜料黄1、C.I.颜料黄2、C.I.颜料黄3、C.I.颜料黄4、C.I.颜料黄5、C.I.颜料黄6、C.I.颜料黄7、C.I.颜料黄10、C.I.颜料黄11、C.I.颜料黄12、C.I.颜料黄13、C.I.颜料黄14、C.I.颜料黄15、C.I.颜料黄16、C.I.颜料黄17、C.I.颜料黄23、C.I.颜料黄24、C.I.颜料黄34、C.I.颜料黄35、C.I.颜料黄37、C.I.颜料黄42、C.I.颜料黄53、C.I.颜料黄55、C.I.颜料黄65、C.I.颜料黄73、C.I.颜料黄74、C.I.颜料黄75、C.I.颜料黄81、C.I.颜料黄83、C.I.颜料黄93、C.I.颜料黄94、C.I.颜料黄95、C.I.颜料黄 97、C.I.颜料黄98、C.I.颜料黄100、C.I.颜料黄101、C.I.颜料黄104、C.I.颜料黄108、C.I.颜料黄109、C.I.颜料黄110、C.I.颜料黄113、C.I.颜料黄114、C.I.颜料黄116、C.I.颜料黄117、C.I.颜料黄120、C.I.颜料黄128、C.I.颜料黄129、C.I.颜料黄133、C.I.颜料黄138、C.I.颜料黄139、C.I.颜料黄147、C.I.颜料黄150、C.I.颜料黄151、C.I.颜料黄153、C.I.颜料黄154、C.I.颜料黄155、C.I.颜料黄156、C.I.颜料黄167、C.I.颜料黄172、C.I.颜料黄173、C.I.颜料黄180、C.I.颜料黄185、C.I.颜料黄195；C.I.还原黄1、C.I.还原黄3、C.I.还原黄20等黄色系颜料等。 
青色系着色材料、品红色系着色材料、黄色系着色材料等各种着色材料分别可以单独使用或两种以上组合使用。此外，在使用两种以上青色系着色材料、品红色系着色材料、黄色系着色材料等各种着色材料的情况下，作为这些着色材料的混合比例（或配混比例），没有特别限定，可根据各着色材料的种类、作为目标的颜色等适当地选择。 
在将半导体背面用薄膜2着色的情况下，对其着色形态没有特别限定。例如，半导体背面用薄膜可以为添加了着色剂的单层的薄膜状物。另外，可以是至少层叠有树脂层、和着色剂层的层叠薄膜，其中所述树脂层至少由热固性树脂形成。需要说明的是，在半导体背面用薄膜2为树脂层与着色剂层的层叠薄膜的情况下，作为层叠形态的半导体背面用薄膜2，优选具有树脂层/着色剂层/树脂层的层叠形态。在该情况下，着色剂层的两侧的2个树脂层可以为同一组成的树脂层，也可以为不同组成的树脂层。 
在半导体背面用薄膜2中，可以根据需要适当地配混其他添加剂。作为其他添加剂，例如除了填充剂（填料）、阻燃剂、硅烷偶联剂、离子捕捉剂之外，还可列举出增量剂、防老化剂、抗氧化剂、表面活性剂等。 
作为前述填充剂，为无机填充剂、有机填充剂均可，但无机填充剂是适宜的。通过无机填充剂等填充剂的配混，能够实现对半导体背面用薄膜的导电性的赋予、导热性的提高，弹性模量的调节等。此外，作为半导体背面用薄膜2，可以是导电性的，也可以是非导电性。作为前述无机填充剂，例如 可列举出二氧化硅、粘土、石膏、碳酸钙、硫酸钡、矾土、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊锡等金属、或合金类、其他由碳等形成的各种无机粉末等。填充剂可以单独使用或两种以上组合使用。作为填充剂，其中，二氧化硅、尤其熔融二氧化硅是适宜的。此外，无机填充剂的平均粒径优选为0.1μm～80μm的范围内。无机填充剂的平均粒径例如可以通过激光衍射型粒度分布测定装置测定。 
前述填充剂（尤其无机填充剂）的配混量相对于100重量份有机树脂成分优选为80重量份以下（0重量份～80重量份），尤其0重量份～70重量份是适宜的。 
作为前述阻燃剂，例如可列举出三氧化锑、五氧化锑、溴化环氧树脂等。阻燃剂可以单独使用或两种以上组合使用。作为前述硅烷偶联剂，例如可列举出β-（3,4-环氧基环己基）乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。硅烷偶联剂可以单独使用或两种以上组合使用。作为前述离子捕捉剂，例如可列举出水滑石类、氢氧化铋等。离子捕捉剂可以单独使用或两种以上组合使用。 
半导体背面用薄膜2例如可以利用以下的惯用方法形成：将环氧树脂等热固性树脂、根据需要而使用的苯氧基树脂、丙烯酸类树脂等热塑性树脂、以及根据需要而添加的溶剂、其他添加剂等混合来制备树脂组合物，形成为薄膜状的层。具体而言，例如，可以通过将前述树脂组合物涂布在切割胶带的粘合剂层32上的方法、在适当的隔离膜（剥离纸等）上涂布前述树脂组合物来形成树脂层（或粘接剂层）、并将其转印（转移）到粘合剂层32上的方法等，形成作为半导体背面用薄膜的薄膜状的层（粘接剂层）。此外，前述树脂组合物可以是溶液，也可以是分散液。 
此外，在半导体背面用薄膜2由含有环氧树脂等热固性树脂的树脂组合物形成的情况下，半导体背面用薄膜在适用于半导体晶圆前的阶段中，热固性树脂为未固化或部分固化的状态。在该情况下，在适用于半导体晶圆后（具体而言，通常是在倒装芯片键合工序中使封装材料固化时），使半导体背面 用薄膜中的热固性树脂完全或大致完全地固化。 
这样，半导体背面用薄膜即使含有热固性树脂，由于该热固性树脂为未固化或部分固化的状态，因此作为半导体背面用薄膜的凝胶率，没有特别限定，例如可以从50重量%以下（0重量%～50重量%）的范围适当地选择，优选为30重量%以下（0重量%～30重量%），尤其10重量%以下（0重量%～10重量%）是适宜的。半导体背面用薄膜的凝胶率的测定方法可以通过以下的测定方法测定。 
凝胶率的测定方法
从半导体背面用薄膜取样约0.1g并精确称量（试样的重量），将该样品用网状片包住后，在约50ml的甲苯中室温下浸渍1周。然后，将溶剂不溶成分（网状片的内容物）从甲苯中取出，在130℃下干燥约2小时，秤量干燥后的溶剂不溶成分（浸渍·干燥后的重量），由下述式（a）算出凝胶率（重量%）。 
凝胶率（重量%）=[（浸渍·干燥后的重量）/（试样的重量）]×100（a） 
需要说明的是，对半导体背面用薄膜的凝胶率而言，除了树脂成分的种类、其含量、交联剂的种类、其含量之外，还可以通过加热温度、加热时间等控制。 
在第1本发明中，在半导体背面用薄膜为由含有环氧树脂等热固性树脂的树脂组合物形成的薄膜状物的情况下，能够有效地发挥相对于半导体晶圆的密合性。 
另外，由于在半导体晶圆的切割工序中使用切削水，因此存在半导体背面用薄膜吸湿而具有常态以上的含水率的情况。直接以这样的高含水率进行倒装芯片键合时，在半导体背面用薄膜2与半导体晶圆或其加工体（半导体）的粘接界面处水蒸汽聚集，存在产生浮起的情况。因此，作为半导体背面用薄膜，通过形成在两面设置有透湿性高的芯材料的构成，水蒸汽扩散，可以避开上述问题。从上述观点出发，可以使用在芯材料的单面或两面形成有半导体背面用薄膜2的多层结构作为半导体背面用薄膜。作为前述芯材料，可列举出薄膜（例如聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、 聚萘二甲酸乙二醇酯薄膜、聚碳酸酯薄膜等）、用玻璃纤维、塑料制无纺纤维强化了的树脂基板、硅基板或玻璃基板等。 
对半导体背面用薄膜2的厚度（层叠薄膜的情况下为总厚度）没有特别限定，例如可从2μm～200μm左右的范围适当地选择。进而，前述厚度优选为4μm～160μm左右，更优选为6μm～100μm左右，特别优选为10μm～80μm左右。 
前述半导体背面用薄膜2的未固化状态时23℃下的拉伸储能模量优选为1GPa以上（例如，1GPa～50GPa），更优选为2GPa以上，尤其3GPa以上是适宜的。前述拉伸储能模量为1GPa以上时，在将半导体元件与半导体背面用薄膜2一起从切割胶带的粘合剂层32剥离后，将半导体背面用薄膜2载置在支撑体上并进行输送等时，能够有效地抑制或防止半导体背面用薄膜粘贴于支撑体。前述支撑体是指例如载带中的顶带、底带等。此外，在半导体背面用薄膜2是由含有热固性树脂的树脂组合物形成的情况下，如前述那样，由于热固性树脂通常为未固化或部分固化的状态，因此半导体背面用薄膜在23℃下的弹性模量通常是热固性树脂在未固化状态或部分固化状态下的23℃下的弹性模量。 
此处，半导体背面用薄膜2可以是单层的、也可以是多层层叠而得到的层叠薄膜，在为层叠薄膜的情况下，只要前述未固化状态下的23℃下的拉伸储能模量对层叠薄膜整体而言为1GPa以上（例如1GPa～50GPa）的范围即可。另外，半导体背面用薄膜的未固化状态下的前述拉伸储能模量（23℃）可以通过树脂成分（热塑性树脂、热固性树脂）的种类、其含量、二氧化硅填料等填充材料的种类、其含量等来控制。此外，在半导体背面用薄膜2为多层层叠而得到的层叠薄膜的情况下（半导体背面用薄膜具有层叠的形态的情况下），作为其层叠形态，例如可例示出由晶圆粘接层和激光标记层形成的层叠形态等。另外，在这样的晶圆粘接层与激光标记层之间，可以设置其他层（中间层、光线阻隔层、加强层、着色层、基材层、电磁波阻隔层、导热层、粘合层等）。此外，晶圆粘接层为对晶圆发挥优异的密合性（粘接性）的层，是与晶圆的背面接触的层。另一方面，激光标记层是发挥优异的激光标记性 的层，是在半导体元件的背面进行激光标记时所利用的层。 
需要说明的是，前述拉伸储能模量设为下述的值：不层叠于切割胶带3地制作未固化状态的半导体背面用薄膜2，使用Rheometric公司制造的动态粘弹性测定装置“Solid Analyzer RS A2”，在拉伸模式下，以样品宽度：10mm、样品长度：22.5mm、样品厚度：0.2mm，在频率：1Hz、升温速度：10℃/分钟、氮气氛下、规定的温度（23℃）下测定而得到的拉伸储能模量的值。 
前述半导体背面用薄膜2优选至少一个面被隔离膜（剥离衬垫）保护（未图示）。例如，在切割胶带一体型半导体背面用薄膜1的情况下，可以仅在半导体背面用薄膜的一个面设置隔离膜，另一方面，在未与切割胶带一体化的半导体背面用薄膜的情况下，可以在半导体背面用薄膜的单面或两面设置隔离膜。隔离膜具有作为直至供于实际使用为止保护半导体背面用薄膜的保护材料的功能。另外，在切割胶带一体型半导体背面用薄膜1的情况下，隔离膜还可作为将半导体背面用薄膜2转印至切割胶带的基材上的粘合剂层32时的支撑基材使用。隔离膜会在将半导体晶圆粘贴于半导体背面用薄膜上时剥离。作为隔离膜，还可使用通过聚乙烯、聚丙烯、氟系剥离剂、长链烷基丙烯酸酯系剥离剂等剥离剂进行了表面涂覆的塑料薄膜（聚对苯二甲酸乙二醇酯等）、纸等。此外，隔离膜可以通过现有公知的方法形成。另外，对隔离膜的厚度等也没有特别限定。 
另外，对半导体背面用薄膜2的可见光（波长：400nm～800nm）的光线透射率（可见光透射率）没有特别限定，例如优选为20%以下（0%～20%）的范围，更优选为10%以下（0%～10%），特别优选为5%以下（0%～5%）。半导体背面用薄膜2的可见光透射率大于20%时，存在由于光线透射而对半导体元件产生不良影响的担心。另外，前述可见光透射率（%）可以通过半导体背面用薄膜2的树脂成分的种类、其含量、着色剂（颜料、染料等）的种类、其含量、无机填充材料的含量等来控制。 
半导体背面用薄膜2的可见光透射率（%）可以按下述方式测定。即，制作厚度（平均厚度）20μm的半导体背面用薄膜2单体。接着，对半导体背 面用薄膜2，以规定的强度照射波长：400nm～800nm的可见光线[装置：岛津制作所制造的可见光发生装置（商品名“ABSORPTION SPECTRO PHOTOMETR”）]，测定透过的可见光线的强度。进而，通过可见光线透过半导体背面用薄膜2前后的强度变化，可以求出可见光透射率的值。另外，还可以根据非20μm的厚度的半导体背面用薄膜2的可见光透射率（%；波长：400nm～800nm）的值导出厚度：20μm的半导体背面用薄膜2的可见光透射率（%；波长：400nm～800nm）。另外，在第1本发明中，虽然求出的是厚度20μm的半导体背面用薄膜2的情况下的可见光透射率（%），但其要旨并非将第1本发明所涉及的半导体背面用薄膜限定为厚度20μm的薄膜。 
另外，作为半导体背面用薄膜2，其吸湿率越低越优选。具体而言，前述吸湿率优选为1重量%以下，更优选为0.8重量%以下。通过将前述吸湿率设为1重量%以下，能够提高激光标记性。另外，例如，在回流焊工序中，还能够抑制或防止在半导体背面用薄膜2与半导体元件之间孔隙的产生等。另外，前述吸湿率为通过将半导体背面用薄膜2在温度85℃、相对湿度85%RH的气氛下放置168小时前后的重量变化算出的值。在半导体背面用薄膜2是由含有热固性树脂的树脂组合物形成的情况下，前述吸湿率表示对于热固化后的半导体背面用薄膜，在温度85℃、相对湿度85%RH的气氛下放置168小时时的值。另外，前述吸湿率例如可以通过使无机填料的添加量变化来调整。 
另外，作为半导体背面用薄膜2，挥发成分的比例越少越优选。具体而言，加热处理后的半导体背面用薄膜2的重量减少率（重量减少量的比率）优选为1重量%以下，更优选为0.8重量%以下。加热处理的条件例如为加热温度250℃、加热时间1小时。通过将前述重量减少率设为1重量%以下，能够提高激光标记性。另外，例如，在回流焊工序中，能够抑制或防止在倒装芯片型的半导体装置处产生裂纹。前述重量减少率可以通过例如添加能够减少无铅回流焊时的裂纹产生的无机物来调整。此外，在半导体背面用薄膜2是由含有热固性树脂的树脂组合物形成的情况下，前述重量减少率意味着对于热固化后的半导体背面用薄膜，在加热温度250℃、加热时间1小时的条件 下加热时的值。 
切割胶带
前述切割胶带3是在基材31上形成粘合剂层32而构成的。这样，切割胶带3只要具有基材31和粘合剂层32层叠而得到的构成即可。基材（支撑基材）可用作粘合剂层等的支撑母体。前述基材31优选具有辐射线透过性。作为前述基材31，例如可使用纸等纸系基材；布、无纺布、毛毡、网等纤维系基材；金属箔、金属板等金属系基材；塑料的薄膜、片等塑料系基材；橡胶片等橡胶系基材；发泡片等发泡体、它们的层叠体（尤其是塑料系基材与其他基材的层叠体、塑料薄膜（或片）相互的层叠体等）等适当的薄层体。在第1本发明中，作为基材，可适宜地使用塑料的薄膜、片等塑料系基材。作为这样的塑料材料的素材，例如可列举出聚乙烯（PE）、聚丙烯（PP）、乙烯-丙烯共聚物等烯烃系树脂；乙烯-醋酸乙烯酯共聚物（EVA）、离聚物树脂、乙烯-（甲基）丙烯酸共聚物、乙烯-（甲基）丙烯酸酯（无规、交替）共聚物等将乙烯作为单体成分的共聚物；聚对苯二甲酸乙二醇酯（PET）、聚萘二甲酸乙二醇酯（PEN）、聚对苯二甲酸丁二醇酯（PBT）等聚酯；丙烯酸系树脂；聚氯乙烯（PVC）；聚氨酯；聚碳酸酯；聚苯硫醚（PPS）；聚酰胺（尼龙）、全芳香族聚酰胺（芳纶）等酰胺系树脂；聚醚醚酮（PEEK）；聚酰亚胺；聚醚酰亚胺；聚偏二氯乙烯；ABS（丙烯腈-丁二烯-苯乙烯共聚物）；纤维素系树脂；有机硅树脂；氟树脂等。 
另外作为基材31的材料，可列举出前述树脂的交联体等聚合物。前述塑料薄膜可以无拉伸地使用，也可以使用根据需要而实施了单轴或双轴的拉伸处理的薄膜。利用通过拉伸处理等赋予了热收缩性的树脂片，可以通过在切割后使该基材31热收缩而降低粘合剂层32与半导体背面用薄膜2的粘接面积、实现半导体元件的回收的容易化。 
基材31的表面为了提高与邻接层的密合性、保持性等，可以实施惯用的表面处理，例如铬酸处理、臭氧暴露、火炎暴露、高压电击暴露、离子化辐射线处理等化学性或物理性处理、基于底涂剂（例如后述的粘合物质）的涂 覆处理。 
前述基材31可以适当地选择同种或不同种的物质，可使用根据需要将数种混合而得到的物质。另外，在基材31中，为了赋予抗静电能力，在前述的基材31上可以设置由金属、合金、它们的氧化物等形成的厚度为
Figure BDA0000434320930000371
左右的导电性物质的沉积层。基材31可以为单层或者两种以上的多层。 
对基材31的厚度（层叠体的情况下为总厚度）没有特别限定，可根据强度、柔软性、使用目的等适当地选择，例如通常为1000μm以下（例如，1μm～1000μm），优选为10μm～500μm，进一步优选为20μm～300μm，特别是为30μm～200μm左右，但不限定于此。 
需要说明的是，在基材31中，可以在不损害第1本发明的效果等的范围内含有各种添加剂（着色剂、填充材料、增塑剂、防老化剂、抗氧化剂、表面活性剂、阻燃剂等）。 
前述粘合剂层32是由粘合剂形成的，具有粘合性。作为这样的粘合剂，没有特别限定，可从公知的粘合剂中适当地选择。具体而言，作为粘合剂，例如可从丙烯酸系粘合剂、橡胶系粘合剂、乙烯基烷基醚系粘合剂、有机硅系粘合剂、聚酯系粘合剂、聚酰胺系粘合剂、聚氨酯系粘合剂、氟系粘合剂、苯乙烯-二烯嵌段共聚物系粘合剂、在这些粘合剂中配混有熔点为约200℃以下的热熔融性树脂的蠕变特性改良型粘合剂等公知的粘合剂（例如参照日本特开昭56-61468号公报、日本特开昭61-174857号公报、日本特开昭63-17981号公报、日本特开昭56-13040号公报等）当中，适当地选择使用具有前述特性的粘合剂。另外，作为粘合剂，也可使用辐射线固化型粘合剂（或能量射线固化型粘合剂）、热膨胀性粘合剂。粘合剂可以单独使用或两种以上组合使用。 
作为前述粘合剂，可适宜地使用丙烯酸系粘合剂、橡胶系粘合剂，尤其丙烯酸系粘合剂是适宜的。作为丙烯酸系粘合剂，可列举出将使用了（甲基）丙烯酸烷基酯中的一种或两种以上作为单体成分的丙烯酸系聚合物（均聚合物或共聚物）作为基础聚合物的丙烯酸系粘合剂。 
作为前述丙烯酸系粘合剂中的（甲基）丙烯酸烷基酯，例如可列举出（甲基）丙烯酸甲酯、（甲基）丙烯酸乙酯、（甲基）丙烯酸丙酯、（甲基）丙烯酸异丙酯、（甲基）丙烯酸丁酯、（甲基）丙烯酸异丁酯、（甲基）丙烯酸仲丁酯、（甲基）丙烯酸叔丁酯、（甲基）丙烯酸戊酯、（甲基）丙烯酸己酯、（甲基）丙烯酸庚酯、（甲基）丙烯酸辛酯、（甲基）丙烯酸-2-乙基己酯、（甲基）丙烯酸异辛酯、（甲基）丙烯酸壬酯、（甲基）丙烯酸异壬酯、（甲基）丙烯酸癸酯、（甲基）丙烯酸异癸酯、（甲基）丙烯酸十一烷基酯、（甲基）丙烯酸十二烷基酯、（甲基）丙烯酸十三烷基酯、（甲基）丙烯酸十四烷基酯、（甲基）丙烯酸十五烷酯、（甲基）丙烯酸十六烷基酯、（甲基）丙烯酸十七烷酯、（甲基）丙烯酸十八烷基酯、（甲基）丙烯酸十九烷基酯、（甲基）丙烯酸二十烷基酯等（甲基）丙烯酸烷基酯等。作为（甲基）丙烯酸烷基酯，烷基的碳数为4～18的（甲基）丙烯酸烷基酯是适宜的。此外，（甲基）丙烯酸烷基酯的烷基为直链状或支链状均可。 
需要说明的是，对前述丙烯酸系聚合物而言，以内聚力、耐热性、交联性等的改性为目的，根据需要，可以含有与能与前述（甲基）丙烯酸烷基酯共聚的其他单体成分（共聚性单体成分）对应的单元。作为这样的共聚性单体成分，例如可列举出（甲基）丙烯酸（丙烯酸、甲基丙烯酸）、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基的单体；马来酸酐、衣康酸酐等含酸酐基的单体；（甲基）丙烯酸羟乙酯、（甲基）丙烯酸羟基丙酯、（甲基）丙烯酸羟基丁酯、（甲基）丙烯酸羟基己酯、（甲基）丙烯酸羟基辛酯、（甲基）丙烯酸羟基癸酯、（甲基）丙烯酸羟基月桂酯、甲基丙烯酸（4-羟甲基环己基）甲酯等含羟基的单体；苯乙烯磺酸、烯丙基磺酸、2-（甲基）丙烯酰胺-2-甲基丙烷磺酸、（甲基）丙烯酰胺丙烷磺酸、（甲基）丙烯酸磺酸基丙酯、（甲基）丙烯酰氧基萘磺酸等含磺酸基的单体；2-羟乙基丙烯酰基磷酸酯等含磷酸基的单体；（甲基）丙烯酰胺、N,N-二甲基（甲基）丙烯酰胺、N-丁基（甲基）丙烯酰胺、N-羟甲基（甲基）丙烯酰胺、N-羟甲基丙烷（甲基）丙烯酰胺等（N-取代）酰胺系单体；（甲基）丙烯酸 氨基乙酯、（甲基）丙烯酸N,N-二甲基氨基乙酯、（甲基）丙烯酸叔丁基氨基乙基等（甲基）丙烯酸氨基烷基系单体；（甲基）丙烯酸甲氧基乙酯、（甲基）丙烯酸乙氧基乙酯等（甲基）丙烯酸烷氧基烷基酯系单体；丙烯腈、甲基丙烯腈等氰基丙烯酸酯单体；（甲基）丙烯酸缩水甘油酯等含环氧基的丙烯酸系单体；苯乙烯、α-甲基苯乙烯等苯乙烯系单体；醋酸乙烯基酯、丙酸乙烯基酯等乙烯基酯系单体；异戊二烯、丁二烯、异丁烯等烯烃系单体；乙烯基醚等乙烯基醚系单体；N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基羧酸酰胺类、N-乙烯基己内酰胺等含氮单体；N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺等马来酰亚胺系单体；N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺等衣康酰亚胺系单体；N-（甲基）丙烯酰氧基亚甲基琥珀酰亚胺、N-（甲基）丙烯酰基-6-氧杂六亚甲基琥珀酰亚胺、N-（甲基）丙烯酰基-8-氧杂八亚甲基琥珀酰亚胺等琥珀酰亚胺系单体；（甲基）丙烯酸聚乙二醇酯、（甲基）丙烯酸聚丙二醇酯、（甲基）丙烯酸甲氧基乙二醇酯、（甲基）丙烯酸甲氧基聚丙二醇酯等二醇系丙烯酸酯单体；（甲基）丙烯酸四氢糠酯、氟代（甲基）丙烯酸酯、（聚）硅氧烷（甲基）丙烯酸酯等具有杂环、卤原子、硅原子等的丙烯酸酯系单体；己二醇二（甲基）丙烯酸酯、（聚）乙二醇二（甲基）丙烯酸酯、（聚）丙二醇二（甲基）丙烯酸酯、新戊二醇二（甲基）丙烯酸酯、季戊四醇二（甲基）丙烯酸酯、三羟甲基丙烷三（甲基）丙烯酸酯、季戊四醇三（甲基）丙烯酸酯、二季戊四醇六（甲基）丙烯酸酯、环氧基丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、丁基二（甲基）丙烯酸酯、己基二（甲基）丙烯酸酯等多官能单体等。这些共聚性单体成分可以使用一种或两种以上。 
在使用辐射线固化型粘合剂（或能量射线固化型粘合剂）作为粘合剂的情况下，作为辐射线固化型粘合剂（组合物），例如可列举出使用在聚合物 侧链或主链中或者主链末端具有自由基反应性碳-碳双键的聚合物作为基础聚合物的内在型的辐射线固化型粘合剂、在粘合剂中配混有紫外线固化性的单体成分、低聚物成分的辐射线固化型粘合剂等。另外，在使用热膨胀性粘合剂作为粘合剂的情况下，作为热膨胀性粘合剂，例如可列举出含有粘合剂和发泡剂（尤其是热膨胀性微小球）的热膨胀性粘合剂等。 
在第1本发明中，在粘合剂层32中，可以在无损第1本发明的效果的范围内含有各种添加剂（例如，增粘树脂、着色剂、增稠剂、增量剂、填充材料、增塑剂、防老化剂、抗氧化剂、表面活性剂、交联剂等）。 
作为前述交联剂，没有特别限定，可使用公知的交联剂。具体而言，作为交联剂，除了异氰酸酯系交联剂、环氧系交联剂、三聚氰胺系交联剂、过氧化物系交联剂之外，可列举出脲系交联剂、金属醇酯系交联剂、金属螯合物系交联剂、金属盐系交联剂、碳二亚胺系交联剂、噁唑啉系交联剂、氮丙啶系交联剂、胺系交联剂等，异氰酸酯系交联剂、环氧系交联剂是适宜的。交联剂可以单独使用或两种以上组合使用。此外，对交联剂的用量没有特别限定。 
作为前述异氰酸酯系交联剂，例如可列举出1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯、1,6-六亚甲基二异氰酸酯等低级脂肪族多异氰酸酯类；亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯、氢化二甲苯二异氰酸酯等脂环族聚异氰酸酯类；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯、苯二甲基二异氰酸酯等芳香族多异氰酸酯类等，其他还可使用三羟甲基丙烷/甲苯二异氰酸酯3聚体加成物[日本聚氨酯工业株式会社制造，商品名“CORONATE L”]、三羟甲基丙烷/六亚甲基二异氰酸酯3聚体加成物[日本聚氨酯工业株式会社制造，商品名“CORONATE HL”]等。另外，作为前述环氧系交联剂，例如除了N,N,N’,N’-四缩水甘油基-间二甲苯二胺、二缩水甘油基苯胺、1,3-双（N,N-缩水甘油基氨基甲基）环己烷、1,6-己二醇二缩水甘油基醚、新戊二醇二缩水甘油基醚、乙二醇二缩水甘油基醚、丙二醇二缩水甘油基醚、聚乙二醇二 缩水甘油基醚、聚丙二醇二缩水甘油基醚、山梨糖醇聚缩水甘油基醚、甘油聚缩水甘油基醚、季戊四醇聚缩水甘油基醚、聚甘油聚缩水甘油基醚、山梨糖醇酐聚缩水甘油基醚、三羟甲基丙烷聚缩水甘油基醚、已二酸二缩水甘油基酯、邻苯二甲酸二缩水甘油基酯、三缩水甘油基-三（2-羟乙基）异氰脲酸酯、间苯二酚二缩水甘油基醚、双酚-S-二缩水甘油基醚之外，可列举出在分子内具有2个以上环氧基的环氧系树脂等。 
此外，在第1本发明中，可以代替使用交联剂或者在使用交联剂的同时通过电子射线、紫外线等的照射实施交联处理。 
粘合剂层32可以利用下述惯用的方法形成：例如，将粘合剂（压敏粘接剂）、和根据需要而添加的溶剂、其他添加剂等混合，形成为片状的层。具体而言，例如，可以通过将含有粘合剂以及根据需要而添加的溶剂、其他添加剂的混合物涂布在基材31上的方法、在适当的隔离膜（剥离纸等）上涂布前述混合物来形成粘合剂层32、并将其转印（转移）到基材31上的方法等，形成粘合剂层32。 
对粘合剂层32的厚度没有特别限定，例如为5μm～300μm（优选为5μm～200μm，进一步优选为5μm～100μm，特别优选为7μm～50μm）左右。粘合剂层32的厚度为前述范围内时，能够发挥适度的粘合力。需要说明的是，粘合剂层32为单层、多层均可。 
前述切割胶带3的粘合剂层32相对于半导体背面用薄膜2的粘接力（23℃，剥离角度180度，剥离速度300mm/分钟）优选为0.02N/20mm～10N/20mm的范围，更优选为0.05N/20mm～5N/20mm的范围。通过将前述粘接力设为0.02N/20mm以上，能够防止在切割半导体晶圆时半导体元件产生芯片飞出。其另一方面，通过将前述粘接力设为10N/20mm以下，在拾取半导体元件时，能够防止该半导体元件的剥离困难、或者产生残胶。 
另外，半导体背面用薄膜2、切割胶带一体型半导体背面用薄膜1可以以卷绕成卷状的形态形成，也可以以片（薄膜）层叠的形态形成。例如，在具 有卷绕成卷状的形态的情况下，可以将半导体背面用薄膜2、或半导体背面用薄膜2与切割胶带3的层叠体在根据需要通过隔离膜保护的状态下卷绕成卷状，作为卷绕成卷状的状态或形态的半导体背面用薄膜2、切割胶带一体型半导体背面用薄膜1来制作。此外，作为卷绕成卷状的状态或形态的切割胶带一体型半导体背面用薄膜1，可以是由基材31、形成于前述基材31的一个面的粘合剂层32、在前述粘合剂层32上形成的半导体背面用薄膜、以及在前述基材31的另一个面上形成的剥离处理层（背面处理层）构成的。 
此外，作为切割胶带一体型半导体背面用薄膜1的厚度（半导体背面用薄膜的厚度、和由基材31及粘合剂层32形成的切割胶带的厚度的总厚度），例如可从8μm～1500μm的范围选择，优选为20μm～850μm（进一步优选为31μm～500μm，特别优选为47μm～330μm）。 
此外，在切割胶带一体型半导体背面用薄膜1中，通过控制半导体背面用薄膜2的厚度与切割胶带3的粘合剂层32的厚度之比、或者半导体背面用薄膜2的厚度与切割胶带3的厚度（基材31以及粘合剂层32的总厚度）之比，能够提高切割工序时的切割性、拾取工序时的拾取性等，能够在半导体晶圆的切割工序～半导体元件（例如，半导体芯片）的倒装芯片键合工序中有效地利用切割胶带一体型半导体背面用薄膜1。 
切割胶带一体型半导体背面用薄膜的制造方法
对于本实施的方式所涉及的切割胶带一体型半导体背面用薄膜的制造方法，以图1所示的切割胶带一体型半导体背面用薄膜1为例进行说明。首先，基材31可以通过现有公知的制膜方法制膜。此时，在基材31中含有抗静电剂的情况下，适当地在基材形成用材料中预先添加抗静电剂。作为该制膜方法，例如可例示出压延制膜法、在有机溶剂中的流延法、在密闭体系中的吹塑挤出法、T模头挤出法、共挤出法、干式层压法等。 
接着，在基材31上涂布粘合剂组合物，使其干燥（根据需要使其加热交联）来形成粘合剂层32。此时，在粘合剂层32中含有抗静电剂的情况下，适当地在粘合剂组合物中预先添加抗静电剂。作为涂布方式，可列举出辊涂覆、 丝网涂覆、凹版涂覆等。此外，可以将粘合剂层组合物直接涂布于基材31，在基材31上形成粘合剂层32，另外，也可以将粘合剂组合物涂布在表面进行了剥离处理的剥离纸等上来形成粘合剂层32，然后将该粘合剂层32转印至基材31。由此，制作在基材31上形成有粘合剂层32的切割胶带3。 
另一方面，将用于形成半导体背面用薄膜2的形成材料以干燥后的厚度成为规定厚度的方式涂布在剥离纸上，进而在规定条件下干燥（在需要热固化的情况等时，根据需要实施加热处理并干燥），形成涂布层。此时，在半导体背面用薄膜2中含有抗静电剂的情况下，适当地在用于形成半导体背面用薄膜2的形成材料中预先添加抗静电剂。通过将该涂布层转印至前述粘合剂层32上，在粘合剂层32上形成半导体背面用薄膜2。此外，也可以通过在前述粘合剂层32上直接涂布用于形成半导体背面用薄膜2的形成材料，然后在规定条件下干燥（在需要热固化的情况等时，根据需要实施加热处理并干燥），由此在粘合剂层32上形成半导体背面用薄膜2。在半导体背面用薄膜2制成多层结构、并在任意一个最外层中含有抗静电剂的情况下，优选在含有抗静电剂的最外层上形成粘合剂层32。通过上述操作，可以得到第1本发明所涉及的切割胶带一体型半导体背面用薄膜1。此外，在形成半导体背面用薄膜2时进行热固化的情况下，虽然以形成部分固化的状态的程度进行热固化是重要的，但优选不进行热固化。 
第1本发明的切割胶带一体型半导体背面用薄膜1可在具备倒装芯片键合工序的半导体装置的制造时适宜地使用。即，第1本发明的切割胶带一体型半导体背面用薄膜1在制造倒装芯片安装的半导体装置时使用，在半导体元件的背面粘贴有切割胶带一体型半导体背面用薄膜1的半导体背面用薄膜2的状态或形态下，制造倒装芯片安装的半导体装置。因此，第1本发明的切割胶带一体型半导体背面用薄膜1可对倒装芯片安装的半导体装置（半导体元件以倒装芯片键合方式固定于基板等被粘物的状态或形态的半导体装置）使用。 
半导体晶圆
作为半导体晶圆，只要为公知或惯用的半导体晶圆就没有特别限定，可从各种素材的半导体晶圆中适当地选择使用。在第1本发明中，作为半导体晶圆，可适宜地使用硅晶圆。 
半导体装置的制造方法
第1本发明的半导体装置的制造方法为至少具备下述工序的半导体装置的制造方法：在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序；切割前述半导体晶圆，形成半导体元件的工序；以及将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
尤其，在第1本发明的粘接片为半导体背面用薄膜的情况下，前述半导体装置的制造方法至少具备如下工序：在前述切割胶带一体型半导体背面用薄膜上粘贴半导体晶圆的背面的工序；切割前述半导体晶圆的工序；拾取通过切割得到的半导体元件工序；以及将前述半导体元件倒装芯片连接于被粘物上的工序。 
以下，边参照图5边对本实施方式所涉及的半导体装置的制造方法进行说明。图5为示出本实施方式所涉及的使用了切割胶带一体型半导体背面用薄膜1的半导体装置的制造方法的一例的剖面示意图。 
贴装工序
首先，如图5的（a）中所示，将任意设置在切割胶带一体型半导体背面用薄膜1的半导体背面用薄膜2上的隔离膜适当地剥离，将半导体晶圆4粘贴在该半导体背面用薄膜2上，使其保持粘接并固定（贴装工序）。此时前述半导体背面用薄膜2处于未固化状态（包括半固化状态）。另外，切割胶带一体型半导体背面用薄膜1粘贴于半导体晶圆4的背面。半导体晶圆4的背面是指与电路面相反侧的面（也称为非电路面、非电极形成面等）。对粘贴方法没有特别限定，优选为基于压接的方法。压接通常通过压接辊等按压装置一边按压一边进行。 
切割工序
接着，如图5的（b）中所示，进行半导体晶圆4的切割。由此，将半导 体晶圆4切断成规定的尺寸来单片化（小片化），制造作为半导体元件的半导体芯片5。关于切割，在将切割胶带3真空吸附于吸附台110的状态下，例如从半导体晶圆4的电路面侧依据常用方法进行。另外，在本工序中，例如，可以采用切入进行至切割胶带一体型半导体背面用薄膜1的被称为完全切割的切断方式等。作为在本工序中使用的切割装置，没有特别限定，可使用现有公知的装置。另外，由于半导体晶圆4通过具有半导体背面用薄膜的切割胶带一体型半导体背面用薄膜1以优异的密合性进行了粘接固定，因此能够抑制芯片崩碎、芯片飞出，并且还能够抑制半导体晶圆4的破损。此外，在半导体背面用薄膜2由含有环氧树脂的树脂组合物形成时，即使通过切割被切断，也能够抑制或防止在其切断面中产生半导体背面用薄膜的粘接剂层的粘合剂渗出。其结果，能够抑制或防止切断面彼此再附着（粘连），能够进一步良好地进行后述的拾取。 
此外，在进行切割胶带一体型半导体背面用薄膜1的扩晶的情况下，该扩晶可以使用现有公知的扩晶装置来进行。扩晶装置具有：甜甜圈状的外圈筒，其可以借助切割环将切割胶带一体型半导体背面用薄膜1向下方压下；以及，内圈筒，其比外圈筒的直径小，支撑切割胶带一体型半导体背面用薄膜。通过该扩晶工序，在后述的拾取工序中，能够防止相邻的半导体芯片彼此接触而破损。 
拾取工序
为了回收粘接固定于切割胶带一体型半导体背面用薄膜1的半导体芯片5，如图5的（c）中所示，进行半导体芯片5的拾取，将半导体芯片5与半导体背面用薄膜2一起从切割胶带3剥离。作为拾取的方法，没有特别限定，可以采用现有公知的各种方法。例如可列举出将各个半导体芯片5从切割胶带一体型半导体背面用薄膜1的基材31侧通过顶针上顶，并通过拾取装置拾取被上顶的半导体芯片5的方法等。此外，被拾取的半导体芯片5其背面被半导体背面用薄膜2保护。 
倒装芯片连接工序
拾取的半导体芯片5如图5的（d）中所示，通过倒装芯片键合方式（倒装芯片安装方式）固定于基板等被粘物。具体而言，依据常用方法使半导体芯片5以半导体芯片5的电路面（也称为表面、电路图案形成面、电极形成面等）与被粘物6相对的形态固定于被粘物6。例如，通过使在半导体芯片5的电路面侧形成的凸块51与被覆于被粘物6的连接焊盘的接合用的导电材料（焊锡等）61接触，一边按压一边使导电材料熔融，由此确保半导体芯片5与被粘物6的电导通，能够将半导体芯片5固定于被粘物6（倒装芯片键合工序）。此时，在半导体芯片5与被粘物6之间形成有空隙，该空隙间距离一般为30μm～300μm左右。其中，重要的是，在将半导体芯片5倒装芯片键合（倒装芯片连接）于被粘物6上后，洗涤半导体芯片5与被粘物6的相对面、间隙，向该间隙填充封装材料（封装树脂等）来封装。 
作为被粘物6，可使用引线框架、电路基板（配线电路基板等）等各种基板。作为这样的基板的材质，没有特别限定，可列举出陶瓷基板、塑料基板。作为塑料基板，例如可列举出环氧基板、双马来酰亚胺三嗪基板、聚酰亚胺基板等。 
在倒装芯片键合工序中，作为凸块、导电材料的材质，没有特别限定，例如可列举出锡-铅系金属材、锡-银系金属材、锡-银-铜系金属材、锡-锌系金属材、锡-锌-铋系金属材等焊锡类（合金）、金系金属材、铜系金属材等。 
此外，在倒装芯片键合工序中，使导电材料熔融，将半导体芯片5的电路面侧的凸块与被粘物6的表面的导电材料连接，作为该导电材料的熔融时的温度，通常为260℃左右（例如，250℃～300℃）。第1本发明的切割胶带一体型半导体背面用薄膜通过由环氧树脂等形成半导体背面用薄膜，能够形成具有还可耐受该倒装芯片键合工序中的高温的耐热性的薄膜。 
在本工序中，优选进行半导体芯片5与被粘物6的相对面（电极形成面）、间隙的洗涤。作为该洗涤所使用的洗涤液，没有特别限定，例如可列举出有机系的洗涤液、水系的洗涤液。第1本发明的切割胶带一体型半导体背面用薄膜的半导体背面用薄膜具有对洗涤液的耐溶剂性，相对于这些洗涤液基本 上不具有溶解性。因此，如前述那样，作为洗涤液可以使用各种洗涤液，不需要特別的洗涤液，可以通过现有的方法进行洗涤。 
接着，进行用于将倒装芯片键合了的半导体芯片5与被粘物6之间的间隙封装的封装工序。封装工序使用封装树脂进行。作为此时的封装条件，没有特别限定，通常，通过175℃下进行60秒～90秒的加热来进行封装树脂的热固化，但第1本发明不限定于此，例如可以以165℃～185℃进行数分钟固化。此时，由于半导体背面用薄膜2相对于半导体背面用薄膜2整体含有70重量%以上的无机填充材料，因此拉伸储能模量是比较高的。其结果，能够有效地抑制或防止可在封装树脂的热固化时产生的半导体芯片的翘曲。另外，通过该工序，可以使半导体背面用薄膜2完全或大致完全地热固化，能够以优异的密合性粘贴于半导体芯片的背面。进而，第1本发明所涉及的半导体背面用薄膜2即使为未固化状态，在该封装工序时也能够与封装材料一起热固化，因此不需要重新追加用于使半导体背面用薄膜2热固化的工序。 
作为前述封装树脂，只要为具有绝缘性的树脂（绝缘树脂）就没有特别限定，可从公知的封装树脂等封装材料中适当地选择使用，更优选为具有弹性的绝缘树脂。作为封装树脂，例如可列举出含有环氧树脂的树脂组合物等。作为环氧树脂，可列举出在前述中例示的环氧树脂等。另外，作为基于含有环氧树脂的树脂组合物的封装树脂，作为树脂成分，除了环氧树脂以外，还可以含有环氧树脂以外的热固性树脂（酚醛树脂等）、热塑性树脂等。此外，作为酚醛树脂，还可以作为环氧树脂的固化剂利用，作为这样的酚醛树脂，可列举出在前述中例示的酚醛树脂等。 
关于使用前述切割胶带一体型半导体背面用薄膜1来制造的半导体装置（倒装芯片安装的半导体装置），由于在半导体芯片的背面粘贴有半导体背面用薄膜，因此能够以优异的可视性施加各种标记。尤其，即使标记方法为激光标记方法，也能够以优异的对比度施加标记，可以良好地辨识通过激光标记施加的各种信息（文字信息，图形信息等）。此外，在进行激光标记时，可以利用公知的激光标记装置。另外，作为激光，可以利用气体激光、固体 激光、液体激光等各种激光。具体而言，作为气体激光，没有特别限定，可以利用公知的气体激光，而二氧化碳气体激光（CO2激光）、准分子激光（ArF激光、KrF激光、XeCl激光、XeF激光等）是适宜的。另外，作为固体激光，没有特别限定，可以利用公知的固体激光，YAG激光（Nd：YAG激光等）、YVO4激光是适宜的。 
使用第1本发明的切割胶带一体型半导体背面用薄膜、半导体背面用薄膜来制造的半导体装置由于是以倒装芯片安装方式安装的半导体装置，因此与以芯片接合（die bonding）安装方式安装的半导体装置相比，会形成更薄型化、小型化的形状。因此，可作为各种的电子设备·电子部件或它们的材料·部件适宜地使用。具体而言，作为利用第1本发明的倒装芯片安装的半导体装置的电子设备，可列举出：所谓的“手机”、“PHS”、小型的电脑（例如、所谓的“PDA”（便携信息终端）、所谓的“笔记本电脑”、所谓的“Netbook（商标）”、所谓的“可穿戴计算机”等）、“手机”以及电脑一体化的小型的电子设备、所谓的“数码相机（商标）”、所谓的“数码摄像机”、小型的电视、小型的游戏机、小型的数码音频播放器、所谓的“电子记事本”、所谓的“电子辞典”、所谓的“电子书”用电子设备终端、小型的数字计时型的钟表等移动型的电子设备（可携带的电子设备）等，当然也可以为移动型以外（设置型等）的电子设备（例如，所谓的“台式个人电脑”、薄型电视、录像-播放用电子设备（硬盘录音机、DVD播放器等）、投影仪、微电机等）等。另外，作为电子部件或电子设备·电子部件的材料·部件，例如可列举出所谓的“CPU”的部件，各种存储装置（所谓的“内存”，硬盘等）的部件等。 
在上述的实施方式中，对第1本发明的粘接片为倒装芯片型半导体背面用薄膜2的情况进行了说明，但第1本发明的粘接片不限定于该例子。作为第1本发明的粘接片，只要为能够在切割胶带上形成并使用的粘接片，就没有特别限定，例如可列举出芯片接合薄膜、底部填充片。 
在第1本发明的粘接片为芯片接合薄膜的情况下，在按具有作为芯片接合薄膜的功能的程度来变更组成、含量的基础上，可以采用与上述倒装芯片 型半导体背面用薄膜同样的构成。另外，关于半导体装置的制造方法，除了代替上述倒装芯片连接工序，进行借助芯片接合薄膜将半导体元件（例如，半导体芯片）向被粘物进行芯片接合的工序以外，与使用了切割胶带一体型半导体背面用薄膜1的半导体装置的制造方法相同。即，使用了切割胶带一体型芯片接合薄膜的半导体装置的制造方法具备下述工序：在切割胶带一体型芯片接合薄膜的芯片接合薄膜上粘贴半导体晶圆的工序；切割前述半导体晶圆，形成半导体元件的工序；将前述半导体元件与前述芯片接合薄膜一起从切割胶带的粘合剂层拾取的工序；以及借助前述芯片接合薄膜将半导体元件芯片接合到被粘物的工序。 
另外，在第1本发明的粘接片为底部填充片的情况下，在按具有作为底部填充片的功能的程度来变更组成、含量的基础上，可以采用与上述倒装芯片型半导体背面用薄膜同样的构成。另外，关于半导体装置的制造方法，在上述贴装工序中，代替将作为切割胶带一体型粘接片的切割胶带一体型半导体背面用薄膜1粘贴于半导体晶圆的背面，将作为切割胶带一体型粘接片的切割胶带一体型底部填充片粘贴于半导体晶圆的电路面侧，除此以外，与使用了切割胶带一体型半导体背面用薄膜1的半导体装置的制造方法相同。即，使用了切割胶带一体型底部填充片的半导体装置的制造方法具备下述工序：在切割胶带一体型底部填充片的底部填充片上粘贴半导体晶圆的电路面侧的工序；切割前述半导体晶圆，形成半导体元件的工序；将前述半导体元件与前述底部填充片一起从切割胶带的粘合剂层拾取的工序；以及将半导体元件在隔着前述底部填充片的同时倒装芯片连接于被粘物上的工序。 
第2本发明
以下，关于第2本发明的实施方式，对与第1本发明不同的点进行说明。第2本发明的切割胶带一体型粘接片除了特别在本第2本发明的项目中进行了说明的以外，可以与第1本发明形成同样的构成。因此，省略与第1本发明共通的部分的说明。 
切割胶带一体型半导体背面用薄膜
作为第2本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式（以下，也称为第2实施方式），可列举出与第1本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式同样的构成，即，如图1所示的切割胶带一体型半导体背面用薄膜1。切割胶带一体型半导体背面用薄膜1的层构成由于在第1本发明的项目中进行了说明，因此此处省略说明。 
在第2实施方式所涉及的在切割胶带一体型半导体背面用薄膜1中，基材31、以及粘合剂层32中的至少一个表面的表面电阻率值为1.0×1011Ω以下，优选为1.0×1010Ω以下，更优选为1.0×109Ω以下。 
尤其，在基材31中含有抗静电剂的情况下，基材31的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。尤其，在基材31具有多层结构、在前述多层结构的基材31的至少一个最外层中含有抗静电剂情况下，含有抗静电剂的最外层的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，在粘合剂层32中含有抗静电剂情况下，粘合剂层32的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，在基材31与粘合剂层32这两者中含有抗静电剂情况下，基材31的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下，并且粘合剂层32的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，前述表面电阻率值越小越优选，例如可列举出1.0×105Ω以上，1.0×106Ω以上，1.0×107Ω以上。由于前述表面电阻率值为1.0×1011Ω以下，因此不易带电。因此，更能发挥抗静电效果。此外，在本发明中，基材、以及前粘合剂层中的至少一个表面的表面电阻率值是指基材的粘合剂层侧的表面、基材的与粘合剂层相反侧的表面、粘合剂层的基材侧的表面、以及粘合剂层的与基材相反侧的表面中的至少一个表面的表面电阻率值。前述表面 电阻率值是指通过实施例记载的方法测定的值。 
在第2实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、粘合剂层32与粘接片2的剥离力优选为0.02～0.5N/20mm，更优选为0.02～0.3N/20mm，进一步优选为0.02～0.2N/20mm。前述剥离力为0.02N/20mm以上时，在切割时，能够固定半导体晶圆。另外，前述剥离力为0.5N/20mm以下时，在拾取时，能够容易地将带粘接片2的半导体元件从粘合剂层32剥离。 
另外，在第2实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为优选为0.5kV以下（-0.5kV～+0.5kV），更优选为0.3kV以下（-0.3kV～+0.3kV），进一步优选为0.2kV以下（-0.2kV～+0.2kV）。根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下时，能进一步发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
第3本发明
以下，关于第3本发明的实施方式，对与第1本发明不同的点进行说明。第3本发明的切割胶带一体型粘接片除了特别在本第3本发明的项目中进行了说明的以外，可以与第1本发明形成同样的构成。因此，省略与第1本发明共通的部分的说明。 
切割胶带一体型半导体背面用薄膜
作为第3本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式（以下，也称为第3实施方式），可列举出与第1本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式同样的构成，即，如图1所示的切割胶带一体型半导体背面用薄膜1。切割胶带一体型半导体背面用薄膜1的层构成由于在第1本发明的项目中进行了说明，因此此处省略说明。 
在第3实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，在基材31、以及粘合剂层32中的至少一者中含有高分子型抗静电剂。切割胶带一体 型半导体背面用薄膜1由于基材31、以及粘合剂层32中的至少一者中含有高分子型抗静电剂，因此不易带电。因此，能够发挥抗静电效果。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从基材31、粘合剂层32渗出。其结果，能够抑制经时导致的抗静电功能的降低。尤其，在基材31中含有高分子型抗静电剂时，能够抑制从固定切割胶带3的吸附台取下时的、基材31与吸附台之间的剥离静电。其中，在基材31具有多层结构、且在多层结构的基材31的粘合剂层32侧的最外层中含有高分子型抗静电剂时，能够抑制基材31与粘合剂层32双方的静电。另外，在多层结构的基材31的与粘合剂层32相反侧的最外层中含有高分子型抗静电剂时，能够更有效地抑制基材31与吸附台之间的剥离静电。 
此外，在半导体背面用薄膜2中可以含有高分子型抗静电剂。在半导体背面用薄膜2中含有高分子型抗静电剂时，在从切割胶带3剥离后也具有抗静电效果。其结果，在从切割胶带3剥离后，也能够抑制由静电导致的半导体元件的破坏。尤其，在半导体背面用薄膜2具有多层结构、且在多层结构的半导体背面用薄膜2的切割胶带3侧的最外层中含有高分子型抗静电剂时，能够进一步有效地抑制将粘合剂层32与半导体背面用薄膜2剥离时的剥离静电。此外，关于高分子型抗静电剂，如在第1本发明的项目中说明的那样。 
在第3实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，基材31、以及粘合剂层32中的至少一个表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
尤其，在基材31中含有高分子型抗静电剂的情况下，基材31的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。尤其，在基材31具有多层结构、且在前述多层结构的基材31的至少一个最外层中含有高分子型抗静电剂情况下，含有高分子型抗静电剂的最外层的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，在粘合剂层32中含有高分子型抗静电剂的情况下，粘合剂层32的 表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，在基材31与粘合剂层32这两者中含有高分子型抗静电剂的情况下，基材31的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下，并且粘合剂层32的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。 
另外，前述表面电阻率值越小越优选，例如可列举出1.0×105Ω以上，1.0×106Ω以上，1.0×107Ω以上。前述表面电阻率值为1.0×1011Ω以下时，不易带电。因此，能进一步发挥抗静电效果。此外，第3在本发明中，基材、以及前粘合剂层中的至少一个表面的表面电阻率值是指基材的粘合剂层侧的表面、基材的与粘合剂层相反侧的表面、粘合剂层的基材侧的表面、以及粘合剂层的与基材相反侧的表面中的至少一个表面的表面电阻率值。前述表面电阻率值是指通过实施例记载的方法测定的值。 
在第3实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、粘合剂层32与粘接片2的剥离力优选为0.02～0.5N/20mm，更优选为0.02～0.3N/20mm，进一步优选为0.02～0.2N/20mm。前述剥离力为0.02N/20mm以上时，在切割时，能够固定半导体晶圆。另外，前述剥离力为0.5N/20mm以下时，在拾取时，能够容易地将带粘接片2的半导体元件从粘合剂层32剥离。 
另外，在第3实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值优选为0.5kV以下（-0.5kV～+0.5kV），更优选为0.3kV以下（-0.3kV～+0.3kV），进一步优选为0.2kV以下（-0.2kV～+0.2kV）。根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下时，能进一步发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
第4本发明
以下，关于第4本发明的实施方式，对与第1本发明不同的点进行说明。第4本发明的切割胶带一体型粘接片除了特别在本第4本发明的项目中进行了说明的以外，可以与第1本发明形成同样的构成。因此，省略与第1本发明共通的部分的说明。 
切割胶带一体型半导体背面用薄膜
作为第4本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式（以下，也称为第4实施方式），可列举出与第1本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式同样的构成，即，如图1所示的切割胶带一体型半导体背面用薄膜1。切割胶带一体型半导体背面用薄膜1的层构成由于在第1本发明的项目中进行了说明，因此此处省略说明。 
第4实施方式所涉及的半导体背面用薄膜2的任一表面的表面电阻率值为1.0×1011Ω以下，优选为1.0×1010Ω以下，更优选为1.0×109Ω以下。在半导体背面用薄膜2具有多层结构、且在任意一个最外层中含有抗静电剂情况下，含有抗静电剂的最外层的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。另外，前述表面电阻率值虽然越小越优选，但可列举出例如为1.0×105Ω以上，1.0×106Ω以上，1.0×107Ω以上。由于前述表面电阻率值为1.0×1011Ω以下，因此不易带电。因此，更能发挥抗静电效果。前述表面电阻率值是指通过实施例记载的方法测定的值。 
在第4实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、粘合剂层32与粘接片2的剥离力优选为0.02～0.5N/20mm，更优选为0.02～0.3N/20mm，进一步优选为0.02～0.2N/20mm。前述剥离力为0.02N/20mm以上时，在切割时，能够固定半导体晶圆。另外，前述剥离力为0.5N/20mm以下时，在拾取时，能够容易地将带粘接片2的半导体元件从粘合剂层32剥离。 
另外，在第4实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压 的绝对值优选为0.5kV以下（-0.5kV～+0.5kV），更优选为0.3kV以下（-0.3kV～+0.3kV），进一步优选为0.2kV以下（-0.2kV～+0.2kV）。根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下时，能进一步发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
在第4实施方式所涉及的半导体背面用薄膜2未层叠于切割胶带3的情况下，半导体背面用薄膜2可以以使用1张在两面具有剥离层的隔离膜来卷绕成卷状的形态，通过在两面具有剥离层的隔离膜来保护，也可以通过在至少一个面具有剥离层的隔离膜保护。 
此外，第4实施方式所涉及的半导体背面用薄膜2通过贴附于切割胶带，与切割胶带一体型半导体背面用薄膜1同样地，可对倒装芯片安装的半导体装置（半导体芯片以倒装芯片键合方式固定于基板等被粘物的状态或形态的半导体装置）使用。 
另外，在使用倒装芯片型半导体背面用薄膜（例如，半导体背面用薄膜2）来制造半导体装置的情况下，可以通过基于使用了切割胶带一体型半导体背面用薄膜1的情况下的半导体装置的制造方法的方法来制造半导体装置。即，第4本发明的半导体装置的制造方法为至少具备下述工序的半导体装置的制造方法：准备在基材上层叠有粘合剂层的切割胶带的工序；在前述切割胶带的前述粘合剂层上贴附前述粘接片，得到切割胶带一体型粘接片的工序；在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序；切割前述半导体晶圆，形成半导体元件的工序；以及将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
尤其，在第4本发明的粘接片为半导体背面用薄膜的情况下，前述半导体装置的制造方法至少具备下述工序：准备在基材上层叠有粘合剂层的切割胶带的工序；在前述切割胶带的前述粘合剂层上贴附前述半导体背面用薄膜，得到切割胶带一体型半导体背面用薄膜的工序；在前述切割胶带一体型半导体背面用薄膜上粘贴半导体晶圆的背面的工序；切割前述半导体晶圆的 工序；拾取通过切割得到的半导体元件工序；以及将前述半导体元件倒装芯片连接于被粘物上的工序。 
第5本发明
以下，关于第5本发明的实施方式，对与第1本发明不同的点进行说明。第5本发明的切割胶带一体型粘接片除了特别在本第5本发明的项目中进行了说明的以外，可以与第1本发明形成同样的构成。因此，省略与第1本发明共通的部分的说明。 
切割胶带一体型半导体背面用薄膜
作为第5本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式（以下，也称为第5实施方式），可列举出与第1本发明所涉及的切割胶带一体型半导体背面用薄膜的实施方式同样的构成，即，如图1所示的切割胶带一体型半导体背面用薄膜1。切割胶带一体型半导体背面用薄膜1的层构成由于在第1本发明的项目中进行了说明，因此此处省略说明。 
在第5实施方式所涉及的半导体背面用薄膜2中含有高分子型抗静电剂。由于在半导体背面用薄膜2中含有高分子型抗静电剂，因此不易带电。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易从半导体背面用薄膜2渗出。其结果，能够抑制经时导致的抗静电功能的降低。另外，由于在半导体背面用薄膜2中含有高分子型抗静电剂，因此在贴附于切割胶带而作为切割胶带一体型粘接片使用时，在从切割胶带剥离后也具有抗静电效果。其结果，在从切割胶带剥离后，也能够抑制由静电导致的半导体元件的破坏。尤其，在半导体背面用薄膜2具有多层结构、且在多层结构的半导体背面用薄膜2的切割胶带3侧的最外层中含有高分子型抗静电剂时，能够进一步有效地抑制将粘合剂层32与半导体背面用薄膜2剥离时的剥离静电。 
此外，切割胶带一体型半导体背面用薄膜1可以在基材31、以及粘合剂层32中的至少一者中含有高分子型抗静电剂。在基材31、以及粘合剂层32中的至少一者中含有高分子型抗静电剂时，更加不易带电。因此，能进一步发挥抗静电效果。另外，由于使用高分子型抗静电剂作为抗静电剂，因此不易 从基材31、粘合剂层32渗出。其结果，能够抑制经时导致的抗静电功能的降低。尤其，在基材31中含有高分子型抗静电剂时，能够抑制从固定切割胶带3的吸附台取下时的、基材31与吸附台之间的剥离静电。其中，在基材31具有多层结构、且在多层结构的基材31的粘合剂层32侧的最外层中含有高分子型抗静电剂时，能够抑制基材31与粘合剂层32双方的静电。另外，在多层结构的基材31的与粘合剂层32相反侧的最外层中含有高分子型抗静电剂时，能够更有效地抑制基材31与吸附台之间的剥离静电。此外，关于高分子型抗静电剂，如在第1本发明的项目中说明的那样。 
第5实施方式所涉及的半导体背面用薄膜2的任一表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。在半导体背面用薄膜2具有多层结构、在任意一个最外层中含有高分子型抗静电剂情况下，含有高分子型抗静电剂的最外层的表面的表面电阻率值优选为1.0×1011Ω以下，更优选为1.0×1010Ω以下，进一步优选为1.0×109Ω以下。另外，前述表面电阻率值虽越小越优选，但可列举出例如为1.0×105Ω以上，1.0×106Ω以上，1.0×107Ω以上。前述表面电阻率值为1.0×1011Ω以下时，不易带电。因此，更能发挥抗静电效果。前述表面电阻率值是指通过实施例记载的方法测定的值。 
在第5实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、粘合剂层32与粘接片2的剥离力优选为0.02～0.5N/20mm，更优选为0.02～0.3N/20mm，进一步优选为0.02～0.2N/20mm。前述剥离力为0.02N/20mm以上时，在切割时，能够固定半导体晶圆。另外，前述剥离力为0.5N/20mm以下时，在拾取时，能够容易地将带粘接片2的半导体元件从粘合剂层32剥离。 
另外，在第5实施方式所涉及的切割胶带一体型半导体背面用薄膜1中，根据基于前述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为优选为0.5kV以下（-0.5kV～+0.5kV），更优选为0.3kV以下（-0.3kV～+0.3kV），进一步优选为0.2kV以下（-0.2kV～+0.2kV）。根据基于前 述剥离试验的条件将粘合剂层32与粘接片2剥离时的剥离静电压的绝对值为0.5kV以下时，更能发挥抗静电效果。其结果，可以防止由于拾取时的剥离静电导致半导体元件被破坏、提高作为器件的可靠性。 
在第5实施方式所涉及的半导体背面用薄膜2未层叠于切割胶带3的情况下，半导体背面用薄膜2可以以使用1张在两面具有剥离层的隔离膜来卷绕成卷状的形态，通过在两面具有剥离层的隔离膜保护，也可以通过在至少一个面具有剥离层的隔离膜保护。 
此外，第5实施方式所涉及的半导体背面用薄膜2通过贴附于切割胶带，与切割胶带一体型半导体背面用薄膜1同样地，可对倒装芯片安装的半导体装置（半导体芯片以倒装芯片键合方式固定于基板等被粘物的状态或形态的半导体装置）使用。 
另外，在使用倒装芯片型半导体背面用薄膜（例如，半导体背面用薄膜2）来制造半导体装置的情况下，可以通过依据使用了切割胶带一体型半导体背面用薄膜1的情况下的半导体装置的制造方法的方法来制造半导体装置。即，第5本发明的半导体装置的制造方法为至少具备下述工序的半导体装置的制造方法：准备在基材上层叠有粘合剂层的切割胶带的工序；在前述切割胶带的前述粘合剂层上贴附前述粘接片，得到切割胶带一体型粘接片的工序；在前述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序；切割前述半导体晶圆，形成半导体元件的工序；以及将前述半导体元件与前述粘接片一起从切割胶带的粘合剂层拾取的工序。 
尤其是，在第5本发明的粘接片为半导体背面用薄膜的情况下，前述半导体装置的制造方法至少具备下述工序：准备在基材上层叠有粘合剂层的切割胶带的工序；在前述切割胶带的前述粘合剂层上贴附前述半导体背面用薄膜，得到切割胶带一体型半导体背面用薄膜的工序；在前述切割胶带一体型半导体背面用薄膜上粘贴半导体晶圆的背面的工序；切割前述半导体晶圆的工序；拾取通过切割得到的半导体元件工序；以及将前述半导体元件倒装芯片连接于被粘物上的工序。 
实施例
下面例示性地对该发明的适宜的实施例进行详细说明。其中，该实施例中记载的材料、配混量等只要没有特别限定性记载，其宗旨就不是将本发明的范围仅限定于它们。另外，份表示重量份。 
实施例1～23对应于第1本发明。 
实施例1～5和实施例13～17对应于第2本发明和第3本发明。 
实施例6～7和实施例18～20对应于第4本发明和第5本发明。 
实施例1
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材A”）。其中，在最外层中，相对于最外层的全部树脂成分含有30重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）。需要说明的是，在本实施例中，最内层是指粘合剂层会在其上形成的层，最外层是指与形成有粘合剂层的一侧相反侧的层。 
接着，在具备冷凝管、氮气导入管、温度计以及搅拌装置的反应容器中，放入88.8份丙烯酸-2-乙基己酯（以下，称为“2EHA”）、11.2份丙烯酸-2-羟乙基（以下称为“HEA”）、0.2份过氧化苯甲酰以及65份甲苯，在氮气气流中以61℃进行6小时聚合处理，得到重均分子量85万的丙烯酸系聚合物A。2EHA与HEA的摩尔比设为100mol对20mol。 
在该丙烯酸系聚合物A中加入12份（相对于HEA为80mol%）2-丙烯酰氧基乙基异氰酸酯（以下称为“MOI”），在空气气流中以50℃进行48小时加成反应处理，得到丙烯酸系聚合物A’。 
接着，相对于100份丙烯酸系聚合物A’，加入8份聚异氰酸酯化合物（商品名“CORONATE L”，日本聚氨酯株式会社制造）、以及5份光聚合引发剂（商品名“IRGACURE651”，Ciba Specialty Chemicals Inc.制造），制作粘合剂溶 液（有时称为“粘合剂溶液A”）。 
将前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面贴合于前述层叠基材A的最内层面，在50℃下保存24小时。然后，仅对搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材A侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带A”）。 
粘接片的制作
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物（商品名“Paracron W-197CM”根上工业株式会社制造）：100份，将环氧树脂（商品名“EPIKOTE1004”JER株式会社制造）：113份、酚醛树脂（商品名“Milex XLC-4L”三井化学株式会社制造）：121份、球状二氧化硅（商品名“SO-25R”ADMATECHS CO.,LTD.制造）：246份、染料1（商品名“OIL GREEN502”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份、染料2（商品名“OIL BLACK BS”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份溶解于甲乙酮中，制备固体成分浓度为23.6重量%粘接剂组合物溶液A。 
将粘接剂组合物溶液A涂布在作为剥离衬垫（隔离膜）的由进行了硅烷化离型处理的厚度为50μm的聚对苯二甲酸乙二醇酯薄膜形成的离型处理薄膜上，然后在130℃下干燥2分钟，由此制作厚度（平均厚度）20μm的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带A的粘合剂层上，制作切割胶带一体型粘接片A。 
实施例2
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃 系基材）按该顺序层叠而得到的基材（有时称为“层叠基材B”）。需要说明的是，在最外层中，相对于最外层的全部树脂成分含有25重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）。 
作为粘合剂溶液使用前述粘合剂溶液A。 
将前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材B的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制，商品名，UM-810），从前述层叠基材B侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带B”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带B的粘合剂层上，制作切割胶带一体型粘接片B。 
实施例3
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材C”）。此外，在最外层中，相对于最外层的全部树脂成分含有20重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）。 
作为粘合剂溶液使用前述粘合剂溶液A。 
将通过前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材C的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制 造，商品名，UM-810），从前述层叠基材C侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带C”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带C的粘合剂层上，制作切割胶带一体型粘接片C。 
实施例4
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材D”）。 
接着，在最外层上涂布抗静电剂层形成用溶液D，然后在60℃下进行1分钟加热干燥，形成了厚度约100nm的抗静电剂层。此外，抗静电剂层形成用溶液D使用作为抗静电剂的产品名：SEPLEGYDA（化合物名：聚噻吩），在甲乙酮（MEK）溶剂中以1%的浓度分散来制备。 
接着，作为粘合剂溶液使用前述粘合剂溶液A。 
将前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材D的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材D侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带D”）。该切割胶带D在基材的最外层上形成有抗静电剂层。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带D的粘合剂层上，制作切割胶带一体型粘接片D。 
实施例5
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材E”）。 
接着，在最外层上涂布抗静电剂层形成用溶液E，然后在60℃下进行1分钟加热干燥，形成了厚度约50nm的抗静电剂层。抗静电剂层形成用溶液E使用作为抗静电剂的产品名：SEPLEGYDA（化合物名：聚噻吩），在MEK溶剂中以1%的浓度分散来制备。 
接着，作为粘合剂溶液使用前述粘合剂溶液A。 
将前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材E的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材E侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带E”）。该切割胶带E在基材的最外层上形成有抗静电剂层。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带E的粘合剂层上，制作切割胶带一体型粘接片E。 
实施例6
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、 中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材F”）。 
接着，作为粘合剂溶液使用前述粘合剂溶液A。 
将前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材F的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材F侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带F”）。 
粘接片的制作
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物（商品名“Paracron W-197CM”根上工业株式会社制造）：100份，将环氧树脂（商品名“EPIKOTE1004”JER株式会社制造）：113份、酚醛树脂（商品名“Milex XLC-4L”三井化学株式会社制造）：121份、球状二氧化硅（商品名“SO-25R”ADMATECHS CO.,LTD.制造）：246份、染料1（商品名“OIL GREEN502”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份、染料2（商品名“OIL BLACK BS”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份、相对于全部树脂成分为30重量%的作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）溶解于甲乙酮，制备固体成分浓度为23.6重量%（扣除抗静电剂）的粘接剂组合物溶液F。 
将粘接剂组合物溶液F涂布在作为剥离衬垫（隔离膜）的由进行了硅烷化离型处理的厚度为50μm的聚对苯二甲酸乙二醇酯薄膜形成的离型处理薄膜上，然后在130℃下干燥2分钟，由此制作厚度（平均厚度）20μm、相对于全部树脂成分含有30重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）的粘接片F。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片F贴合在切割胶带F的粘合剂层上，制作切割胶带一 体型粘接片F。 
实施例7
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材G”）。 
接着，作为粘合剂溶液使用前述粘合剂溶液A。 
将通过前述制备的粘合剂溶液A涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材G的最内层面贴合，在50℃下保存24小时。然后，仅对搭载有半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材G侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带G”）。 
粘接片的制作
相对于以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯系聚合物（商品名“Paracron W-197CM”根上工业株式会社制造）：100份，将环氧树脂（商品名“EPIKOTE1004”JER株式会社制造）：113份、酚醛树脂（商品名“Milex XLC-4L”三井化学株式会社制造）：121份、球状二氧化硅（商品名“SO-25R”ADMATECHS CO.,LTD.制造）：246份、染料1（商品名“OIL GREEN502”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份、染料2（商品名“OIL BLACK BS”ORIENT CHEMICAL INDUSTRIES CO.,LTD.制造）：5份、相对于全部树脂成分为25重量%的作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）溶解于甲乙酮，制备固体成分浓度为23.6重量%（扣除抗静电剂）的粘接剂组合物溶液G。 
将粘接剂组合物溶液G涂布在作为剥离衬垫（隔离膜）的由进行了硅烷化离型处理的厚度为50μm的聚对苯二甲酸乙二醇酯薄膜形成的离型处理薄膜上，然后在130℃下干燥2分钟，由此制作厚度（平均厚度）20μm、相对 于全部树脂成分含有25重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造）的粘接片G。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片G贴合在切割胶带G的粘合剂层上，制作切割胶带一体型粘接片G。 
实施例8
切割胶带一体型粘接片的制作
使用手压辊将实施例6制作的粘接片F贴合在实施例1制作的切割胶带A的粘合剂层上，制作切割胶带一体型粘接片H。 
实施例9
切割胶带一体型粘接片的制作
使用手压辊将实施例7制作的粘接片G贴合在实施例2制作的切割胶带B的粘合剂层上，制作切割胶带一体型粘接片I。 
实施例10
切割胶带一体型粘接片的制作
使用手压辊将实施例6制作的粘接片F贴合在实施例4制作的切割胶带D的粘合剂层上，制作切割胶带一体型粘接片J。 
实施例11
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材K”）。 
接着，相对于全部树脂成分添加30重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造），除此以外，与前述粘合剂溶液A同样地进行，制备粘合剂溶液K。 
将前述制备的粘合剂溶液K涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着， 使该粘合剂层面与前述层叠基材K的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材K侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带K”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带K的粘合剂层上，制作切割胶带一体型粘接片K。 
实施例12
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材L”）。 
接着，相对于全部树脂成分添加25重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造），除此以外，与前述粘合剂溶液A同样地进行，制备粘合剂溶液L。 
将通过前述制备的粘合剂溶液L涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材L的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材L侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带L”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带L的粘合剂层上，制作切割胶带 一体型粘接片L。 
实施例13
将在基材的最外层所含有的抗静电剂的量变更为相对于最外层的全部树脂成分为5重量%，除此以外，与实施例1同样地进行，制作本实施例13所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片M。 
实施例14
将在基材的最外层所含有的抗静电剂的量变更为相对于最外层的全部树脂成分为10重量%，除此以外，与实施例1同样地进行，制作本实施例14所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片N。 
实施例15
将在基材的最外层所含有的抗静电剂的量变更为相对于最外层的全部树脂成分为50重量%，除此以外，与实施例1同样地进行，制作本实施例15所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片O。 
实施例16
按抗静电剂层的厚度成为约20nm的方式形成，除此以外，与实施例4同样地进行，制作本实施例16所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片P。 
实施例17
按抗静电剂层的厚度成为约150nm的方式形成，除此以外，与实施例4同样地进行，制作本实施例17所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片Q。 
实施例18
将粘接片所含有的抗静电剂的量设为相对于粘接片的全部树脂成分为5重量%，除此以外，与实施例6同样地进行，制作本实施例18所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片R。 
实施例19
将粘接片所含有的抗静电剂的量设为相对于粘接片的全部树脂成分为 10重量%，除此以外，与实施例6同样地进行，制作本实施例19所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片S。 
实施例20
将粘接片所含有的抗静电剂的量设为相对于粘接片的全部树脂成分为50重量%，除此以外，与实施例6同样地进行，制作本实施例20所涉及的切割胶带一体型粘接片。将其作为切割胶带一体型粘接片T。 
实施例21
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材U”）。 
接着，相对于全部树脂成分添加5重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造），除此以外，与前述粘合剂溶液A同样地进行，制备粘合剂溶液U。 
将前述制备的粘合剂溶液U涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材U的最内层面贴合，在50℃下保存24小时。然后，仅对搭载有半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材U侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带U”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带U的粘合剂层上，制作切割胶带一体型粘接片U。 
实施例22
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材V”）。 
接着，相对于全部树脂成分添加10重量%作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造），除此以外，与前述粘合剂溶液A同样地进行，制备粘合剂溶液V。 
将前述制备的粘合剂溶液V涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着，使该粘合剂层面与前述层叠基材V的最内层面贴合，50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材V侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带V”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带V的粘合剂层上，制作切割胶带一体型粘接片V。 
实施例23
切割胶带的制作
首先，制作3层结构的基材。制作最外层（厚度：20μm，聚烯烃系基材）、中间层（厚度：40μm，聚烯烃系基材）、以及最内层（厚度：40μm，聚烯烃系基材）按该顺序层叠而得到的基材（有时称为“层叠基材W”）。 
接着，相对于全部树脂成分添加50重量%添加作为抗静电剂的产品名：PELESTAT（三洋化成株式会社制造），除此以外，与前述粘合剂溶液A同样地进行，制备粘合剂溶液W。 
将前述制备的粘合剂溶液W涂布在PET剥离衬垫的实施过硅烷化处理的面上，在120℃下进行2分钟加热交联，形成厚度30μm的粘合剂层。接着， 使该粘合剂层面与前述层叠基材W的最内层面贴合，在50℃下保存24小时。然后，仅对要搭载半导体晶圆的区域使用紫外线照射装置（日东精机制造，商品名，UM-810），从前述层叠基材W侧照射300mJ/cm2的紫外线，得到切割薄膜（有时称为“切割胶带W”）。 
粘接片的制作
作为粘接片，使用与实施例1相同的粘接片A。 
切割胶带一体型粘接片的制作
使用手压辊将粘接片A贴合在切割胶带W的粘合剂层上，制作切割胶带一体型粘接片W。 
剥离静电压的测定
将切割胶带一体型粘接片贴合在预先除电了的亚克力板（厚度：1mm，宽度：70mm，长度：100mm）上。在贴合时，使用手压辊，夹着双面胶带以使亚克力板与切割胶带一体型粘接片的基材相对的方式进行。 
在23℃、50%RH的环境下放置一天，然后在规定的位置设置样品（参照图2）。将粘接片的端部固定于自动卷取机，以剥离角度150°、剥离速度10m/分钟的方式进行剥离。通过固定于规定的位置的电位测定仪（春日电机株式会社制造，KSD-0103）测定此时产生的粘合剂层侧的面的电位。测定在23℃、50%RH的环境下进行。结果示于表1。 
剥离力的测定
从切割胶带一体型粘接片切出长度100mm、宽度20mm的短条状的试验片。将该试验片衬里于SUS板，然后使用剥离试验机（商品名“Autograph AGS-J”岛津制作所株式会社制造），在温度23℃的条件下，以剥离角度：90°、拉伸速度：300mm/分钟的条件，通过切割胶带（即，通过切割胶带的粘合剂层）牵引剥离（在粘接片与切割胶带的粘合剂层的界面处剥离）粘接片，测定在该牵引剥离时的载荷的最大载荷（扣除了测定初期的峰顶的载荷的最大值），将该最大载荷作为粘接片与切割胶带的粘合剂层间的剥离力（相对于切割胶带的粘合剂层的粘接片的粘接力）（粘接力；N/20mm宽度）求出。 结果示于表1。 
表面电阻率值的测定
对于实施例1～5、以及13～17，测定切割胶带最外层侧的表面的表面电阻率；对于实施例6、7、以及18～20，测定粘接片的与切割胶带接触的一侧的面的表面的表面电阻率；对于实施例8、9、10，测定切割胶带最外层、晶圆背面保护薄膜的与切割胶带接触的一侧的表面的表面电阻率；对于实施例11、12、以及21～23，测定切割胶带的粘合剂层表面的表面电阻率。需要说明的是，表面电阻率使用ADVANTEST CORPORATION制造的High Megohmmeter TR-8601的超高电阻测定用试样箱TR-42，在23℃、60%RH的条件下施加1分钟100V的直流电压来测定。结果示于表1。 
表1
Figure BDA0000434320930000731

Claims (9)

1.一种切割胶带一体型粘接片，其特征在于，其具有在基材上层叠有粘合剂层的切割胶带、和在所述粘合剂层上形成的粘接片，其中，
在剥离速度10m/分钟、剥离角度150°下的剥离试验中的、所述粘合剂层与所述粘接片的剥离力为0.02～0.5N/20mm，
根据基于前述剥离试验的条件将所述粘合剂层与所述粘接片剥离时的剥离静电压的绝对值为0.5kV以下。
2.根据权利要求1所述的切割胶带一体型粘接片，其特征在于，所述粘接片为用于在倒装芯片连接于被粘物上的半导体元件的背面形成的倒装芯片型半导体背面用薄膜。
3.根据权利要求1所述的切割胶带一体型粘接片，其特征在于，在所述基材中含有抗静电剂。
4.根据权利要求3所述的切割胶带一体型粘接片，其特征在于，所述基材具有多层结构，在所述多层结构的基材的至少一个最外层中含有抗静电剂。
5.根据权利要求1所述的切割胶带一体型粘接片，其特征在于，在所述基材的至少一个面上形成有含有抗静电剂的抗静电剂层。
6.根据权利要求1所述的切割胶带一体型粘接片，其特征在于，在所述粘合剂层中含有抗静电剂。
7.根据权利要求1所述的切割胶带一体型粘接片，其特征在于，在所述粘接片中含有抗静电剂。
8.一种半导体装置的制造方法，其特征在于，其为使用权利要求1～7中的任一项所述的切割胶带一体型粘接片的半导体装置的制造方法，
所述方法包括如下工序：
在所述切割胶带一体型粘接片中的粘接片上粘贴半导体晶圆的工序；
切割所述半导体晶圆，形成半导体元件的工序；以及，
将所述半导体元件与所述粘接片一起从切割胶带的粘合剂层拾取的工序。
9.一种半导体装置，其特征在于，其是使用权利要求1～7中的任一项所述的切割胶带一体型粘接片来制造的。
CN201310670648.5A 2012-12-10 2013-12-10 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置 Pending CN103865416A (zh)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
JP2012-269585 2012-12-10
JP2012269596 2012-12-10
JP2012269591 2012-12-10
JP2012-269596 2012-12-10
JP2012269592 2012-12-10
JP2012-269592 2012-12-10
JP2012-269586 2012-12-10
JP2012269586 2012-12-10
JP2012269585 2012-12-10
JP2012-269591 2012-12-10
JP2013088565A JP2014135468A (ja) 2012-12-10 2013-04-19 ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2013-088564 2013-04-19
JP2013088566A JP6129629B2 (ja) 2012-12-10 2013-04-19 ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2013-088567 2013-04-19
JP2013088568A JP2014135469A (ja) 2012-12-10 2013-04-19 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP2013-088565 2013-04-19
JP2013088564A JP6077922B2 (ja) 2012-12-10 2013-04-19 ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
JP2013-088568 2013-04-19
JP2013088567A JP6297786B2 (ja) 2012-12-10 2013-04-19 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP2013-088566 2013-04-19

Publications (1)

Publication Number Publication Date
CN103865416A true CN103865416A (zh) 2014-06-18

Family

ID=50881367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310670648.5A Pending CN103865416A (zh) 2012-12-10 2013-12-10 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置

Country Status (3)

Country Link
US (1) US20140162434A1 (zh)
KR (1) KR102108102B1 (zh)
CN (1) CN103865416A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206375A (zh) * 2015-06-01 2016-12-07 日东电工株式会社 半导体背面用薄膜及其用途
CN106189897A (zh) * 2015-05-27 2016-12-07 日东电工株式会社 切割芯片接合薄膜、半导体装置的制造方法及半导体装置
CN110197739A (zh) * 2018-02-27 2019-09-03 日东电工株式会社 透明导电性薄膜层叠体及透明导电性薄膜的制造方法
CN110546739A (zh) * 2018-03-28 2019-12-06 古河电气工业株式会社 半导体芯片的制造方法、表面保护带
CN110564329A (zh) * 2018-06-05 2019-12-13 利诺士尖端材料有限公司 防静电模片粘贴膜、其制备方法及使用其的晶圆切割工序
CN112219264A (zh) * 2018-05-17 2021-01-12 昭和电工材料株式会社 切晶粘晶一体型膜及其制造方法、以及半导体装置的制造方法
CN112292431A (zh) * 2018-06-15 2021-01-29 昭和电工材料株式会社 切晶粘晶一体型膜及其使用的压敏胶黏剂膜
US20230407146A1 (en) * 2022-06-15 2023-12-21 Nan Ya Plastics Corporation Protection tape and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201601526XA (en) * 2013-08-30 2016-04-28 Lintec Corp Sheet for processing semiconductor
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
US10566254B2 (en) * 2016-03-30 2020-02-18 Mitsui Chemicals Tohcello, Inc. Method for manufacturing semiconductor device
KR20210008165A (ko) * 2016-07-26 2021-01-20 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법
WO2019117428A1 (ko) * 2017-12-14 2019-06-20 주식회사 엘지화학 다이싱 다이 본딩 필름
KR102175717B1 (ko) 2017-12-14 2020-11-06 주식회사 엘지화학 다이싱 다이 본딩 필름
JP2022109631A (ja) * 2021-01-15 2022-07-28 日東電工株式会社 半導体素子保護用粘着シート

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394930A (zh) * 2001-07-04 2003-02-05 古河电气工业株式会社 抗静电切割带
JP2003306654A (ja) * 2002-04-16 2003-10-31 Furukawa Electric Co Ltd:The 放射線硬化型粘着テープ
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499957B2 (ja) 1995-03-10 2004-02-23 リンテック株式会社 帯電防止粘着シート
JP4925173B2 (ja) 2006-06-02 2012-04-25 日東電工株式会社 ダイシング用粘着シート、及びそれを用いた被切断体の加工方法
JP5681375B2 (ja) 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1394930A (zh) * 2001-07-04 2003-02-05 古河电气工业株式会社 抗静电切割带
JP2003306654A (ja) * 2002-04-16 2003-10-31 Furukawa Electric Co Ltd:The 放射線硬化型粘着テープ
CN1638092A (zh) * 2003-12-26 2005-07-13 日东电工株式会社 芯片切割·粘接薄膜

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106189897A (zh) * 2015-05-27 2016-12-07 日东电工株式会社 切割芯片接合薄膜、半导体装置的制造方法及半导体装置
CN106206375B (zh) * 2015-06-01 2021-07-02 日东电工株式会社 半导体背面用薄膜及其用途
CN106206375A (zh) * 2015-06-01 2016-12-07 日东电工株式会社 半导体背面用薄膜及其用途
CN110197739A (zh) * 2018-02-27 2019-09-03 日东电工株式会社 透明导电性薄膜层叠体及透明导电性薄膜的制造方法
CN110197739B (zh) * 2018-02-27 2022-04-26 日东电工株式会社 透明导电性薄膜层叠体及透明导电性薄膜的制造方法
CN110546739A (zh) * 2018-03-28 2019-12-06 古河电气工业株式会社 半导体芯片的制造方法、表面保护带
CN110546739B (zh) * 2018-03-28 2023-11-24 古河电气工业株式会社 半导体芯片的制造方法、表面保护带
CN112219264A (zh) * 2018-05-17 2021-01-12 昭和电工材料株式会社 切晶粘晶一体型膜及其制造方法、以及半导体装置的制造方法
CN112219264B (zh) * 2018-05-17 2021-12-03 昭和电工材料株式会社 切晶粘晶一体型膜及其制造方法、以及半导体装置的制造方法
CN110564329A (zh) * 2018-06-05 2019-12-13 利诺士尖端材料有限公司 防静电模片粘贴膜、其制备方法及使用其的晶圆切割工序
CN110564329B (zh) * 2018-06-05 2022-11-22 利诺士尖端材料有限公司 防静电模片粘贴膜、其制备方法及使用其的晶圆切割工序
CN112292431A (zh) * 2018-06-15 2021-01-29 昭和电工材料株式会社 切晶粘晶一体型膜及其使用的压敏胶黏剂膜
US20230407146A1 (en) * 2022-06-15 2023-12-21 Nan Ya Plastics Corporation Protection tape and manufacturing method thereof
TWI832291B (zh) * 2022-06-15 2024-02-11 南亞塑膠工業股份有限公司 保護膠帶及晶圓的加工方法
US11958996B2 (en) 2022-06-15 2024-04-16 Nan Ya Plastics Corporation Protection tape and manufacturing method thereof

Also Published As

Publication number Publication date
US20140162434A1 (en) 2014-06-12
KR20140074816A (ko) 2014-06-18
KR102108102B1 (ko) 2020-05-11

Similar Documents

Publication Publication Date Title
CN103865416A (zh) 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
CN102382587B (zh) 倒装芯片型半导体背面用膜及其用途
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN105428293B (zh) 半导体背面用切割带集成膜
CN106057722B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102876245B (zh) 半导体装置用粘接膜及切割带一体型半导体背面用膜
CN102161869B (zh) 半导体背面用切割带集成膜
CN105086863A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN105086865A (zh) 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN102382586B (zh) 倒装芯片型半导体背面用膜
CN102373020A (zh) 半导体背面用切割带集成膜和生产所述膜的方法,及生产半导体器件的方法
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102146265B (zh) 半导体背面用切割带集成膜
CN104103565A (zh) 切割带集成晶片背面保护膜
CN104465515A (zh) 切割带集成晶片背面保护膜
CN102153960A (zh) 倒装芯片型半导体背面用膜
CN102947930A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN102220092A (zh) 半导体背面用切割带集成膜
CN105102566B (zh) 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法
CN104054161A (zh) 倒装芯片型半导体装置的制造方法
JP6322317B2 (ja) ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
CN105047597A (zh) 半导体背面用切割带集成膜
CN102947929A (zh) 倒装芯片型半导体背面用膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication