CN110546739A - 半导体芯片的制造方法、表面保护带 - Google Patents

半导体芯片的制造方法、表面保护带 Download PDF

Info

Publication number
CN110546739A
CN110546739A CN201980001937.1A CN201980001937A CN110546739A CN 110546739 A CN110546739 A CN 110546739A CN 201980001937 A CN201980001937 A CN 201980001937A CN 110546739 A CN110546739 A CN 110546739A
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
adhesive layer
manufacturing
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980001937.1A
Other languages
English (en)
Other versions
CN110546739B (zh
Inventor
三上一辉
内山具朗
阿久津晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guhe Electrical Industry Co Ltd
Original Assignee
Guhe Electrical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guhe Electrical Industry Co Ltd filed Critical Guhe Electrical Industry Co Ltd
Publication of CN110546739A publication Critical patent/CN110546739A/zh
Application granted granted Critical
Publication of CN110546739B publication Critical patent/CN110546739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C09D133/04—Homopolymers or copolymers of esters
    • C09D133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09D133/062—Copolymers with monomers not covered by C09D133/06
    • C09D133/066—Copolymers with monomers not covered by C09D133/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/08—Homopolymers or copolymers of acrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

在半导体晶片(1)的磨削后，使半导体晶片(1)的表面(S)侧与静电夹头(9)相向，将半导体晶片(1)固定于静电夹头(9)。接着，在贴合有表面保护带(3)的状态下，在经磨削的半导体晶片(1)的背面(B)形成掩模材料层。接着，从背面(B)侧，对与在图案面(2)适宜形成为格子状等的多个切割道相当的部分照射激光，切断掩模带(11)，将半导体晶片(1)的切割道开口。接着，从背面(B)侧照射SF6等离子体，对在切割道部分露出的半导体晶片(1)进行蚀刻。接着，利用O2等离子体(19)进行灰化。

Description

半导体芯片的制造方法、表面保护带
技术领域
本发明涉及利用等离子体切割将半导体晶片单片化的半导体芯片的制造方法、和该制造方法中使用的半导体晶片的表面保护带。
背景技术
最近，半导体芯片向薄膜化、小芯片化的进展显著，特别是对于内置有存储卡、智能卡之类的半导体IC芯片的IC卡要求薄膜化，另外，对于LED/LCD驱动用器件等要求小芯片化。今后，随着这些器件的需求的增加，认为半导体芯片的薄膜化、小芯片化的要求会进一步提高。
这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。在该切割工序中，使用通过切割刀片而切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。产生碎片不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribeline)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，由一片晶片能够获得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。
除刀片切割方式以外，在切割工序中还利用各种方式。例如，包括下述DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的困难度，而先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升并能够抑制芯片破损的优点。
另外，还存在利用激光进行切割的激光切割方式。根据激光切割方式，也有能够使切口宽度窄、并且成为干式工艺的优点。但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时需要利用规定的液状保护材料对晶片表面进行保护的预处理。另外，虽说为干式工艺，但尚未实现完全的干式工艺。此外，与刀片切割方式相比，激光切割方式能够使处理速度高速化。但是，在逐一生产线进行加工时并无变化，且在极小芯片的制造中相应地要花费时间。
另外，也有以水压进行切割的喷水(water jet)方式等使用湿式工艺的方式。在该方式中，在MEMS器件或CMOS传感器等需要高度地抑制表面污染的材料中有可能引起问题。另外，在切口宽度的窄小化方面存在限制，所得到的芯片的收率也低。
另外，还已知隐形切割(stealth dicing)方式，其中，在晶片的厚度方向上通过激光而形成改性层，并扩张、分割而单片化。该方式具有能够使切口宽度为零、能利用干式进行加工的优点。然而，有因改性层形成时的热历史而使芯片抗弯强度降低的倾向，另外，在扩张、分割时有时会产生硅屑。此外，与相邻芯片的碰撞有可能引起抗弯强度不足。
此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先仅以规定的厚度形成改性层，然后从背面进行磨削加工而同时进行薄膜化与向芯片的单片化。该技术可改善上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时会发现芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。
另外，还提出了利用等离子体切割方式的切割技术(例如参照专利文献1)。等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方法，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体。因此，蚀刻速率高，对于不进行蚀刻的面必须利用掩模进行保护。
该掩模形成于半导体晶片的图案面侧，通过进行等离子体处理而将芯片单片化后，通过利用O2等离子体的灰化工序而除去。但是，所形成的掩模未必是均匀的层，因此若将掩模完全除去，则担心过度的灰化会对器件产生损伤。
本发明是鉴于这种问题而进行的，其目的在于提供一种半导体芯片制造方法等，该制造方法在利用等离子体切割将半导体晶片单片化时能够抑制掩模的灰化时的对器件的损伤。
用于解决课题的手段
为了达到上述目的，第1发明为一种半导体芯片制造方法，其为半导体芯片的制造方法，其特征在于，具备下述工序：工序a，在半导体晶片的图案面侧贴合至少在基材膜上具有粘合剂层的表面保护带，在该状态下对上述半导体晶片的背面进行磨削；工序b，在贴合有上述表面保护带的状态下，在经磨削的上述半导体晶片的背面形成掩模材料层；工序c，利用激光切断与上述半导体晶片的切割道相当的部分，从上述半导体晶片的上述掩模材料层侧将切割道开口；等离子体切割工序d，利用SF6等离子体将上述半导体晶片在上述切割道处进行分割，单片化成半导体芯片；灰化工序e，利用O2等离子体将上述掩模材料层除去；工序f，在经灰化的上述半导体晶片的背面贴合芯片固定带，用环形框架支撑固定；和工序g，剥离上述表面保护带。
上述粘合剂层优选以侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物为主要成分，上述(甲基)丙烯酸共聚物及其交联物的含量为90％以上。
上述粘合剂层优选使用相对于上述(甲基)丙烯酸共聚物100质量份为0.5质量份～5质量份的具有异氰酸酯基的固化剂或具有环氧基的固化剂使至少一部分进行了交联。
上述基材膜的弯曲弹性模量优选为5.0×108Pa以上1.0×1010Pa以下。
形成上述基材膜的树脂的熔点优选为90℃以上。
上述基材膜中的未形成上述粘合剂层的一侧的表面粗糙度Ra优选为0.1μm以上2.0μm以下。
上述基材膜中的未形成上述粘合剂层的一侧的表面电阻率优选小于1013Ω/sq。
上述粘合剂层的储能模量优选为5.0×104Pa以上2.0×105Pa以下。
根据第1发明，能够利用等离子体照射将晶片分割成芯片，因此能够抑制不良芯片的产生。此时，在图案面侧贴附表面保护带后，在半导体晶片的背面侧形成掩模材料层，从半导体晶片的背面侧将半导体晶片单片化。因此，通过除去掩模材料层的灰化工序，图案面不会受到损伤。即，能够抑制掩模的灰化时的对器件的损伤。
另外，粘合剂层以侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物为主要成分的情况下、且(甲基)丙烯酸共聚物及其交联物的含量为90％以上时，耐化学药品性、抗氧化性充分，因此能够抑制粘合剂层的溶解、溶胀。
另外，粘合剂层利用相对于(甲基)丙烯酸共聚物为特定量的具有异氰酸酯基的固化剂或具有环氧基的固化剂进行交联，由此能够确保对于晶片表面的图案面的追随性，能够抑制晶片背面的磨削时等的晶片裂纹。
另外，基材膜的弯曲弹性模量为5.0×108Pa以上1.0×1010Pa以下时，能够抑制晶片的翘曲等，操作性也优异。
另外，形成基材膜的树脂的熔点为90℃以上时，从晶片的背面侧进行等离子体照射时，能够抑制表面保护带熔融。
另外，基材膜中的未形成粘合剂层的一侧的表面粗糙度Ra为0.1μm以上2.0μm以下时，能够更可靠地利用静电夹头保持晶片。
另外，同样地，基材膜中的未形成粘合剂层的一侧的表面电阻率小于1013Ω/sq时，能够更可靠地利用静电夹头保持晶片。
另外，粘合剂层的储能模量为5.0×104Pa以上2.0×105Pa以下时，能够抑制制造工序中的晶片的裂纹等。
第2发明为一种表面保护带，其特征在于，其在第1发明所述的半导体芯片制造方法中使用。
根据第2发明，能够高效地制造半导体芯片。
发明的效果
根据本发明，可以提供一种半导体芯片制造方法等，该制造方法在利用等离子体切割将半导体晶片单片化时，能够抑制掩模的灰化时的对器件的损伤。
附图说明
图1A是示出向半导体晶片1贴合表面保护带3为止的工序中的、半导体晶片1的示意性截面图。
图1B是示出向半导体晶片1贴合表面保护带3为止的工序中的、将表面保护带3贴合至半导体晶片1的情况的示意性截面图。
图1C是示出向半导体晶片1贴合表面保护带3为止的工序中的、贴合有表面保护带3的半导体晶片1的示意性截面图。
图2A是示出半导体晶片1的薄膜化和固定为止的工序中的、半导体晶片1的薄膜化处理的示意性截面图。
图2B是示出半导体晶片1的薄膜化和固定为止的工序中的、将半导体晶片1配置于静电夹头9的情况的示意性截面图。
图2C是示出半导体晶片1的薄膜化和固定为止的工序中的、半导体晶片1被固定于静电夹头9的状态的示意性截面图。
图3A是示出掩模形成为止的工序中的、贴合有掩模带11的状态的示意性截面图。
图3B是示出掩模形成为止的工序中的、利用激光L将与切割道相当的部位的掩模带11切除的工序的示意性截面图。
图4A是示出等离子体切割工序中的、进行等离子体切割的情况的示意性截面图。
图4B是示出等离子体切割工序中的、单片化为芯片7的状态的示意性截面图。
图5A是示出灰化工序中的、进行灰化的情况的示意性截面图。
图5B是示出灰化工序中的、除去了掩模带11的状态的示意性截面图。
图6A是示出将芯片7固定于芯片固定带4的工序中的、将芯片7贴合于芯片固定带4的情况的示意性截面图。
图6B是示出将芯片7固定于芯片固定带4的工序中的、芯片7被固定于芯片固定带4的状态的示意性截面图。
图6C是示出将芯片7固定于芯片固定带4的工序中的、将表面保护带3剥下的情况的示意性截面图。
图7A是示出拾取芯片7为止的工序中的、除去了表面保护带3的状态的示意性截面图。
图7B是示出拾取芯片7为止的工序中的、拾取芯片7的情况的示意性截面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明，但除了本发明中规定的事项以外，本发明并不限于下述实施方式。另外，各附图中所示的方式是为了易于理解本发明的示意图，为便于说明，有时改变了各部件的尺寸、厚度或相对的大小关系等，并非原样示出实际的关系。另外，除了本发明中规定的事项以外，并不限于这些附图中所示的外形、形状。
需要说明的是，只要没有特别声明，下述实施方式中使用的装置和材料等可以使用以往以来在半导体晶片的加工中使用的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的适当进行设定、优化。另外，对于各实施方式中共通的材质、结构、方法、效果等，省略重复记载。
参照图1A～图7B对本发明的制造方法进行说明。如图1A所示，半导体晶片1是在其表面S上具有形成有半导体元件的电路等的图案面2的硅晶片等。图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道5。首先，如图1B所示，通过在半导体晶片1的图案面2侧贴合表面保护带3，如图1C所示，得到图案面2被表面保护带3所被覆的半导体晶片1。
表面保护带3至少在基材膜3a上具有粘合剂层3b。需要说明的是，表面保护带3中也可以包含其他层。另外，在表面保护带3中，基材膜3a、粘合剂层3b分别可以为单层结构、也可以为2层以上的多层结构。关于表面保护带3，详细情况如后所述。
接着，如图2A所示，在贴合有表面保护带3的状态下，利用晶片磨削装置12对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度。在半导体晶片1的磨削后，如图2B所示，使半导体晶片1的表面保护带3侧(表面S侧)与静电夹头9相向，将半导体晶片1固定于静电夹头9。即，如图2C所示，静电夹头9与表面保护带3(表面S)密合。需要说明的是，只要能够固定半导体晶片1的表面保护带3侧，也可以利用静电夹头9以外的方法固定半导体晶片1。
接着，如图3A所示，在贴合有表面保护带3的状态下，在经磨削的半导体晶片1的背面B形成掩模材料层。掩模材料层例如通过掩模带11的贴合、利用旋涂机等的树脂涂布而形成。需要说明的是，本实施方式中，对贴附掩模带11而形成掩模材料层的示例进行说明。
接着，如图3B所示，从掩模带11(背面B)侧，对与在图案面2适宜形成为格子状等的多个切割道5相当的部分照射激光L，切断掩模带11，对与半导体晶片1的切割道5相当的部位进行开口。切断掩模带11的激光可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置中，以可沿着半导体晶片1的切割道5移动的方式配设有激光照射部，能够照射为了除去掩模带11而进行了适当控制的输出功率的激光L。需要说明的是，激光L没有特别限定，例如可以应用CO2激光、YAG激光等。其中，CO2激光能够得到几W～几十W的大输出功率，可以优选用于本发明。
接着，如图4A所示，从掩模带11(背面B)侧照射SF6等离子体15，对在与切割道5相当的部分露出的半导体晶片1进行蚀刻。通过SF6等离子体15的照射，如图4B所示，能够分割成各个半导体的芯片7而进行单片化(等离子体切割工序)。
需要说明的是，为了进行等离子体切割，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极，从与该高频侧电极相向设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而利用该离子体。在发热的高频电极内循环制冷剂，防止因等离子体的热所导致的半导体晶片1的升温。
接着，如图5A所示，利用O2等离子体19进行灰化(灰化工序)。通过利用O2等离子体19的灰化，如图5B所示，能够除去残留在背面B的掩模带11。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化而生成的F原子反应而以四氟化硅(SiF4)的形式去除，也称为反应离子蚀刻(RIE)。另一方面，利用O2气体除去掩模材料层是在半导体制造工艺中也用作等离子体清洁器的方法，也称为灰化(灰化)，是用于除去有机物的方法之一。是为了清洁残留在半导体器件表面的有机物残渣而进行的。
接着，如图6A所示，将灰化后的贴合有表面保护带3的半导体晶片1从静电夹头9取下，将芯片固定带4贴合于背面B侧。另外，如图6B所示，将半导体晶片1(芯片7)支撑固定于环形框架13。
接着，如图6C所示，将表面保护带3从半导体晶片1(芯片7)剥离。表面保护带3的剥离使用例如剥离带等。此时，通过使芯片7与芯片固定带4的粘接力强于表面保护带3与芯片7的粘接力，能够容易地将表面保护带3剥离。需要说明的是，在剥离表面保护带3前，也可以对表面保护带3照射紫外线，使粘合剂层3b固化，减弱粘接力。
图7A是示出除去了表面保护带3而使芯片固定带4和固定于环形框架13的芯片7露出的状态的图。从该状态，利用销17将将单片化的芯片7顶起，利用弹性夹头18吸附来拾取。由此，可以制造半导体芯片。需要说明的是，之后，拾取的芯片7移至粘晶工序。
接着，对本发明的制造方法中使用的各种带进行说明。
(表面保护带3)
如上所述，表面保护带3由在基材膜3a设有粘合剂层3b的构成形成，具有保护形成于图案面2的半导体元件的功能。即，在上述晶片薄膜化工序中利用图案面2支撑半导体晶片1来对晶片的背面进行磨削，因此需要可耐受该磨削时的负荷。因此，表面保护带3与单纯的抗蚀膜等不同，其厚度恰好被覆形成于图案面的元件，其按压阻力低，并且具有能够将元件密合以使磨削时不会发生粉尘、磨削水等的渗入的高密合性。
(基材膜3a)
表面保护带3中，基材膜3a由塑料或橡胶等构成，作为其材质，例如可以举出聚乙烯、聚丙烯、乙烯-丙烯共聚物、聚-1-丁烯、聚-4-甲基-1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物、或者它们的混合物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚甲基丙烯酸甲酯、聚氨酯、苯乙烯-乙烯-丁烯系共聚物或苯乙烯-乙烯-戊烯系共聚物等的单体或2种以上的混合物、以及进一步在这些物质中混配这些物质以外的树脂、填充材料、添加剂等而成的树脂组合物，可以根据所要求的特性适当选择。低密度聚乙烯与乙烯-乙酸乙烯酯共聚物的层积体、聚丙烯与聚对苯二甲酸乙二醇酯的层积体、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯为优选的材质之一。
这些基材膜3a可以使用通常的挤出法来制造。在将各种树脂层积而得到基材膜3a的情况下，利用共挤出法、层压法等进行制造。此时，如在通常的层压膜的制法中常规进行的那样，可以在树脂与树脂之间设置粘接层。从强度、伸长率等特性、放射线透过性的方面出发，这样的基材膜3a的厚度优选为20μm～200μm。
需要说明的是，基材膜3a的弯曲弹性模量优选为5.0×108Pa以上1.0×1010Pa以下。基材膜3a的弯曲弹性模量小于5.0×108Pa时，半导体晶片1失去翘曲的矫正力，有可能发生半导体晶片1的传送错误。另一方面，基材膜3a的弯曲弹性模量超过1.0×1010Pa时，在表面保护带3的剥离时，剥离力施加到半导体晶片1上，有可能产生半导体晶片1的裂纹。
另外，形成基材膜3a的树脂的熔点优选为90℃以上。这是因为，熔点小于90℃时，在等离子体切割时，由于在半导体晶片1产生的热，基材膜3a的表面有可能发生软化。
另外，基材膜3a中的未形成粘合剂层3b的一侧的表面粗糙度Ra优选为0.1μm以上2.0μm以下。表面粗糙度0.1μm是制造时可调节的大致极限值。并且，表面粗糙度超过2.0μm时，容易发生静电夹头9中的夹头错误，容易产生传送错误。
另外，基材膜3a中的未形成粘合剂层3b的一侧的表面电阻率优选小于1013Ω/sq。表面电阻率为1013Ω/sq以上时，难以利用静电夹头9吸附半导体晶片1，容易发生夹头错误。
(粘合剂层3b)
粘合剂层3b在粘贴到图案面2时不会伤害半导体元件等，另外，在其除去时不会发生半导体元件等的破损和粘合剂在表面的残留。因此，粘合剂层3b可以使用具有这种性质的非固化性的粘合剂；优选通过放射线、更优选通过紫外线固化使粘合剂呈三维网状化，粘合力降低并且剥离后的表面难以产生粘合剂等的残留物的紫外线固化型或电子射线之类的电离性辐射固化型等辐射聚合型的粘合剂。需要说明的是，本说明书中，“放射线”以包括紫外线之类的光线和电子射线之类的电离性放射线两者的含义使用。本发明中所用的放射线优选紫外线。
粘合剂层3b由辐射固化型粘合剂构成的情况下，可以适合使用含有丙烯酸系粘合剂和辐射聚合性化合物而成的粘合剂。丙烯酸系粘合剂以(甲基)丙烯酸系共聚物和固化剂为成分。(甲基)丙烯酸系共聚物可以举出例如以(甲基)丙烯酸酯作为聚合物结构单元的聚合物、以及(甲基)丙烯酸酯系共聚物的(甲基)丙烯酸系聚合物、或与官能性单体的共聚物、以及这些聚合物的混合物等。作为这些聚合物的分子量，通常应用质均分子量为50万～100万左右的高分子量的物质。
固化剂用于与(甲基)丙烯酸系共聚物所具有的官能团反应而调节粘合力和内聚力。可以举出例如：1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺等分子中具有2个以上环氧基的环氧化合物；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯等分子中具有2个以上异氰酸酯基的异氰酸酯系化合物；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯等分子中具有2个以上氮丙啶基的氮杂环丙烷系化合物等。固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸系共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明中所用的表面保护带3的粘合剂层3b中，固化剂处于与(甲基)丙烯酸系共聚物反应的状态。
需要说明的是，更优选的是，粘合剂层3b使用相对于(甲基)丙烯酸共聚物100质量份为0.5质量份～5质量份具有异氰酸酯基的固化剂或具有环氧基的固化剂使至少一部分进行了交联。固化剂小于0.5质量份时，容易发生残胶；另外，固化剂超过5质量份时，追随性变差，磨削时的晶片有可能产生裂纹等。
作为上述辐射聚合性化合物，广泛使用能够通过放射线照射而三维网状化的、在分子内具有至少2个以上光聚合性碳-碳双键的低分量化合物。具体而言，可以广泛使用：三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯等丙烯酸酯系化合物。
另外，除了上述丙烯酸酯系化合物以外，也可以使用氨基甲酸酯丙烯酸酯系低聚物。氨基甲酸酯丙烯酸酯系低聚物使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到的。
作为辐射固化型粘合剂中的丙烯酸系粘合剂与辐射聚合性化合物的混配比，理想的是，相对于丙烯酸系粘合剂100质量份，以50质量份～200质量份、优选以50质量份～150质量份的范围混配辐射聚合性化合物。在为该混配比的范围时，放射线照射后粘合剂层的粘合力大幅降低。
另外，作为粘合剂层3b中使用的辐射固化型粘合剂，代替在丙烯酸系粘合剂中混配辐射聚合性化合物，也可以将丙烯酸系粘合剂自身作为辐射聚合性丙烯酸酯共聚物。
辐射聚合性丙烯酸酯共聚物是在共聚物的分子中具有能够利用放射线、特别是利用紫外线照射而进行聚合反应的反应性基团的共聚物。作为这样的反应性基团，优选烯键式不饱和基团、即具有碳-碳双键的基团，可以举出例如乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰氧基、(甲基)丙烯酰基氨基等。这种反应性基团例如可以通过使在共聚物的侧链具有羟基的共聚物和具有与羟基反应的基团(例如异氰酸酯基等)且具有能够利用紫外线照射进行聚合反应的上述反应性基团的化合物(代表性地为2-(甲基)丙烯酰氧基乙基异氰酸酯)反应而得到。
上述反应性基团向共聚物中的导入可以合用光聚合引发剂、例如异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基酮、2-羟基甲基苯基丙烷等。通过将这些中的至少一种添加至粘合剂层，能够高效地进行聚合反应。
对于由丙烯酸-2-乙基己酯和丙烯酸正丁酯的共聚物构成的丙烯酸系粘合剂，含有紫外线固化性的具有碳-碳双键的(甲基)丙烯酸酯化合物，并混配光引发剂和光敏剂、其他现有公知的赋粘剂、软化剂、抗氧化剂等而成的粘合剂是优选方式之一。作为上述粘合剂层3b，也优选采用日本特开2014-192204号公报的段落编号0036～0055中记载的方式。
需要说明的是，粘合剂层3b优选以侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物为主要成分，并且(甲基)丙烯酸共聚物及其交联物的含量为90％以上。含量小于90％的情况下，耐化学药品性、抗氧化性不充分，因此在灰化时等粘合剂层3b有可能受到损伤。
另外，粘合剂层3b的储能模量优选为5.0×104Pa以上2.0×105Pa以下。储能模量小于5.0×104Pa时，将作为掩模材料层的掩模膜贴合至晶片的背面时，粘合剂层3b的变形变得过大，有可能引起晶片裂纹。
粘合剂层3b的厚度优选为5μm～100μm、更优选为5μm～30μm。在薄于5μm时，形成于图案面2的元件等的保护有可能不充分，另外，在对图案面2的凹凸的密合不足的情况下，由于SF6气体的侵入会使器件产生损伤。需要说明的是，虽然也取决于器件的种类，但图案面2的凹凸大致为几μm～15μm左右，因此粘合剂层3b的厚度更优选为5μm～30μm。
在粘合剂层3b中，除了由上述材质形成的粘合剂以外，还可以在基材膜3a侧含有设置锚固层。该锚固层通常由以(甲基)丙烯酸共聚物和固化剂为必要成分的丙烯酸系粘合剂构成，使用压敏型粘合剂。
(掩模带11)
掩模带11需要具有即使暴露于等离子体切割工序也能够承受的等离子体耐性。另外，如图3A所示，掩模带11被贴附于半导体晶片1的与图案面2相反侧的平滑的背面B。因此，例如与贴附于图案面2之类的凹凸面时相比，不需要掩模带11的对凹凸形状的追随性。因此，例如弯曲弹性模量为200MPa以上的掩模带11也可以适用。作为这样的掩模带11，例如可以应用聚乙烯、聚丙烯、乙烯-乙酸乙烯酯共聚物聚烯烃系树脂。
(芯片固定带4)
芯片固定带4对半导体晶片1进行保持，并且在拾取工序中还要求具有良好的拾取性，根据情况还要求具有扩张性等。这样的芯片固定带4可以使用与上述表面保护带3同样的带。另外，可以使用通常称为切割带的、在以往的等离子体切割方式中利用的公知的切割带。另外，为了使拾取后向粘晶工序的转移容易，也可以使用在粘合剂层3b与基材膜3a之间层积有粘晶用粘接剂的切晶-粘晶带。
如上所述，根据本实施方式的半导体芯片的制造方法(半导体晶片的处理方法)，在贴合有保护图案面2的表面保护带3的状态下，在经磨削的背面B形成掩模材料层，从背面B侧利用激光L进行切割道的开口，利用SF6等离子体15进行等离子体切割，利用O2等离子体19进行掩模灰化工序。因此，如以往那样在图案面2侧形成掩模材料层，能够抑制利用O2等离子体进行灰化时因过度灰化所致的器件损伤。因此，能够大幅抑制制造工艺中的高额芯片的损失。
特别是，由于表面保护带3的基材膜3a具有特定以上的刚性，因此能够抑制半导体晶片1的翘曲的产生。另外，通过适当设定表面保护带3的基材膜3a的表面粗糙度、表面电阻率，能够高效地执行静电夹头，能够抑制传送错误。
另外，通过适当设定表面保护带3的粘合剂层3b的成分和交联密度，能够抑制灰化工序等中的与氧的反应、粘合剂的溶解或溶胀。此外，通过适当设定粘合剂层3b的储能模量，能够使贴附掩模带11等时的粘合剂层3b的变形量为特定值以下，能够抑制半导体晶片1的裂纹。
另外，由于掩模材料层由掩模带11形成，因此不需要用于设置以往的等离子体切割工艺中所用的抗蚀剂的光刻工序等。另外，通过使用刚性高的掩模带11，能够抑制半导体晶片1的翘曲等。
实施例
下面，基于实施例来更详细地说明本发明，但本发明不限定于此。
1.基于制造方法的半导体芯片的抗弯强度评价
<实施例1>
混配甲基丙烯酸1.0mol％、丙烯酸-2-乙基己酯78mol％、丙烯酸-2-羟乙酯21mol％，在溶液中进行聚合，由此得到聚合物溶液。相对于该聚合物100质量份，使作为低聚物的具有光聚合性碳-碳双键的2-甲基丙烯酰氧基乙基异氰酸酯(昭和电工株式会社制造、商品名Karenz MOI)5质量份进行反应。在该反应性聚合物中混配光聚合引发剂Irgacure 184(Ciba Japan公司制造)5质量份、作为交联剂的异氰酸酯系固化剂CoronateL(日本聚氨酯公司制造)2.5质量份，利用乙酸乙酯调整浓度，得到粘合剂组合物I。按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAY ADVANCED FILMCo.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至作为基材膜的厚度50μm的聚对苯二甲酸乙二醇酯膜(东丽株式会社、商品名Lumiror S105)上进行层积，由此制作出实施例1的半导体晶片表面保护带。
混配丙烯酸甲酯5mol％、丙烯酸丁酯47mol％、丙烯酸-2-乙基己酯47mol％、丙烯酸-2-羟乙酯1mol％，在溶液中进行聚合，由此得到聚合物溶液。相对于该聚合物100质量份，混配环氧固化剂(三菱瓦斯化学制造、商品名Tetrad-C)2.0质量份，得到掩模材料组合物I。按照干燥后的厚度为30μm的方式，将掩模材料组合物I涂布至38μm的PET隔板(TORAYADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至25μm的PET隔板(Dupont Teijin Films株式会社制造、商品名PUREX(注册商标)II SRD)上进行层积，由此制作出掩模材料膜(掩模带)。
使用由上述构成形成的表面保护带，进行以下所示的工序的处理。首先，按照与晶片为大致相同直径的方式，在直径8英寸的硅晶片的图案面侧贴合表面保护带，利用磨背机[DGP8760(株式会社迪思科制造)]磨削至晶片厚达到50μm为止。接着，将上述掩模材料膜贴合至经磨削的背面，沿着与硅晶片的切割道相当的部分利用CO2激光除去掩模材料层，将切割道部分开口。
之后，使用SF6气体作为等离子体产生用气体，以0.5μm/分钟的蚀刻速度从掩模材料层的面侧照射等离子体，进行等离子体切割，切断晶片，分割成5mm见方的芯片。接着，使用O2气体作为等离子体产生用气体，以1.0μm/分钟的蚀刻速度进行灰化，将掩模材料层除去。之后，将芯片固定带贴合至经灰化的晶片背面侧，利用环形框架支撑固定。接着，将表面保护带剥离，从芯片固定带侧照射紫外线，使芯片固定带的粘合力降低，利用拾取工序拾取芯片，测定各芯片的抗弯强度。
<比较例1>
使用由实施例1的构成形成的表面保护带，进行以下所示的工序的处理。首先，按照与晶片为大致相同直径的方式，在直径8英寸的硅晶片的图案面侧贴合表面保护带，利用磨背机(DGP8760(株式会社迪思科制造))磨削至晶片厚达到50μm为止。接着，将半导体加工用带贴合至晶片背面侧，利用环形框架支撑固定，从晶片表面剥离表面保护带。之后，利用Dual Dicer(DFD6400(株式会社迪思科制造))、采用划片刀沿着分割线对晶片进行切削，分割成5mm见方的芯片，从切割带侧照射紫外线，使切割带的粘合力降低，通过将半导体加工用带扩张而对每个芯片进行分割，利用拾取工序拾取芯片，测定各芯片的抗弯强度。
将实施例1和比较例1的工序中所分割的5mm见方的芯片载置于设置在拉伸试验机的压缩试验用的平行板夹具，由弯曲试验(JIS K7171)的压头以1.0mm/分钟的速度施加压缩负荷，由所得到的压缩负荷F、通过下式计算出芯片的抗弯强度σ。抗弯强度的值共计测定5次，为其平均值。
σ＝3FL/2bh2
其中，F：压缩负荷、L：支点间距离、b：芯片宽度、h：芯片厚度
结果示于表1。
[表1]
实施例1 比较例1
抗弯强度(MPa) 976 314
根据表1的实施例1和比较例1，测定了拾取后的芯片的抗弯强度，结果，相对于比较例1，实施例1的抗弯强度为约3倍左右的较高结果。这样，通过使用本发明的制造方法，能够提高芯片的抗弯强度，因此能够将对半导体芯片的损伤抑制到最小限度，难以产生芯片裂纹。
2.利用表面保护带的各种评价
<实施例2>
按照干燥后的厚度为1μm的方式，利用照相凹版涂布将由PEDOT-PSS(PEDOT和聚阴离子聚苯乙烯磺酸盐)的混合物形成的水分散液涂布至厚度50μm的聚对苯二甲酸乙二醇酯膜(东丽株式会社、商品名Lumiror S105)上，利用120℃的干燥炉使其干燥，由此制作出实施了防静电涂层的PET基材膜。
按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAYADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至作为基材膜的实施了上述防静电涂层的厚度51μm的聚对苯二甲酸乙二醇酯膜上进行层积，由此制作出实施例2的半导体晶片表面保护带。
<实施例3>
在实施例1中，作为聚合物溶液变更为丙烯酸-2-乙基己酯74mol％、丙烯酸-2-羟乙酯25mol％，作为交联剂变更为异氰酸酯系固化剂Coronate L(日本聚氨酯公司制造)0.5质量份，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例4>
在实施例1中，作为聚合物溶液变更为丙烯酸-2-乙基己酯84mol％、丙烯酸-2-羟乙酯15mol％，作为交联剂变更为环氧系固化剂TETRAD-X(三菱瓦斯株式会社制造)，混配份数变更为5质量份，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例5>
在实施例1中，将基材膜变更为厚度100μm的聚萘二甲酸乙二醇酯(PEN)膜(帝人株式会社制造、Teonex)，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例6>
将高密度聚乙烯(HDPE、东曹株式会社、Nipolon Hard 4010A)和乙酸乙烯酯含量为10％的乙烯-乙酸乙烯酯共聚物(EVA)树脂(东曹株式会社、Ultrathene 540)挤出成型，由此制作出厚度比例为HDPE：EVA＝8：2的厚度150μm的基材膜。按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAY ADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至上述基材膜而进行层积，由此制作出实施例6的半导体晶片表面保护带。
<实施例7>
将高密度聚乙烯(HDPE、东曹株式会社、Nipolon Hard 4010A)和乙酸乙烯酯含量为6％的乙烯-乙酸乙烯酯共聚物(EVA)树脂(东曹株式会社、Ultrathene 510)挤出成型，由此制作出厚度比例为HDPE：EVA＝8：2的厚度150μm的基材膜。按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAY ADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至上述基材膜而进行层积，由此制作出实施例7的半导体晶片表面保护带。
<实施例8>
在实施例1中，将作为交联剂的异氰酸酯系固化剂Coronate L(日本聚氨酯公司制造)的混配份数变更为10份，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例9>
在实施例1中，作为交联剂变更为环氧系固化剂TETRAD-X(三菱瓦斯株式会社制造)，混配份数变更为0.3份，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例10>
在实施例1中，作为聚合物溶液变更为丙烯酸-2-乙基己酯69mol％、丙烯酸-2-羟乙酯30mol％，将作为交联剂的异氰酸酯系固化剂Coronate L(日本聚氨酯公司制造)变更为0.1质量份，除此以外与实施例1同样地制作出半导体晶片表面保护带。
<实施例11>
将高密度聚乙烯(HDPE、东曹株式会社、Nipolon Hard 4010A)和乙酸乙烯酯含量为19％的乙烯-乙酸乙烯酯共聚物(EVA)树脂(东曹株式会社、Ultrathene 636)挤出成型，由此制作出厚度比例为HDPE：EVA＝2：8的厚度150μm的基材膜。按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAY ADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至上述基材膜而进行层积，由此制作出实施例11的半导体晶片表面保护带。
<实施例12>
将乙酸乙烯酯含量为19％的乙烯-乙酸乙烯酯共聚物(EVA)树脂(东曹株式会社、Ultrathene 636)挤出成型，由此制作出厚度150μm的基材膜。按照干燥后的厚度为40μm的方式，将粘合剂组合物I涂布至38μm的PET隔板(TORAY ADVANCED FILM Co.,Ltd.制造、商品名#38Cerapeel WZ(E))上，利用120℃的干燥炉使其干燥，贴合至上述基材膜而进行层积，由此制作出实施例12的半导体晶片表面保护带。
[表面电阻率]
使用数字超高电阻/微小电流计R8340/8340A和Resistivity Chamber R12702A(均为株式会社ADVANTEST制造)，在23℃、50％RH的环境下施加500V的电压，读取施加后60秒后的电流值，测定所得到的各表面保护带中的基材膜表面的表面电阻率。
[粘合剂的含量]
将各半导体晶片表面保护带切断成A5尺寸，剥离隔板后作为试验片。测定该试验片的质量。接着，在甲苯中浸渍24小时。此处，为了使试验片不漂浮在甲苯表面，在基材膜侧接触的方向上固定至重物或容器的底部，使作为粘合剂层的糊面成为暴露于甲苯溶剂的状态。之后，取出试验片，在50℃下干燥24小时。另一方面，也通过筛网从甲苯溶剂中回收。测定试验片和筛网上的残渣的质量。
从所得到的质量减去基材膜和筛网的质量。此处，筛网测定其本身的质量，基材膜是仅将基材膜切割成相同面积并进行质量测定。基于这些值，根据下式求出粘合剂(粘合剂层)的辐射固化前的含量。
含量(％)＝{(甲苯浸渍后的试验片和筛网的总质量)－(试验片的基材膜的质量+筛网的质量)}/(甲苯浸渍前的试验片的质量－试验片的基材膜的质量)×100
[储能模量]
利用粘弹性装置(Rheometrics制造、ARES)测定各粘合剂层的储能模量。关于测定条件，从0℃开始测定，以升温速度5℃/分钟、频率1Hz达到25℃，为该时刻的值。试验片使用将粘合剂层层积而形成为厚度约1mm、直径8mm的圆筒形的试验片。
[耐化学药品性]
将实施例中得到的半导体晶片表面保护用胶带贴合至8英寸的半导体晶片上，固定于环形框架后，在甲基异丁基酮(MIBK)中浸渍1小时。之后以20rpm使其旋转，实施旋转干燥后对粘合剂层进行观察。未观察到粘合剂的溶解或溶胀时记为“好”，观察到粘合剂的溶胀或溶解时记为“差”。
[晶片的翘曲]
使用日东精机株式会社制造的DR8500III(商品名)作为贴合机，将各实施例的半导体晶片表面保护带贴合至厚度725μm的8英寸晶片上，使用株式会社迪思科制造的DGP8760(商品名)作为研磨机，磨削至晶片厚度50μm为止。对于各半导体晶片表面保护用胶带，磨削20片晶片，测定翘曲量(将晶片置于平板上时，从平板表面至翘曲的晶片的最高点的下表面的高度)。
翘曲量的平均值小于10mm时记为“好”，翘曲量的平均值为10mm以上且小于20mm时记为“平均”，翘曲量的平均值为20mm以上时记为“差”。
[耐热性试验]
使用日东精机株式会社制造的DR8500III(商品名)作为贴合机，将各实施例的半导体晶片表面保护用胶带贴合至厚度725μm的8英寸晶片上。之后，使带面朝下放置在加热到90℃的加热板上3分钟，之后通过目视对带表面进行观察。
带表面(基材膜背面)未溶解时记为“好”，观察到带表面的软化时记为“差”。
[静电夹头]
使用日东精机株式会社制造的DR8500III(商品名)作为贴合机，将各实施例的半导体晶片表面保护用胶带贴合至厚度725μm的8英寸晶片上，使用株式会社迪思科制造的DGP8760(商品名)作为研磨机，磨削至晶片厚度150μm为止。对于各表面保护带，磨削20片晶片，使上述保护面侧为内侧而将这些晶片载置、固定于静电夹头装置，确认此时有无夹头错误产生。
无夹头错误时记为“好”，产生1次以上夹头错误时记为“平均”。
[晶片裂纹]
用日东精机株式会社制造的DR8500III(商品名)作为贴合机，将各实施例的半导体晶片表面保护用胶带贴合至厚度725μm的8英寸晶片上，使用株式会社迪思科制造的DGP8760(商品名)作为研磨机，磨削至晶片厚度50μm为止。对于各表面保护带，磨削20片晶片，确认磨削后的晶片的状态。另外，还确认在经磨削的背面贴合了实施例1中制作的掩模材料膜时的晶片的状态，在从磨削至掩模材料膜贴合的工序中通过目视观察晶片的裂纹。
晶片无裂纹时记为“好”，产生1次以上晶片裂纹时记为“差”。
将各结果示于表2、表3。
[表2]
[表3]
虽然省略了详细内容，但实施例2～12均与实施例1同样地芯片的抗弯强度高，能够将对半导体芯片的损伤抑制到最小限度。另外，如上述表2和表3中所示的那样，实施例2～7中，粘合剂层以侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物为主要成分，(甲基)丙烯酸共聚物及其交联物的含量为90％以上，并且相对于(甲基)丙烯酸共聚物100质量份使用具有异氰酸酯基的固化剂或具有环氧基的固化剂0.5质量份～5质量份使至少一部分进行了交联，因此，表面保护带能够抑制耐化学药品性和贴合实施例1中制作的掩模材料膜时的晶片裂纹。
另外，构成表面保护带的基材膜的弯曲模量为5.0×108Pa～1.0×1010Pa以下的范围，形成基材膜的树脂的熔点为90℃以上，因此能够抑制晶片的翘曲，因而处理性优异，并且能够防止基材膜因等离子体切割时的热而软化。
特别是，实施例2由于是使用实施了防静电涂层的基材膜的表面保护带，因此能够更可靠地抑制静电夹头方式中的夹头错误。
与此相对，在实施例8中，通过使粘合剂层中的固化剂的质量份数超过5份，对于晶片表面的图案面的追随性变差，为在晶片磨削时会产生晶片裂纹的结果。
相反地，在实施例9和10中，通过使粘合剂层中的固化剂的质量份数小于0.5份，贴合有掩模材料膜时的粘合剂的变形量变得过大，产生了晶片裂纹。特别是，在实施例10中，由于粘合剂层中的(甲基)丙烯酸共聚物及其交联物的含量小于90％，因而耐化学药品性降低，从而观察到粘合剂的溶解或溶胀。
另外，在实施例11和12中，构成表面保护带的基材膜的弯曲模量为5.0×108Pa～1.0×1010Pa的范围外，因而，由于晶片翘曲而使处理性变差，产生了传送错误。另外，由于形成基材膜的树脂的熔点小于90℃，因而为在实施耐热性试验时基材膜表面发生软化的结果。
以上，参照附图对本发明的实施方式进行了说明，但本发明的技术范围不受上述实施方式左右。本领域技术人员显然可以在权利要求书中记载的技术构思的范畴内想到各种变更例或修正例，这些变更例或修正例当然也属于本发明的技术范围。
符号说明
1………半导体晶片
2………图案面
3………表面保护带
3a………基材膜
3b………粘合剂层
4………芯片固定带
5………切割道
7………芯片
9………静电夹头
11………掩模带
12………晶片磨削装置
13………环形框架
15………SF6等离子体
17………销
18………弹性夹头
19………O2等离子体
S………表面
B………背面
L………激光

Claims (9)

1.一种半导体芯片制造方法，其为半导体芯片的制造方法，其特征在于，
具备下述工序：
工序a，在半导体晶片的图案面侧贴合至少具有基材膜和粘合剂层的表面保护带，在该状态下对所述半导体晶片的背面进行磨削；
工序b，在贴合有所述表面保护带的状态下，在经磨削的所述半导体晶片的背面形成掩模材料层；
工序c，利用激光切断与所述半导体晶片的切割道相当的部分，从所述半导体晶片的所述掩模材料层侧将切割道开口；
等离子体切割工序d，利用SF6等离子体将所述半导体晶片在所述切割道处进行分割，单片化成半导体芯片；
灰化工序e，利用O2等离子体将所述掩模材料层除去；
工序f，在经灰化的所述半导体晶片的背面贴合芯片固定带，用环形框架支撑固定；和
工序g，剥离所述表面保护带。
2.如权利要求1所述的半导体芯片制造方法，其特征在于，所述粘合剂层以侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物为主要成分，所述(甲基)丙烯酸共聚物及其交联物的含量为90％以上。
3.如权利要求1所述的半导体芯片制造方法，其特征在于，所述粘合剂层使用相对于(甲基)丙烯酸共聚物100质量份为0.5质量份～5质量份的具有异氰酸酯基的固化剂或具有环氧基的固化剂使至少一部分进行了交联。
4.如权利要求1所述的半导体芯片制造方法，其特征在于，所述基材膜的弯曲弹性模量为5.0×108Pa以上1.0×1010Pa以下。
5.如权利要求1所述的半导体芯片制造方法，其特征在于，形成所述基材膜的树脂的熔点为90℃以上。
6.如权利要求1所述的半导体芯片制造方法，其特征在于，所述基材膜中的未形成所述粘合剂层的一侧的表面粗糙度Ra为0.1μm以上2.0μm以下。
7.如权利要求1所述的半导体芯片制造方法，其特征在于，所述基材膜中的未形成所述粘合剂层的一侧的表面电阻率小于1013Ω/sq。
8.如权利要求1所述的半导体芯片制造方法，其特征在于，所述粘合剂层的储能模量为5.0×104Pa以上2.0×105Pa以下。
9.一种表面保护带，其特征在于，其在权利要求2所述的半导体芯片制造方法中使用。
CN201980001937.1A 2018-03-28 2019-01-09 半导体芯片的制造方法、表面保护带 Active CN110546739B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018062940A JP7042667B2 (ja) 2018-03-28 2018-03-28 半導体チップの製造方法
JP2018-062940 2018-03-28
PCT/JP2019/000313 WO2019187478A1 (ja) 2018-03-28 2019-01-09 半導体チップの製造方法、表面保護テープ

Publications (2)

Publication Number Publication Date
CN110546739A true CN110546739A (zh) 2019-12-06
CN110546739B CN110546739B (zh) 2023-11-24

Family

ID=68059679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001937.1A Active CN110546739B (zh) 2018-03-28 2019-01-09 半导体芯片的制造方法、表面保护带

Country Status (7)

Country Link
US (1) US11171032B2 (zh)
EP (1) EP3780068A4 (zh)
JP (2) JP7042667B2 (zh)
KR (1) KR102391661B1 (zh)
CN (1) CN110546739B (zh)
TW (1) TW201942969A (zh)
WO (1) WO2019187478A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7401183B2 (ja) * 2018-08-07 2023-12-19 株式会社ディスコ ウェーハの加工方法
WO2022021003A1 (zh) * 2020-07-27 2022-02-03 重庆康佳光电技术研究院有限公司 转接板、巨量转移方法及Micro-LED显示器
TWI821679B (zh) 2020-08-25 2023-11-11 南韓商杰宜斯科技有限公司 基板處理裝置及基板處理方法
TWI797532B (zh) * 2020-12-31 2023-04-01 創技工業股份有限公司 半導體加工的方法及裝置
TWI819492B (zh) * 2022-02-16 2023-10-21 崇越科技股份有限公司 晶圓的背面處理方法
CN115302101A (zh) * 2022-08-31 2022-11-08 厦门通富微电子有限公司 晶圆切割方法及装置、电子设备、存储介质

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902678A (en) * 1997-04-01 1999-05-11 Nitto Denko Corporation Pressure-sensitive adhesive or pressure-sensitive adhesive tape for foreign-matter removal
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2007019385A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2012212731A (ja) * 2011-03-30 2012-11-01 Furukawa Electric Co Ltd:The 放射線硬化性半導体加工用粘着テープ
US20130029137A1 (en) * 2011-07-25 2013-01-31 Lintec Corporation Adhesive Sheet
CN103865416A (zh) * 2012-12-10 2014-06-18 日东电工株式会社 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
CN104011836A (zh) * 2011-12-26 2014-08-27 三井—杜邦聚合化学株式会社 激光切割用膜基材、激光切割用膜以及电子部件的制造方法
JP2016058577A (ja) * 2014-09-10 2016-04-21 株式会社ディスコ 分割方法
JP2016164972A (ja) * 2015-12-28 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよびその製造方法
CN106104767A (zh) * 2014-03-24 2016-11-09 古河电气工业株式会社 半导体晶片加工用胶带和半导体晶片的加工方法
CN107112222A (zh) * 2015-03-13 2017-08-29 古河电气工业株式会社 晶片固定带、半导体晶片的处理方法和半导体芯片
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
CN107452596A (zh) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 元件芯片的制造方法
WO2018043391A1 (ja) * 2016-08-29 2018-03-08 古河電気工業株式会社 マスク一体型表面保護テープ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006152154A (ja) 2004-11-30 2006-06-15 Denki Kagaku Kogyo Kk 粘着剤及び粘着シート
JP4891603B2 (ja) * 2005-12-07 2012-03-07 電気化学工業株式会社 粘着シート及びそれを用いた電子部品製造方法。
KR20120027237A (ko) * 2009-04-16 2012-03-21 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 가접합 및 분리를 위한 개선된 장치
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902678A (en) * 1997-04-01 1999-05-11 Nitto Denko Corporation Pressure-sensitive adhesive or pressure-sensitive adhesive tape for foreign-matter removal
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
TW200416851A (en) * 2002-11-20 2004-09-01 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2007019385A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2012212731A (ja) * 2011-03-30 2012-11-01 Furukawa Electric Co Ltd:The 放射線硬化性半導体加工用粘着テープ
US20130029137A1 (en) * 2011-07-25 2013-01-31 Lintec Corporation Adhesive Sheet
CN104011836A (zh) * 2011-12-26 2014-08-27 三井—杜邦聚合化学株式会社 激光切割用膜基材、激光切割用膜以及电子部件的制造方法
CN103865416A (zh) * 2012-12-10 2014-06-18 日东电工株式会社 切割胶带一体型粘接片、使用切割胶带一体型粘接片的半导体装置的制造方法及半导体装置
CN106104767A (zh) * 2014-03-24 2016-11-09 古河电气工业株式会社 半导体晶片加工用胶带和半导体晶片的加工方法
JP2016058577A (ja) * 2014-09-10 2016-04-21 株式会社ディスコ 分割方法
CN107112222A (zh) * 2015-03-13 2017-08-29 古河电气工业株式会社 晶片固定带、半导体晶片的处理方法和半导体芯片
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP2016164972A (ja) * 2015-12-28 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよびその製造方法
CN107452596A (zh) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 元件芯片的制造方法
WO2018043391A1 (ja) * 2016-08-29 2018-03-08 古河電気工業株式会社 マスク一体型表面保護テープ

Also Published As

Publication number Publication date
WO2019187478A1 (ja) 2019-10-03
JP7042667B2 (ja) 2022-03-28
JP2019176021A (ja) 2019-10-10
US20200144095A1 (en) 2020-05-07
CN110546739B (zh) 2023-11-24
EP3780068A4 (en) 2021-12-22
KR102391661B1 (ko) 2022-04-27
KR20190117677A (ko) 2019-10-16
US11171032B2 (en) 2021-11-09
TW201942969A (zh) 2019-11-01
JP2022068247A (ja) 2022-05-09
EP3780068A1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
US10307866B2 (en) Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
CN110546739B (zh) 半导体芯片的制造方法、表面保护带
CN107112222B (zh) 晶片固定带、半导体晶片的处理方法和半导体芯片
CN110024086B (zh) 半导体芯片的制造方法
US11707804B2 (en) Mask-integrated surface protective tape
JP2016171263A (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN108713240B (zh) 掩模一体型表面保护带
CN110073469B (zh) 半导体芯片的制造方法
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
CN109716502B (zh) 掩模一体型表面保护带

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant