JP2016184756A - 半導体素子実装部材及び半導体装置 - Google Patents

Abstract

【課題】半導体素子の接合面積を大きくしやすく、且つ半導体素子を意図する位置や向きに実装しやすい、半導体素子実装部材又は半導体装置を提供する。
【解決手段】電気的絶縁性の基体２５と、半導体素子１０を実装するための素子実装部３１；３２とを備えており、素子実装部は、上面視において、一部が切り欠かれた矩形状の金属領域３７を有し、金属領域３７の切り欠き３５は、該金属領域３７の中心側に配置された第１領域３５１；３５３と、該金属領域３７の周囲側に、第１領域を囲むように配置された第２領域３５２；３５４とを含み、第２領域は、金属領域３７の矩形状の辺に沿って第１領域よりも幅広に形成されており、第１領域の少なくとも一部が、半導体素子１０の実装側主面の直下に位置するように設けられており、第２領域の輪郭の一部は、半導体素子１０の実装側主面の輪郭に沿うように設けられている。
【選択図】図２

Description

本発明は、半導体素子が実装される実装部材、及び実装部材を備える半導体装置に関するものである。

従来、多くの半導体装置は、実装部材の素子実装部上に半田ペーストなどの接合部材を塗布し、その上に半導体素子を載置して、接合部材を溶融、固化させ、さらに封止部材で封止することにより製造されている。そして、接合部材を溶融、固化させる際、フラックスの揮発成分などのガスが半導体素子と素子実装部の間から十分に排出されないと、接合部材中にボイドが発生する。このため、半導体素子の素子実装部への接合面積が小さくなって、半導体素子の放熱性や信頼性が低下する問題がある。

このような問題を解決するために、例えば特許文献１には、半導体部品の底面に設けられた接地層と対向する位置に形成され且つ接地層と半田付けされる接地パタ−ンを有し、該接地パタ−ン部分には少なくとも一方の端部を接地パタ−ンの周縁として絶縁基板を露出させる溝が形成されている回路基板が提案されている。

特開平１１−０３１８７６号公報

しかしながら、特許文献１に記載された発明において、溝は直線状に形成されたものに過ぎず、これでは半導体素子の位置ずれや傾きが発生しやすい。

そこで、本発明は、かかる事情に鑑みてなされたものであり、半導体素子の接合面積を大きくしやすく、且つ半導体素子を意図する位置や向きに実装しやすい、半導体素子実装部材又は半導体装置を提供することを目的とする。

上記課題を解決するために、本発明に係る半導体素子実装部材は、半導体素子を実装するための半導体素子実装部材であって、電気的絶縁性の基体と、前記基体上に形成された、半導体素子を実装するための素子実装部とを備えており、前記素子実装部は、上面視において、一部が切り欠かれた矩形状の金属領域を有し、前記金属領域の切り欠きは、該金属領域の中心側に配置された第１領域と、該金属領域の周囲側に、前記第１領域を囲むように配置された第２領域とを含み、前記第２領域は、前記金属領域の矩形状の辺に沿って前記第１領域よりも幅広に形成されており、前記第１領域の少なくとも一部が、半導体素子の実装側主面の直下に位置するように設けられており、前記第２領域の輪郭の一部は、半導体素子の実装側主面の輪郭に沿うように設けられている。

また、本発明に係る別の半導体素子実装部材は、半導体素子を実装するための半導体素子実装部材であって、電気的絶縁性の基体と、前記基体上に形成された、半導体素子を実装するための素子実装部とを備えており、前記素子実装部は、上面視において、一部が切り欠かれた矩形状の金属領域を有し、前記金属領域の切り欠きは、該金属領域の中心側に配置された第１領域と、該金属領域の周囲側に、前記第１領域を囲むように配置された第２領域とを含み、前記第２領域は、前記金属領域の矩形状の辺に沿って前記第１領域よりも幅広に形成されており、前記第１領域の少なくとも一部が、半導体素子の実装側主面の直下に位置するように設けられており、前記第１領域は、直線状に設けられている。

さらにまた、本発明に係る半導体素子実装部材は、以下のように構成することができる。
前記第２領域の輪郭の一部は、前記共通の１つの矩形状の輪郭に沿うように設けられていてもよい。
前記第２領域は、前記素子実装部の最も外側の領域であってもよい。
前記第２領域は、前記第１領域の両側に張り出していてもよい。
前記第１領域は、前記素子実装部の中心部に向かうように方向付けられていてもよい。
前記切り欠きは、前記金属領域が１つの島状であるように設けられていてもよい。
前記切り欠きは、前記素子実装部の中心部を挟んで複数設けられていてもよい。
前記素子実装部は上面視で略矩形状であって、前記第２領域は、前記素子実装部の最も外側の領域であって、前記金属領域の角部から離間して設けられていてもよい。
前記半導体素子実装部材は、電気的絶縁性の基体上に前記素子実装部が形成されたものであって、前記基体の前記切り欠きの直下に窪み又は貫通穴が設けられていてもよい。

また、本発明に係る半導体装置は、前記のいずれかの半導体素子実装部材の前記素子実装部に半導体素子が実装されている。

本発明によれば、半導体素子を、大きい接合面積で、意図する位置や向きに実装しやすくすることができる。

本発明の一実施の形態に係る半導体装置の概略上面図（ａ）と、そのＡ−Ａ断面における概略断面図（ｂ）である。 本発明の一実施の形態に係る半導体素子実装部材の素子実装部の一例を示す概略上面図（ａ）と、それとは別の素子実装部の一例を示す概略上面図（ｂ）である。 本発明の一実施の形態に係る半導体素子実装部材の素子実装部の切り欠きの一例を説明する概略上面図（ａ）及び（ｂ）である。 一参考例に係る半導体素子実装部材の素子実装部の概略上面図である。

以下、発明の実施の形態について適宜図面を参照して説明する。但し、以下に説明する半導体素子実装部材及び半導体装置は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。

＜実施の形態１＞
図１（ａ）は、実施の形態１に係る半導体装置を示す概略上面図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ断面を示す概略断面図である。図２（ａ）は、実施の形態１に係る半導体素子実装部材の素子実装部の一例を示す概略上面図であり、図２（ｂ）は、それとは別の素子実装部の一例を示す概略上面図である。図３（ａ），（ｂ）は各々、実施の形態１に係る半導体素子実装部材の素子実装部の切り欠きの一例を説明する概略上面図である。

図１（ａ），（ｂ）に示すように、実施の形態１に係る半導体装置１００は、半導体素子１０と、半導体素子実装部材２０（以降、「実装部材」と記すことがある）と、接合部材４０と、封止部材５０と、を備えている。すなわち、半導体装置１００は、半導体素子１０が、実装部材２０の素子実装部３１に接合部材４０を介して接合され、さらに封止部材５０により封止されて、構成されている。

より詳細には、本実施の形態において、半導体装置１００は、発光装置である。半導体素子１０は、発光素子である。半導体素子１０は、基板１１と、基板１１の上面側に設けられた素子構造１３と、基板１１の下面側に設けられた金属膜１５と、を備えている。なお、金属膜１５は、基板１１の下面のほぼ全面に形成されているか、若しくは基板１１の下面の輪郭と略同じ形状に形成されている。

実装部材２０は、凹部が設けられた、電気的絶縁性の基体２５を有するパッケージである。凹部内には、素子実装部３１と、配線電極部と、が設けられている。半導体素子１０は、金属膜１５が接合部材４０を介して素子実装部３１に接合され、素子構造１３に設けられたｐ電極及びｎ電極が各々、配線電極部にワイヤで接続されている。封止部材５０は、凹部の開口上面まで充填された透光性樹脂である。

そして、図２（ａ），（ｂ）に示すように、素子実装部３１，３２は、上面視において、一部が切り欠かれた金属領域３７を有している。その金属領域の切り欠き３５は、第１領域３５１，３５３と、この第１領域に連続して且つ第１領域より外側にある第２領域３５２，３５４と、を含んでいる。第２領域３５２，３５４は、第１領域３５１，３５３よりも幅広である。切り欠き３５は、第１領域３５１，３５３の少なくとも一部が半導体素子１０の実装側主面（本例では下面）の直下に位置するように、設けられている。なお、素子実装部の切り欠き３５は、パターン印刷やスパッタリングの際のマスク、エッチング、所定形状の金属膜付きの薄板を積層すること、などにより形成することができる。

なお、切り欠き３５は、素子実装部３１，３２のうち、上面視において、金属領域３７を切り欠く領域である。具体的には、切り欠き３５は、電気的絶縁性の基体２５の素地の露出領域、リードフレームの窪みや溝などである。切り欠き３５は、図３（ａ）に示すように、金属領域３７の内側に設けられてもよい。また、切り欠き３５は、図３（ｂ）に示すように、一端から他端に貫けるように設けられてもよい。この場合は、複数の切り欠き３５の第１領域が繋がっていると考えることができる。

このような構成の素子実装部３１，３２によって、接合部材４０が溶融、固化する際、第１領域３５１，３５３より幅広の第２領域３５２，３５４によって、半導体素子１０のセルフアライメント効果が得られ、半導体素子１０を意図する位置及び向きに実装しやすくすることができる。そして、このとき、半導体素子１０の直下には、第１領域３５１，３５３が存在している。第１領域３５１，３５３上の接合部材４０は少ない又は殆ど無いため、第１領域３５１，３５３上の隙間がフラックスの揮発成分などのガスの抜け道として働き、ボイドの発生を抑制することができ、半導体素子１０を大きい接合面積で実装しやすくすることができる。また、第１領域３５１，３５３より幅広の第２領域３５２，３５４が、半導体素子１０の外縁に配置されているため、フラックスの揮発成分などのガスの排出を促進することができる。

なお、半導体素子１０は第２領域３５２，３５４より内側に配置されるようになるので、素子実装部３１，３２は半導体素子１０より大きいものとなる。素子実装部３１，３２の上面視における、金属領域３７の半導体素子１０（又は、後述の共通の１つの矩形状の輪郭）より外側に存在する部位（周縁延在部）は、接合部材４０の一部がその上に濡れ広がって、接合部材４０の偏在により半導体素子１０が傾くのを抑えたり、フィレット部の形成を促進して半導体素子１０の素子実装部３１，３２への接合強度を高めたり、することができる。

以下、半導体素子実装部材２０及び半導体装置１００の好ましい形態について詳述する。

図２（ａ），（ｂ）に示すように、素子実装部３１，３２は、上面視において、金属領域３７の縦方向（図中ｙ方向）の中央を挟んで設けられた少なくとも１組の切り欠き３５と、該素子実装部の横方向（図中ｘ方向）の中央を挟んで設けられた少なくとも１組の切り欠き３５を有している。そして、第１領域３５１，３５３の少なくとも一部が共通の１つの矩形状（矩形状の仮想領域）の輪郭の内側に位置するように設けられている。半導体素子１０の実装側主面の輪郭は矩形状である場合が多く、このような構成の素子実装部３１，３２であれば、多くの半導体素子１０に対して上述の作用・効果を奏することができる。

図２（ａ），（ｂ）に示すように、第２領域３５２，３５４の輪郭の一部は、半導体素子１０の実装側主面の輪郭（又は、上述の共通の１つの矩形状の輪郭）に沿うように設けられていることが好ましい。このような構成によって、接合部材４０が溶融、固化する際、半導体素子１０の実装側主面の輪郭が第２領域３５２，３５４の輪郭の一部に沿うように、セルフアライメント効果が働き、半導体素子１０を意図する位置及び向きによりいっそう実装しやすくすることができる。なお、ここでいう「第２領域３５２，３５４の輪郭の一部」とは、第２領域３５２，３５４の輪郭のうち第１領域３５１，３５３に連続する辺又は弧であって、好ましくは第１領域３５１，３５３に直結し且つ幅方向に張り出した辺又は弧である。また、ここでいう「沿う」とは、上面視において、輪郭の一部同士がほぼ一致することを意味する。

図２（ａ），（ｂ）に示すように、第２領域３５２，３５４は、素子実装部３１，３２の最も外側の領域である。第２領域は、上述のように金属領域３７の内側にあってもよいが、このように素子実装部３１，３２の最も外側の領域とすれば、フラックスの揮発成分などのガスが第１領域３５１，３５３から排出されやすくすることができる。また、素子実装部３１，３２を小型に形成して、半導体素子１０を効率良く接合することができる。特に、実装側主面が矩形状の半導体素子１０を実装する場合には、素子実装部３１，３２の外形も矩形状とし、その縁を構成する少なくとも対向する２辺から切り欠き３５つまり第２領域３５２，３５４が形成されることが好ましい。

図２（ａ），（ｂ）に示すように、切り欠きの第２領域３５２は、第１領域３５１の両側に張り出している。このようにすれば、フラックスの揮発成分などのガスが第１領域３５１から排出されやすくすることができる。また、図２（ｂ）に示す素子実装部３２では、第２領域３５４が、第１領域３５３の片側のみに張り出した切り欠き３５を含んでいる。このような切り欠き３５であれば、小型ながら、半導体素子１０のセルフアライメントと、接合部材４０中のボイドの発生抑制と、の両効果を奏することができる。

図２（ａ），（ｂ）に示すように、第２領域３５２，３５４の輪郭の一部は、第１領域３５１，３５３の延伸方向に対して略垂直な方向に張り出している。このようにすれば、第２領域３５２，３５４によるセルフアライメント効果を得られやすくすることができる。このほか、第２領域の輪郭の一部は、第１領域の延伸方向に対して斜めの方向に張り出していてもよい。このとき、第１領域の延伸方向と第２領域の輪郭の一部の張り出し方向とのなす角度は、例えば４５度より大きく９０度未満である。

図２（ａ），（ｂ）に示すように、第１領域３５１は、素子実装部３１の中心部に向かうように方向付けられている。フラックスの揮発成分などのガスは、金属領域３７上において外縁や切り欠き３５から遠い箇所（切り欠き３５がない状態では素子実装部３１，３２の中心部）に溜まりやすい傾向がある。このため、第１領域３５１を素子実装部３１の中心部に向かって延伸させることで、フラックスの揮発成分などのガスが排出されやすくすることができる。

図２（ａ），（ｂ）に示すように、第１領域３５１，３５３は、直線状又は矩形状（但し、先端が丸みを帯びていてもよい）に設けられている。このようにすれば、半導体素子１０の外側まで最短で連絡することができ、フラックスの揮発成分などのガスが第１領域３５１，３５３から排出されやすくすることができる。このほか、第１領域は、曲線状や波線状、屈曲した形状などに設けられてもよい。

図２（ａ），（ｂ）に示すように、金属領域３７は、１つの島状に形成されている。つまり、金属領域３７は、切り欠き３５により切り欠かれても、それにより分割されずに、連続した形状を維持している。このようにすれば、接合部材４０が素子実装部３１，３２上で偏在することを抑制して、接合面積を大きくしやすく、半導体素子１０が傾くのを抑えることができる。特に、素子実装部３１，３２の中心部の円形領域（例えば第１領域３５１，３５３の先端に接するように設けられる仮想の内接円で囲まれる領域）を残して１つの島状に形成されているとなお良い。なお、切り欠きを、上述のように、例えば素子実装部の一端から他端に貫ける十字状や直線状など、素子実装部を複数の島状に分断するように設ける場合には、各島状部の大きさが同等になるようにするとよい。

図２（ａ），（ｂ）に示すように、切り欠き３５は、素子実装部３１，３２の中心部を挟んで複数設けられている。このようにすれば、第２領域３５２，３５４が、半導体素子１０を挟む又は囲むように配置されるので、半導体素子１０を意図する位置及び向きにより実装しやすくすることができる。また、素子実装部３１，３２上の広い範囲で、フラックスの揮発成分などのガスが排出されやすくすることができる。また、切り欠き３５は、素子実装部３１，３２の縦方向の中央又は横方向の中央を挟むように１組、若しくはその両方の２組設けられることで、半導体素子１０を意図する位置及び向きによりいっそう実装しやすくすることができる。なお、図２（ｂ）に示すように、金属領域３７の縁の一辺に複数の切り欠き３５が設けられてもよい。

図２（ａ），（ｂ）に示すように、素子実装部３１，３２は上面視で略矩形状であって、第２領域３５２，３５４は、素子実装部３１，３２の最も外側の領域であって、金属領域３７の角部から離間して設けられている。このようにすれば、第２領域３５２，３５４によるセルフアライメント効果を得られやすくすることができる。

なお、実装部材は、電気的絶縁性の基体上に素子実装部が形成されたものであって、切り欠きの直下の基体に窪み又は貫通穴が設けられていてもよい。これにより、フラックスの揮発成分などのガスが切り欠き直下の窪み又は貫通穴を通って排出されやすくなり、ボイドの発生をより抑制しやすくすることができる。この効果は、窪み又は貫通穴が第１領域の直下に設けられることで、特に得られやすい。また、窪み又は貫通穴は、第２領域の直下に設けられてもよい。この場合には、第２領域の輪郭のエッジが際立ち、半導体素子のセルフアライメント効果を得やすくなり、半導体素子を意図する位置及び向きにいっそう実装しやすくすることができる。さらに、第１領域と第２領域の両方の直下に窪み又は貫通穴が設けられてもよく、その場合は上記両方の効果が得られる。なお、このような窪み又は貫通穴は、エッチング、スクライブ、掘削、又は所定形状に加工した薄板を積層すること、などにより形成することができる。

また、半導体素子１０の直下に位置する素子実装部の切り欠き３５（第１領域３５１，３５３であってもよい）が占める面積の総和は、半導体素子１０の実装側主面の面積に対して、５％以上４０％以下とすることが好ましく、１０％以上３０％以下とすることがより好ましい。このような範囲であれば、素子実装部の面積を好ましく維持しながら、上記のような効果を得ることができる。

半導体素子１０が、以上のような実装部材２０の素子実装部３１，３２に実装されている半導体装置は、半導体素子１０が、素子実装部３１，３２に、大きい接合面積で、意図する位置や向きに接合され、電気特性、配光特性、放熱性、信頼性などに優れる半導体装置とすることができる。

以下、本発明の半導体素子実装部材及び半導体装置の各構成要素について説明する。

（半導体素子１０）
半導体素子１０は、少なくとも基板１１と、素子構造１３と、により構成される。半導体素子１０は、発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）などの発光素子であってもよいし、トランジスタやサイリスタなどの電子素子であってもよい。半導体素子１０の実装側主面の形状は、四角形、特に矩形又は正方形であることが好ましいが、その他の形状であってもよい。半導体素子１０（特に基板１１）の側面は、上面に対して、略垂直であってもよいし、内側又は外側に傾斜していてもよい。半導体素子１０は、ｐ電極とｎ電極が素子の上面と下面に別個に設けられる、上下電極（対向電極）構造のものが好ましい。上下電極構造は、実装側主面の接合が素子の電気特性、放熱性、信頼性などに影響しやすいので、本発明が特に効果を奏する。また、半導体素子１０は、同一面側にｐ，ｎ両電極を有する構造のものでもよい。その場合、フェイスアップ実装でもフェイスダウン実装でもよいが、ボイドが比較的発生しやすいフェイスアップ実装に適用されることが好ましい。

（基板１１）
基板１１は、素子構造１３を構成する半導体の結晶を成長可能な結晶成長用基板であってもよいし、結晶成長用基板から分離した素子構造１３に接合させる接合用基板であってもよい。基板１１が導電性を有することで、上下電極（対向電極）構造を採用することができる。また、素子構造１３に面内均一に給電しやすく、電力効率を高めやすい。結晶成長用基板としては、サファイア、スピネル、窒化ガリウム、窒化アルミニウム、シリコン、炭化珪素、ガリウム砒素、ガリウム燐、インジウム燐、硫化亜鉛、酸化亜鉛、セレン化亜鉛、ダイヤモンドなどが挙げられる。接合用基板としては、遮光性基板であることが好ましい。遮光性基板は、熱伝導性に優れるものが多く、半導体素子１０の放熱性を高めやすい。具体的には、シリコン、炭化珪素、窒化アルミニウム、銅、銅−タングステン、ガリウム砒素、セラミックスなどを用いることができる。なかでも、素子構造１３との熱膨張率差の観点では、シリコン、炭化珪素、銅−タングステンが好ましく、費用の観点では、シリコン、銅−タングステンが好ましい。基板１１の厚さは、例えば２０μｍ以上１０００μｍ以下であり、基板１１の強度や半導体装置１００の厚さの観点において、５０μｍ以上５００μｍ以下であることが好ましい。

（素子構造１３）
素子構造１３は、半導体層の積層体であり、少なくともｎ型半導体層とｐ型半導体層を含み、さらに活性層をその間に介することが好ましい。電極や保護膜を含んでもよい。電極は、下記金属膜１５と同様の材料で構成することができる。保護膜は、珪素、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムからなる群より選択される少なくとも一種の元素の酸化物で構成することができる。半導体素子１０が発光素子である場合、素子構造１３の発光波長は、半導体材料やその混晶比によって、紫外から赤外まで選択することができる。半導体材料としては、蛍光体を効率良く励起できる短波長の光を発光可能な窒化物半導体（主として一般式ＩｎｘＡｌｙＧａ1−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される）を用いることが好ましい。このほか、ＩｎＡｌＧａＡｓ系半導体、ＩｎＡｌＧａＰ系半導体、硫化亜鉛、セレン化亜鉛、炭化珪素などを用いることもできる。

（金属膜１５）
金属膜１５が基板１１の下面に設けられることで、半導体素子１０の実装部材２０への接合強度を高めることができ、また低温で高い接合強度が得られやすくなる。また、金属膜１５の形状（上面視形状）を、素子実装部３１，３２の金属領域の形状（上面視形状）と略同じ又は略相似にすることで、半導体素子１０のセルフアライメントと、接合部材４０中のボイドの発生抑制と、の両効果を得やすくすることもできる。金属膜１５の材料としては、金、銀、錫、プラチナ、チタン、アルミニウム、タングステン、パラジウム、ニッケル又はこれらの合金を用いることができる。金属膜１５は、単層膜でも多層膜でもよい。金属膜１５は、スパッタ法、めっき法、蒸着法などにより形成することができる。なお、金属膜１５は省略することもでき、基板１１の下面が接合部材４０と接していてもよい。

（実装部材２０）
実装部材２０は、素子実装部３１，３２を備える部材である。実装部材２０は、多くの場合、素子実装部３１，３２と、基体２５と、を含んで構成される。実装部材２０は、凹部（カップ部）を有するものや平板状のものなどを用いることができる。凹部を有するものは光の取り出し効率を高めやすく、平板状のものは半導体素子１０を実装しやすい。主として、前者はパッケージ、後者は配線基板の形態である。なお、実装部材は、ランプ型（砲弾型）の半導体装置（発光装置）のように、リードフレームが素子実装部と基体を兼ねる形態であってもよい。

（基体２５）
基体２５は、素子実装部３１，３２を保持する部材である。パッケージを構成する基体２５としては、基板又は配線を設けた基板を積層したもの、パッケージを成形後に鍍金などにより配線を設けたもの、リードフレームと一体成形されたものなどが挙げられる。パッケージを構成する基体２５の材料としては、例えばポリフタルアミドや液晶ポリマーなどの熱可塑性樹脂や、エポキシ樹脂などの熱硬化性樹脂、ガラスエポキシ、下記のようなセラミックスなどが挙げられる。また、半導体素子１０からの光を効率良く反射させるために、これらの樹脂に酸化チタンなどの白色顔料を配合してもよい。パッケージの成形方法としては、インサート成形、射出成形、押出成形、トランスファ成形などを用いることができる。配線基板を構成する基体２５としては、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、窒化ジルコニウム、酸化チタン、窒化チタン又はこれらの混合物を含むセラミックス基板、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン又はこれらの合金を含む金属基板、ガラスエポキシ基板、ＢＴレジン基板、ガラス基板、樹脂基板、紙基板などが挙げられる。ポリイミドなどの可撓性基板（フレキシブル基板）でもよい。

（素子実装部３１，３２）
素子実装部３１，３２は、切り欠き３５と、金属領域３７と、を含む。素子実装部３１，３２は、切り欠き３５と金属領域３７からなってもよい。金属領域３７は、半導体素子１０が実装される、金属で構成される部位又は部材である。素子実装部３１，３２は、配線電極部と同様のもの、又は配線電極部と一体化されたもの、であってよい。素子実装部３１，３２は、例えば「ランド」や「ダイパッド」などと呼ばれるものである。金属領域３７は、具体的には、銅、アルミニウム、金、銀、タングステン、パラジウム、鉄、ニッケル、コバルト、モリブデン、クロム、チタン又はこれらの合金、燐青銅、鉄入り銅などで形成されたリードフレームや配線が挙げられる。配線の場合は、これらの材料の単層膜又は多層膜であってよい。また、その表層に、銀、アルミニウム、ロジウム、金、銅、又はこれらの合金などの鍍金や光反射膜が設けられていてもよい。また、金属領域３７は、リードフレームなど基体２５を兼ねる金属部材にプレス加工やエッチング加工を施すことにより設けることもできる。

（接合部材４０）
接合部材４０は、半導体素子１０を実装部材２０に接合させる部材である。接合部材４０は、金、錫、銀、銅、亜鉛、ビスマス、インジウム、アンチモンなどの金属を含み、フラックスとして樹脂や有機溶剤を含んでいてもよい。具体的には、錫−ビスマス系、錫−亜鉛系、錫−銅系、錫−銀系、金−錫系などの各種の半田や金属ペーストが挙げられる。なお、「接合部材」とは、溶融・固化する前の状態、固化した後の状態の両方を含む意味で用いる。

（封止部材５０）
封止部材５０は、半導体素子１０やワイヤ、素子実装部３１，３２や配線電極部、接合部材４０などを、封止して、埃や外力などから保護する部材である。封止部材５０の母材は、電気的絶縁性を有し、素子構造１３から出射される光を透過可能（好ましくは透過率７０％以上）であればよい。具体的には、シリコーン樹脂、シリコーン変性樹脂、シリコーン変成樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、ＴＰＸ樹脂、ポリノルボルネン樹脂、又はこれらの樹脂を１種以上含むハイブリッド樹脂が挙げられる。ガラスでもよい。なかでも、シリコーン樹脂は、耐熱性や耐光性に優れ、固化後の体積収縮が少ないため、好ましい。

封止部材５０は、その母材中に、充填剤や蛍光体など、種々の機能を持つ粒子が添加されてもよい。充填剤は、拡散剤や着色剤などを用いることができる。具体的には、シリカ、酸化チタン、酸化マグネシウム、炭酸マグネシウム、水酸化マグネシウム、炭酸カルシウム、水酸化カルシウム、珪酸カルシウム、酸化亜鉛、チタン酸バリウム、酸化アルミニウム、酸化鉄、酸化クロム、酸化マンガン、ガラス、カーボンブラックなどが挙げられる。充填剤の粒子の形状は、破砕状でも球状でもよい。また、中空又は多孔質のものでもよい。蛍光体は、素子構造１３から出射される一次光の少なくとも一部を吸収して、一次光とは異なる波長の二次光を出射する。具体的には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット（ＹＡＧ）、ユウロピウム及び／又はクロムで賦活された窒素含有アルミノ珪酸カルシウム（ＣａＯ−Ａｌ2Ｏ3−ＳｉＯ2）、ユウロピウムで賦活されたシリケート（（Ｓｒ，Ｂａ）2ＳｉＯ4）などが挙げられる。これにより、可視波長の一次光及び二次光の混色光（例えば白色系）を出射する発光装置や、紫外光の一次光に励起されて可視波長の二次光を出射する発光装置とすることができる。

以下、本発明に係る実施例について詳述するが、本発明は以下に示す実施例のみに限定されないことは言うまでもない。なお、各寸法は設計値である。

＜実施例１＞
実施例１の半導体装置は、図１に示す例の構造を有する、表面実装型パッケージのＬＥＤである。

実装部材は、縦３．５ｍｍ、横３．５ｍｍ、厚さ０．８７５ｍｍの略直方体で、上面側の中心部に２段式の凹部が設けられたパッケージである。上段の凹部は、直径２．８ｍｍ、深さ０．５ｍｍの円形開口の凹部である。下段の凹部は、縦１．３ｍｍ、横１．３ｍｍの略正方形（角は丸みを帯びている）の開口で、深さ０．１ｍｍの凹部である。このパッケージの基体はアルミナセラミックの積層体である。素子実装部は、下段の凹部の底部に設けられており、その上面視におけるおおよその外形は下段の凹部と同様である。このように、素子実装部が凹部内に設けられることで、素子実装部との不必要な短絡や、接合部材から出るフラックスなどが配線電極部などに付着すること、を抑制することができる。また、上段の凹部の底部には、素子実装部を囲むように、正極及び負極の配線電極部が設けられている。この素子実装部と配線電極部は、タングステン、ニッケル、金をこの順に積層したものであり、最上層の金の膜厚は０．５μｍである。なお、正極及び負極の配線電極部は各々、実装部材の下面に露出する外部接続端子と電気的に接続されている。

素子実装部の切り欠きは、図２（ａ）に示すように、略正方形の縁を構成する各辺のほぼ中央に１つずつ設けられている。なお、切り欠きの底面には、基体の素地が露出されている。第２領域は、幅０．３ｍｍ、長さ０．１５ｍｍの矩形状であって、素子実装部の最も外側である縁に形成されている。第１領域は、幅０．１ｍｍ、長さ０．３５ｍｍの矩形状であって、第２領域の中央から内側に延伸して形成されている。すなわち、第２領域は第１領域より幅広であって、第２領域の第１領域から幅方向に張り出した輪郭は、第１領域の延伸方向に対して略垂直な方向に０．１ｍｍ張り出している。そして、４つの切り欠きにおける第２領域の第１領域から幅方向に張り出した輪郭は、共通して縦１ｍｍ、横１ｍｍの略正方形の輪郭に沿うようになっている。この縦１ｍｍ、横１ｍｍの略正方形の領域内において、素子実装部の金属領域が占める割合は、８６％である。

半導体素子は、縦１ｍｍ、横１ｍｍ、厚さ０．１５ｍｍの略直方体であって、中心波長３８５〜４０５ｎｍの紫外発光のＬＥＤチップである。このＬＥＤチップは、サファイア基板の上面側に窒化物半導体の発光素子構造が形成され、基板の下面側にアルミニウム、タングステン、プラチナをこの順に積層した金属膜が形成されたものである。この金属膜は、基板の下面の略全面に形成されている。

そして、半導体素子は、その輪郭が切り欠きの第２領域の第１領域から幅方向に張り出した輪郭にほぼ沿った状態で、素子実装部に接合部材を介して接合されている。接合部材は、金−錫の共晶半田ペースト（三菱マテリアル（株）製）である。また、半導体素子のｐ電極及びｎ電極は各々、配線電極部に金のワイヤで接続されている。封止部材は、シリコーン樹脂であって、凹部の開口上面まで充填されている。

＜実施例２＞
実施例２の半導体装置は、素子実装部の金属領域の切り欠きを除いては、実施例１の半導体装置と同様の構成を有するものである。実施例２の素子実装部の切り欠きは、図２（ｂ）に示すように、略正方形の縁を構成する各辺のほぼ中央に１つずつと、左右の２辺における中央と角部の間に１つずつと、の合計８つ設けられている。上下の２辺にある切り欠きは、実施例１のものと同じである。左右の２辺のほぼ中央にある切り欠きは、幅０．１ｍｍ、長さ０．５ｍｍの矩形状である。左右の２辺における中央と角部の間にある切り欠きの第２領域は、幅０．２ｍｍ、長さ０．１５ｍｍの矩形状であって、素子実装部の最も外側である縁に形成されている。第１領域は、幅０．１ｍｍ、長さ０．２５ｍｍの矩形状であって、第２領域の片側に寄って該第２領域から内側に延伸して形成されている。そして、６つの切り欠きにおける、第２領域は第１領域より幅広であって、第２領域の第１領域から幅方向に張り出した輪郭は、共通して縦１ｍｍ、横１ｍｍの略正方形の輪郭に沿うようになっている。この縦１ｍｍ、横１ｍｍの略正方形の領域内において、素子実装部の金属領域が占める割合は、７６％である。

＜参考例１＞
参考例１の半導体装置は、素子実装部の金属領域の切り欠きを除いては、実施例１の半導体装置と同様の構成を有するものである。図４は、参考例１に係る素子実装部の概略上面図である。参考例１の素子実装部９１の切り欠き９５は、図４に示すように、略正方形の縁を構成する各辺のほぼ中央に１つずつ設けられている。この切り欠き９５は、幅０．１５ｍｍ、長さ０．１５ｍｍの矩形状であって、素子実装部９１（金属領域９７）の最も外側である縁に形成されたものであり、第２領域に相当するもののみである。したがって、半導体素子を素子実装部９１に接合させた際、切り欠き９５は半導体素子の直下にはほぼ存在していない。

＜検証＞
実施例１，２及び参考例１の半導体装置における、半導体素子の接合面積をＸ線検査（（株）東研製ＴＵＸ−３２００）で算出して、半導体素子の素子実装部への接合性について評価する。接合部材（ペースト）の塗布径は直径５００μｍ、リフロー条件は最高温度３２７℃であり２８０℃以上の加熱時間が８６秒である。接合面積は、半導体素子の実装側主面の面積を１００％として、それからボイドの面積を差し引いて算出する。なお、素子実装部の半導体素子直下に位置する切り欠きは、ボイドとして加味して算出する。

実施例１における半導体素子の接合面積は、平均６４．５％、標準偏差（σ）１．７％である。実施例２における半導体素子の接合面積は、平均６３．３％、標準偏差１．１％である。参考例１における半導体素子の接合面積は、平均５６．２％、標準偏差５．７％である。なお、半導体素子の位置及び向きについては、実施例１，２及び参考例１の半導体装置のいずれも同等に良好である。

以上のように、実施例１，２における半導体素子の接合面積は、参考例１における半導体素子の接合面積より大きく、フラックスの揮発成分などのガスがよく排出されて、大きい面積で接合していることがわかる。また、ボイドの大きさは、参照例１＞実施例１＞実施例２の順に小さくなっている。このことから、素子実装部に切り欠きを増やすことにより、金属領域の面積の減少による接合面積の減少は伴うが、フラックスの揮発成分などのガスがより排出されやすいことがわかる。

本発明に係る半導体装置は、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイ、広告や行き先案内等の各種表示装置、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、露光装置、プロジェクタ装置などに利用することができる。

１０…半導体素子（１１…基板、１３…素子構造、１５…金属膜）
２０…半導体素子実装部材（２５…基体、３１，３２…素子実装部（３５…切り欠き（３５１，３５３…第１領域、３５２，３５４…第２領域）、３７…金属領域）
４０…接合部材
５０…封止部材
９１…素子実装部
９５…切り欠き
９７…金属領域
１００…半導体装置

Claims (10)

1. 半導体素子を実装するための半導体素子実装部材であって、
   電気的絶縁性の基体と、
   前記基体上に形成された、半導体素子を実装するための素子実装部と
   を備えており、
   前記素子実装部は、上面視において、一部が切り欠かれた矩形状の金属領域を有し、
   前記金属領域の切り欠きは、
   該金属領域の中心側に配置された第１領域と、
   該金属領域の周囲側に、前記第１領域を囲むように配置された第２領域と、
   を含み、
   前記第２領域は、前記金属領域の矩形状の辺に沿って前記第１領域よりも幅広に形成されており、
   前記第１領域の少なくとも一部が、半導体素子の実装側主面の直下に位置するように設けられており、
   前記第２領域の輪郭の一部は、半導体素子の実装側主面の輪郭に沿うように設けられている半導体素子実装部材。
2. 半導体素子を実装するための半導体素子実装部材であって、
   電気的絶縁性の基体と、
   前記基体上に形成された、半導体素子を実装するための素子実装部と
   を備えており、
   前記素子実装部は、上面視において、一部が切り欠かれた矩形状の金属領域を有し、
   前記金属領域の切り欠きは、
   該金属領域の中心側に配置された第１領域と、
   該金属領域の周囲側に、前記第１領域を囲むように配置された第２領域と、
   を含み、
   前記第２領域は、前記金属領域の矩形状の辺に沿って前記第１領域よりも幅広に形成されており、
   前記第１領域の少なくとも一部が、半導体素子の実装側主面の直下に位置するように設けられており、
   前記第１領域は、直線状に設けられている半導体素子実装部材。
3. 前記第２領域は、前記素子実装部の最も外側の領域である請求項１又は２に記載の半導体素子実装部材。
4. 前記第２領域は、前記第１領域の両側に張り出している請求項１〜３のいずれか一項に記載の半導体素子実装部材。
5. 前記第１領域は、前記素子実装部の中心部に向かうように方向付けられている請求項１乃至４のいずれか一項に記載の半導体素子実装部材。
6. 前記切り欠きは、前記金属領域が１つの島状であるように設けられている請求項１乃至５のいずれか一項に記載の半導体素子実装部材。
7. 前記切り欠きは、前記素子実装部の中心部を挟んで複数設けられている請求項１乃至６のいずれか一項に記載の半導体素子実装部材。
8. 前記素子実装部は上面視で略矩形状であって、
   前記第２領域は、前記素子実装部の最も外側の領域であって、前記金属領域の角部から離間して設けられている請求項１乃至７のいずれか一項に記載の半導体素子実装部材。
9. 前記半導体素子実装部材は、電気的絶縁性の基体上に前記素子実装部が形成されたものであって、
   前記基体の前記切り欠きの直下に窪み又は貫通穴が設けられている請求項１乃至８のいずれか一項に記載の半導体素子実装部材。
10. 請求項１乃至９のいずれか一項に記載の半導体素子実装部材の前記素子実装部に半導体素子が実装されている半導体装置。