JP2010531738A - はんだ接合内の空隙の形成を阻止するための方法 - Google Patents

はんだ接合内の空隙の形成を阻止するための方法 Download PDF

Info

Publication number
JP2010531738A
JP2010531738A JP2010514818A JP2010514818A JP2010531738A JP 2010531738 A JP2010531738 A JP 2010531738A JP 2010514818 A JP2010514818 A JP 2010514818A JP 2010514818 A JP2010514818 A JP 2010514818A JP 2010531738 A JP2010531738 A JP 2010531738A
Authority
JP
Japan
Prior art keywords
solder
slit
layer
solder joint
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010514818A
Other languages
English (en)
Inventor
タミーラグ ファニット
Original Assignee
グローバルファウンドリーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバルファウンドリーズ・インコーポレイテッド filed Critical グローバルファウンドリーズ・インコーポレイテッド
Publication of JP2010531738A publication Critical patent/JP2010531738A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

開示の一実施形態において、２つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための本方法は、スリットはんだ層（２１４）を形成するために、はんだの層に少なくとも１本のスリット（２１８）を形成するステップ（４１０）と、２つの金属面の間に前記スリットはんだ層を配するステップ（４４０）と、前記はんだ接合を形成するために、前記スリットはんだ層を加熱するステップ（４５０）とを含み、前記少なくとも１つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する。はんだ接合幅が重要である場合、本方法は、加熱（４５０）とともに外圧を加えるステップ（４５０）を含む。前記はんだ接合の形成中に生成されるフラックスガスを逃がす用意された脱出路を提供するために、前記脱気路が形成される。

Description

本発明は、一般に、金属面のボンディングの分野に係る。より詳細には、本発明は、金属面をボンディングするためのはんだ接合の形成の分野に係る。
はんだ接合は２つの金属材料を接合するために広く用いられており、導電性、低熱インピーダンスおよび機械耐性を備えた接合を与える。はんだ接合は、使用する特定の用途に応じて、例えば、広い温度範囲で安定な機械強度の高い接合を形成し、耐湿性を備え、低熱インピーダンスを与えることができる能力が利用されている。半導体デバイスの用途においては、はんだ接合は、ヒートスプレッダに能動デバイス（例えばマイクロプロセッサの半導体ダイ）を接合するために使用されうる。このように使用される場合、良好なはんだ接合性能のためには、低い熱インピーダンスと均一な熱の発散が重要となる。
金属面間にはんだ接合を形成するための従来法では、一般に、金属面にフラックスを配し、表面間にはんだ材料を配し、次にはんだ材料を加熱して、はんだ接合を形成することが行われる。従来法では、はんだを加熱するとガスを発生させるフラックスが、はんだ材料中に分散して「空隙」が形成されることがあり、この空隙は、例えば、はんだ接合の機械強度を低下させかねない。半導体デバイスの用途において更に問題となるのは、はんだ接合内の空隙が、実質的に局所的絶縁体として作用し、その結果、空隙の周辺の熱インピーダンスが急激に上昇することである。例えば、ヒートスプレッダに能動半導体デバイスを取り付けるために使用されるはんだ接合内に絶縁性の空隙が存在する結果、デバイスの過熱、損傷が発生し、最終的にはデバイスの故障につながることがある。このため、空隙は、はんだ接合の有効性を不利に低下させることがある。
はんだ接合内の空隙の形成を阻止するための方法を、特許請求の範囲により詳細に記載するように、図面の少なくとも１つに実質的に示すか、これに関連して説明するか、この両方を行う。
本発明の一実施形態による、２つの例示的な金属面の間に設けた例示的なスリットはんだ層の断面図。 図１のスリットはんだ層の上破断図。 本発明の一実施形態による、実質的に空隙のないはんだ接合で接合された２つの例示的な金属面の断面図。 本発明の実施形態を実施するための代表的なステップを示すフローチャート。 本発明の一実施形態による、例示的な半導体ダイと例示的なヒートスプレッダの間に設けた例示的なスリットはんだ層の断面図。 本発明の一実施形態による、スリットはんだ層を使用することにより、ヒートスプレッダに例示的なチップまたはダイが取り付けられている例示的な電子システムを示す図。
本発明は、はんだ接合内の空隙の形成を阻止するための方法を対象としている。以下の説明には、本発明の実施に関連する特定の情報が含まれる。当業者は、本発明を、本願で具体的に記載するものと異なる方法で実施することができることを認めるであろう。また、本発明を曖昧にすることのないよう、本発明の特定の詳細の一部は記載しない。本願に記載しない特定の詳細は、当業者の知識の範囲内にある。
本願の図面とその付随する詳細な説明は、単に本発明の例示的な実施形態のみを対象としている。簡潔を期するために、本発明の原理を使用する本発明のほかの実施形態は、本出願に特段に記載せず、本図面にも特段に示さない。
図１は、本発明の一実施形態による、はんだ接合による取り付けのために準備された２つの金属面の断面図を示す。図１の構造１００は、金属面１０４を有する金属層１０２と、金属面１０８を有する金属層１０６とを示している。例えば、構造１００に示すはんだ接合の組は、２層の金属のボンディング、または、半導体ダイに形成したバックメタライゼーション層にヒートスプレッダを接合することに対応しうる。金属層１０２と金属層１０６は任意のはんだ付け可能な金属を含み、これには、銅、アルミニウムおよび金が含まれるが、これらに限定されない。
また、構造１００には、フラックス層１１０，１１２も存在する。フラックス層１１０は、金属面１０４と金属面１０８間にはんだ接合を形成する前に、金属面１０４から酸化膜を除去するために、金属層１０２に配されうる。フラックス層１１０は、当業界において公知の適したフラックスであれば、どのようなものを含んでもよく、例えば、軽（mild）フラックス、中（medium）フラックス、または活性フラックスと呼ばれるフラックスから選択することができる。同様に、フラックス層１１２は、適切なフラックスであれば、どのようなものを含んでもよく、金属面１０８から酸化層を最適に除去するように選択されうる。
図１に更に示すように、構造１００は、スリットはんだ層１１４を形成するために、スリット１１８が形成されているはんだの層を有する。スリットはんだ層１１４は、形成する特定のはんだ接合の材料および環境に適したはんだであれば、どのようなものを含んでもよい。より詳細には、スリットはんだ層１１４は、インジウムなどの低融点はんだ、中融点はんだ、あるいは金などの高融点はんだを含むことができる。また、スリットはんだ層１１４は、例えばスズ−鉛はんだなど、電子部品を接合するために従来使用されている、どのようなはんだも含んでもよい。スリットはんだ層１１４は厚さ１１６を有し、この値は、特定の用途の要件に応じた値の範囲を取ることができる。例えば、スリットはんだ層１１４の厚さ１１６は、約１２ミリメートルなどである。
図１のはんだ層１１４にあるスリット１１８は、はんだ接合を形成するためにスリットはんだ層１１４を加熱する際に、フラックス層１１０，１１２から出るガスを逃がす通路を提供するための脱気路を形成する。また、図１には、加熱中にスリットはんだ層１１４に任意選択で加えられうる外力を表す圧力の線１２０が示されている。加熱中に外圧１２０を加えることによって、最終的なはんだ接合幅が特定の用途の所望の仕様を満たすように、金属面１０４と金属面１０８間の距離であるはんだ接合幅１２２を制御することができる。
図２を参照すると、図２の構造２００は、図１の線２−２におけるスリットはんだ層１１４の上破断図を示す。図２のスリットはんだ層２１４とスリット２１８は、図１のスリットはんだ層１１４とスリット１１８にそれぞれ対応している。スリットはんだ層２１４は、中央領域２３０とスリット２１８，２２４，２２６，２２３とを有する。図１の線２−２の位置から明らかなように、図２の構造２００は、はんだ層１１４のほぼ中央でのスリットの切断面を示す。また、図１のスリットはんだ層１１４の断面図は、図２のスリットはんだ層２１４のスリット２２６，２２８における断面図に対応している。
図２の本発明の実施形態では、スリット２１８，２２４，２２６，２２８がスリットはんだ層２１４内に形成され、フラックスから出るガス用の排気口を提供するための脱気路を形成している。スリット２１８，２２４，２２６，２２８は、はんだ材料の適切な部分を除去するための、エッチングプロセスまたはほかの適切な方法を使用することによって形成することができる。スリットはんだ層２１４では、中央領域２３０にはスリットが形成されておらず、これにより、これ（スリットはんだ層２１４）を１つの層として取り扱えるようになる。別の実施形態では、本発明のスリットはんだ層は、スリットが４本より少なくても５本以上でも、あるいは、１本以上のスリットによって２以上の別個の部分に分割されてもよい。一実施形態では、スリットはんだ層に形成されているスリットは、共に星形の形状を形成しうる。このため、本発明によるスリットはんだ層に形成されうるスリットの本数および構成は多様であり、変更される。
図２に示すように、本発明において、酸化層を蒸発させて金属面から除去する際に生成されるガスの脱気路を提供するために、スリット（slid）はんだ層２１４にスリット２１８，２２４，２２６，２２８が形成される。構造２００のスリット２１８，２２４，２２６，２２８によって形成される脱気路などの脱気路を形成することにより、はんだ接合（特に広い面積の金属面の間に形成されるはんだ接合）を形成する際の従来法の欠点であった、はんだ接合内の空隙の形成を阻止することができる。
はんだ接合の形成時に、はんだ接合を形成するためにはんだが加熱される。はんだが加熱されると、はんだと、はんだ接合により接合しようとしている金属層の間に配されたフラックスが蒸発して、ガスが生成される。ガスを放出するフラックスに、はんだ接合からガスを逃がすための脱出路を提供することによって、本方法は、ガスがはんだ接合に侵入して、空隙が形成される可能性を低下させる（空隙は、本来であればはんだ材料が充填されるべき、はんだ接合内の空気溜まりである）。空隙は、一般に、フラックスガスの排気口としての脱気路を形成しない従来法によって形成されたはんだ接合でみられる。従来の手法と比較した、はんだ接合の形成に関する本発明の重要な利点は、空隙の形成の阻止にある。
空隙により、はんだ接合が不均質となり、はんだ接合の熱特性が局所的に不均一となるため、はんだ接合内に空隙が存在することは望ましくない。例えば、このような特性としては、機械強度、伸縮性、導電率および熱インピーダンスなどがある。特定の特性の有無は、はんだ接合の形成に使用する材料の選択基準となるため、このような予想される特性の変化により、はんだ接合の有効性が低下したり、場合によっては完全に失われることがある。例えば、はんだ接合内に形成される空隙は、導電性または熱伝導性が低いため、はんだ接合内に空隙が存在することにより、はんだ接合が、はんだ接合の導電率または熱発散の規定された仕様を満たさなくなることがある。また、はんだ接合内の空隙は、はんだ接合の機械強度を低下させるため、はんだ接合が設計された耐久条件を満たさなくなることがある。
はんだ接合が、ヒートシンクまたはヒートスプレッダと併せて、能動半導体デバイスに均一な熱の発散を与えることにより、そのデバイスを過熱から保護するために使用される熱界面材料として機能する場合には、はんだ接合の熱特性が特に重要である。このような場合、空隙が存在すると、はんだ接合の熱インピーダンスが実質的に上昇し、半導体デバイスの過熱、破損および故障を引き起こす。本発明は、実質的に空隙のないはんだ接合を形成するための方法を提供することによって、はんだ接合に空隙が存在する場合に発生する問題を防ぐ。
図３において、構造３００は、本発明の一実施形態による、実質的に空隙のないはんだ接合によって接合された２つの例示的な金属面の断面図を示す。構造３００は金属層３０２，３０６を有し、これらは、図１の金属層１０２，１０６にそれぞれ対応している。また、図３には、はんだ接合幅３３４を有するはんだ接合３３２も示されている。はんだ接合３３２は、図１のスリットはんだ層１１４を形成するはんだ材料のアマルガムと、図１の金属面１０４および金属面１０８とはんだ接合との界面に形成された合金とを含む。
本発明のスリットはんだ層１１４の実施形態を使用して、はんだ接合３３２を形成することにより、本発明は、はんだ接合３３２を、望ましくない空隙の実質的に存在しない状態にする。はんだ接合幅３３４が特定の寸法基準を満たすことが望ましい場合には、はんだ接合幅３３４を制御するために、はんだ接合の形成中に、図１に示すように外圧が加えられることがある。
図４を参照すると、図４は、本発明の一実施形態による、はんだ接合内の空隙の形成を阻止するための例示的な方法を示すフローチャートを示す。当業者にとって自明な特定の詳細および特徴はフローチャート４００から省略している。例えば、ステップが、１つ以上のサブステップを有しても、当業界で公知のように、特化した装置または材料が含まれてもよい。フローチャート４００に示すステップ４１０〜４５０は、本発明の一実施形態を説明するために十分であるが、本発明の別の実施形態では、フローチャート４００に示すものとは異なるステップが使用されてもよい。
図４のステップ４１０において、スリットはんだ層（例えば、図１のスリットはんだ層１１４）を形成するために、はんだの層に少なくとも１本のスリットが形成される。上で説明したように、スリットの形成により、スリットはんだ層の加熱中に生成される気化フラックスガスを逃がすための脱気路が形成される。図４のステップ４２０において、はんだ接合を形成する準備として、第１の金属面（例えば、金属面１０４）に第１のフラックス層（例えば、フラックス層１１０）が配される。第１のフラックス層は、はんだ接合の形成前に第１の金属面から酸化層を除去するために設けられる。ステップ４３０において、はんだ接合の形成のために第２の金属面を準備するために、第２の金属面（例えば、金属面１０８）に第２のフラックス層（例えば、フラックス層１１２）が配される。
図４のステップ４４０において、第１の金属面と第２の金属面の間にスリットはんだ層（例えば、スリットはんだ層１１４）が配される。図１を参照すると、フローチャート４００のステップ４４０は、接合の準備として、フラックス層１１０，１１２とそれぞれ接触させて、金属面１０４，１０８の間にスリットはんだ層１１４を挟持させることに対応することがわかるであろう。
図４のステップ４５０において、はんだ接合（例えば、はんだ接合３３２）を形成するために、スリットはんだ層（例えば、スリットはんだ層１１４）が加熱される。はんだが加熱されると、ステップ４２０と４３０でそれぞれ配した第１の金属面にある第１のフラックス層と、第２の金属面にある第２のフラックス層とが、ガスを放出し始める。スリットはんだ層に形成された脱気路は、はんだ接合の形成中に生成されるガスを逃がすための用意された通路となる。この結果、得られるはんだ接合に空隙が形成される可能性が低下し、実質的に空隙のないはんだ接合が形成される。任意選択のステップとして、ステップ４４０のスリットはんだ層の加熱中に、スリットはんだ層に外圧が加えられてもよい。加熱中の外圧の印加は、はんだ接合幅を制御することが望ましい場合に、その制御に使用されうる。
図５を参照すると、図５の構造５００は、本発明の一実施形態による、ヒートスプレッダ５０６と半導体ダイ５５２の間に設けたスリットはんだ層５１４の断面図を示す。図５の構造５００は、金属面５０４を有するバックメタライゼーション層５０２、フラックス層５１０、金属面５０８を有するヒートスプレッダ５０６、およびフラックス層５１２を有し、これらはそれぞれ、図１の金属面１０４を有する金属層１０２、フラックス層１１０、金属面１０８を有する金属層１０６、およびフラックス層１１２に対応している。また、構造５００は、幅５１６を有し、スリット５１８が形成されているスリットはんだ層５１４を更に有し、これらはそれぞれ、図１の幅１１６およびスリット１１８を有するスリットはんだ層１１４に対応している。図５において、メタライゼーション層５０２は半導体ダイ５５２の裏面に形成されており、これは、当業界で公知の方法では、能動面５５４の反対側にある。半導体ダイ５５２は、例えば、熱を発散させるためにヒートスプレッダが必要なマイクロプロセッサの半導体ダイまたは他のタイプの半導体ダイなどである。
図５に示す例示的な実施形態では、スリットはんだ層５１４によって形成するはんだ接合は、半導体ダイ５５２に形成されたメタライゼーション層５０２にヒートスプレッダ５０６を取り付けるために使用される。はんだ接合は、その役割において、半導体ダイの過熱を防ぐため、半導体ダイ５５２からヒートスプレッダ５０６に熱を均一に発散させるために使用される。本発明の実施形態は、スリットはんだ層５１４を使用することによって、半導体ダイ５５２にあるメタライゼーション層５０２と、ヒートスプレッダ５０６との間に、フラックス層５１０および／またはフラックス層５１２のガス放出によって発生する空隙が実質的に存在しないはんだ接合を形成することができる。スリットはんだ層５１４を使用することにより、はんだ接合内の空隙の形成を確実に阻止できるため、半導体ダイ５５２とヒートスプレッダ５０６との間に形成されたはんだ接合は、ダイとヒートスプレッダの間に熱を均一に発散させることができ、有利である。
本願に記載の例示的な実施形態で説明した、はんだ接合内の空隙の形成を阻止するための本発明の方法により、半導体ダイに熱を均一に発散させることができる。はんだ接合内の空隙の形成を阻止するための本発明の方法を使用して熱が均一に発散される、熱からの保護が与えられた製造後の半導体ダイは、例えば回路基板に使用されうる。半導体ダイは、当業界において公知のように、適切な半導体パッケージにパッケージング、すなわち封止および／または封入されうる。
図６は、本発明の１つ以上の実施形態による、はんだ接合内の空隙の形成を阻止するための本発明の方法により、熱が均一に発散される例示的なチップまたはダイを有する例示的な電子システムの図である。電子システム６００は、回路基板６１４に存在し、これを介して相互接続されている、例示的なモジュール６０２，６０４，６０６、ＩＣチップ６０８、別個部品６１０，６１２を備える。一実施形態では、電子システム６００は、１つ以上の回路基板を有しうる。ＩＣチップ６０８はヒートスプレッダを有する半導体ダイであり、このヒートスプレッダは、本発明の一実施形態に従って形成した、実質的に空隙のないはんだ接合を使用することによって、ダイのメタライゼーション層に取り付けられうる。ＩＣチップ６０８は、例えば、マイクロプロセッサ等の回路６１６を備える。
図６に示すように、モジュール６０２，６０４，６０６は回路基板６１４に搭載されており、これらは、例えば、中央処理装置（ＣＰＵ）、グラフィックコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、ビデオ処理モジュール、音声処理モジュール、高周波レシーバ、高周波トランスミッタ、イメージセンサモジュール、電力制御モジュール、電気機械モーター制御モジュール、またはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、あるいは最新の電子回路基板に使用されるほかの任意の種類のモジュールなどである。回路基板６１４は、モジュール６０２，６０４，６０６、別個部品６１０，６１２およびＩＣチップ６０８を相互接続するための多数の相互接続トレース（図６に不図示）を有しうる。
また、図６に示すように、ＩＣチップ６０８は、回路基板６１４に搭載され、例えば、本発明の方法に従って形成した、実質的に空隙のないはんだ接合によってダイに取り付けられたヒートスプレッダを有する任意の半導体ダイを有しうる。一実施形態では、ＩＣチップ６０８が、回路基板６１４に搭載されず、別の回路基板にあるほかのモジュールと相互接続されてもよい。更に図６では、別個部品６１０，６１２が回路基板６１４に搭載されており、これらはそれぞれ、例えば、ＢＡＷフィルタまたはＳＡＷフィルタを含むものなどの離散フィルタ、パワーアンプまたはオペアンプ、トランジスタまたはダイオードなどの半導体デバイス、アンテナ素子、誘導子、コンデンサまたは抵抗器などである。
例えば、電子システム６００は、有線通信デバイス、無線通信デバイス、携帯電話、交換装置、ルータ、リピータ、コーデック、ＬＡＮ、ＷＬＡＮ、ブルートゥース対応デバイス、デジタルカメラ、デジタルオーディオプレーヤおよび／またはレコーダ、デジタルビデオプレーヤおよび／またはレコーダ、コンピュータ、モニタ、テレビジョン受信機、衛星セットトップボックス、ケーブルモデム、デジタル自動車制御システム、デジタル制御家電製品、プリンタ、コピー機、デジタルオーディオまたはビデオレシーバ、高周波トランシーバ、携帯情報端末（ＰＤＡ）、デジタルゲーム機、デジタル試験および／または測定装置、デジタルアビオニクスデバイス、医療用デバイス、デジタル制御医療機器、最新の電子アプリケーションで使用される、ほかの任意の種類のシステム、デバイス、部品またはモジュールなどに使用することができる。
このように、上で説明したように、本発明は、はんだ接合の形成中にフラックスから出るガスを逃がすための用意された通路を提供するために、スリットはんだ層を使用する。この結果、本発明は、はんだ接合内の空隙の形成を有利に阻止する。この結果、本発明によって生成されたはんだ接合は、このような空隙が存在する場合に機械的あるいは熱的に脆弱となる可能性が低下する。したがって、本発明に従って形成したはんだ接合は、空隙を有する従来のはんだ接合よりも有効である。
本発明の上記の説明から、本発明の範囲を逸脱することなく本発明の概念を実施するために、各種の技術を使用することができることは明らかである。また、特定の実施形態の特に参照して本発明を説明したが、本発明の趣旨および範囲を逸脱することなく、形態および細部を変更することができることを、当業者は認めるであろう。このため、記載した実施形態は、あらゆる点で例示に過ぎず、限定するものではないと考えるべきである。また、本発明は、本明細書において記載した特定の実施形態に限られず、本発明の範囲から逸脱することなく、多くの組み替え、変更および置き換えが可能であることも理解されるべきである。
このように、はんだ接合内の空隙の形成を阻止するための方法について説明した。

Claims (10)

  1. ２つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための方法であって、
    スリットはんだ層（２１４）を形成するために、はんだの層に少なくとも１本のスリット（２１８）を形成するステップ（４１０）と、
    ２つの金属面の間に前記スリットはんだ層を配するステップ（４４０）と、
    前記はんだ接合を形成するために、前記スリットはんだ層を加熱するステップ（４５０）と、を有し、
    前記少なくとも１つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する方法。
  2. 前記スリットはんだ層を加熱する前に、前記２つの金属面のそれぞれにフラックス層を配するステップを更に有する請求項１に記載の方法。
  3. 前記スリットはんだ層は、低融点はんだ、中融点はんだ、および高融点はんだからなる群から選択されたはんだを含む請求項１に記載の方法。
  4. 前記スリットはんだ層は約１２ミリメートルの厚さ（１１６）を有する請求項１に記載の方法。
  5. 前記２つの金属面の第１の面は、半導体ダイ（５５２）に形成されたメタライゼーション層（５０２）の表面を含み、前記２つの金属面の第２の面は、ヒートスプレッダ（５０６）の表面を含む請求項１に記載の方法。
  6. ２つの金属面の間に形成されるはんだ接合内の空隙の形成を阻止するための方法であって、
    スリットはんだ層（２１４）を形成するために、はんだの層に少なくとも１本のスリット（２１８）を形成するステップ（４１０）と、
    前記２つの金属面の間に前記スリットはんだ層を配するステップ（４４０）と、
    前記はんだ接合を形成するために、加熱（４５０）とともに前記スリットはんだ層に外圧を加えるステップ（４５０）とを含み、
    前記少なくとも１つのスリットは、前記はんだ接合内の前記空隙の形成を阻止するための前記スリットはんだ層の脱気路を形成する方法。
  7. 前記２つの金属面のそれぞれにフラックス層を配するステップを更に有する請求項６に記載の方法。
  8. 前記スリットはんだ層は、低融点はんだ、中融点はんだ、および高融点はんだからなる群から選択されたはんだを含む請求項６に記載の方法。
  9. 前記スリットはんだ層は約１２ミリメートルの厚さ（１１６）を有する請求項６に記載の方法。
  10. 前記外圧は前記はんだ接合の厚さを制御するために使用される請求項６に記載の方法。
JP2010514818A 2007-06-26 2008-06-26 はんだ接合内の空隙の形成を阻止するための方法 Pending JP2010531738A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/823,056 US8678271B2 (en) 2007-06-26 2007-06-26 Method for preventing void formation in a solder joint
PCT/US2008/007973 WO2009002536A1 (en) 2007-06-26 2008-06-26 Method for preventing void formation in a solder joint

Publications (1)

Publication Number Publication Date
JP2010531738A true JP2010531738A (ja) 2010-09-30

Family

ID=39942806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010514818A Pending JP2010531738A (ja) 2007-06-26 2008-06-26 はんだ接合内の空隙の形成を阻止するための方法

Country Status (9)

Country Link
US (1) US8678271B2 (ja)
JP (1) JP2010531738A (ja)
KR (1) KR101528878B1 (ja)
CN (1) CN101801581A (ja)
DE (1) DE112008001684B4 (ja)
GB (1) GB2463214A (ja)
SG (1) SG182168A1 (ja)
TW (1) TWI448346B (ja)
WO (1) WO2009002536A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022576A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体素子実装部材及び半導体装置
JP2016184756A (ja) * 2016-06-10 2016-10-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6227276B2 (ja) * 2013-05-02 2017-11-08 デクセリアルズ株式会社 保護素子
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
CN204408283U (zh) 2015-02-15 2015-06-17 华为技术有限公司 一种功率放大器的功率管连接结构及功率放大器
US10096595B2 (en) * 2015-10-28 2018-10-09 Globalfoundries Inc. Antenna diode circuit for manufacturing of semiconductor devices
CN108788509A (zh) * 2018-06-01 2018-11-13 广州汉源新材料股份有限公司 一种预成型焊片
CN209572223U (zh) * 2018-09-07 2019-11-01 杭州嘉楠耘智信息科技有限公司 一种计算电路板以及包括该计算电路板的计算设备
US11355429B2 (en) 2020-01-28 2022-06-07 Infineon Technologies Ag Electrical interconnect structure with radial spokes for improved solder void control
DE102020122323A1 (de) * 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
CN112701087B (zh) * 2020-12-17 2024-02-06 苏州通富超威半导体有限公司 一种封装结构及封装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032939B2 (de) 1970-07-03 1975-05-07 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum Auflöten eines Halbleiterkörpers auf einen Träger
JPH03254393A (ja) 1990-02-28 1991-11-13 Taiyo Yuden Co Ltd 溝付きシート状はんだおよびその製造方法
US5354623A (en) * 1991-05-21 1994-10-11 Cook Incorporated Joint, a laminate, and a method of preparing a nickel-titanium alloy member surface for bonding to another layer of metal
JP2732823B2 (ja) * 1995-02-02 1998-03-30 ヴィエルティー コーポレーション はんだ付け方法
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US6848172B2 (en) * 2001-12-21 2005-02-01 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
WO2004017407A1 (de) * 2002-07-31 2004-02-26 Osram Opto Semiconductors Gmbh Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
US7291906B2 (en) * 2002-12-31 2007-11-06 Ki Bon Cha Stack package and fabricating method thereof
US6848610B2 (en) * 2003-03-25 2005-02-01 Intel Corporation Approaches for fluxless soldering
US20070152321A1 (en) * 2005-12-29 2007-07-05 Wei Shi Fluxless heat spreader bonding with cold form solder
US7651938B2 (en) * 2006-06-07 2010-01-26 Advanced Micro Devices, Inc. Void reduction in indium thermal interface material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022576A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体素子実装部材及び半導体装置
US10068821B2 (en) 2012-07-18 2018-09-04 Nichia Corporation Semiconductor component support and semiconductor device
JP2016184756A (ja) * 2016-06-10 2016-10-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置

Also Published As

Publication number Publication date
KR20100047850A (ko) 2010-05-10
US20090001138A1 (en) 2009-01-01
KR101528878B1 (ko) 2015-06-16
GB201000423D0 (en) 2010-02-24
SG182168A1 (en) 2012-07-30
US8678271B2 (en) 2014-03-25
DE112008001684B4 (de) 2022-02-17
TW200914192A (en) 2009-04-01
GB2463214A (en) 2010-03-10
DE112008001684T5 (de) 2010-06-17
CN101801581A (zh) 2010-08-11
TWI448346B (zh) 2014-08-11
WO2009002536A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
JP2010531738A (ja) はんだ接合内の空隙の形成を阻止するための方法
EP1351301B1 (en) Semiconductor built-in millimeter-wave band module
US7875972B2 (en) Semiconductor device assembly having a stress-relieving buffer layer
WO2014148420A1 (ja) パワーモジュール用基板の製造方法
US20120175755A1 (en) Semiconductor device including a heat spreader
US9607923B2 (en) Electronic device having a thermal conductor made of silver between a heat sink and an electronic element, and fabrication method thereof
JP2009266979A (ja) 半導体装置
JP2009158742A (ja) 電子装置
JP2011508456A5 (ja)
WO2007037306A1 (ja) ヒートシンクモジュール及びその製造方法
JP4208863B2 (ja) 半導体装置およびその製造方法
JP5577694B2 (ja) 部品内蔵モジュール
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
WO2005114729A1 (ja) 半導体装置及び配線基板
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP2017183677A (ja) 回路モジュールおよびその製造方法
JP5363361B2 (ja) 半導体装置及びその製造方法
JP2015088683A (ja) 熱接合シート、及びプロセッサ
JP2020129616A (ja) 半導体モジュールの製造方法、及び半導体モジュール
WO2022009300A1 (ja) 絶縁性放熱ブロック付き基板及びその製造方法
JP4762536B2 (ja) 半導体部品及び半導体パッケージ
JP2019009216A (ja) 半導体装置の製造方法および半導体装置
JP5361663B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP2023071204A (ja) パッケージ

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902