KR101528878B1 - 땜납 접합에서의 기공 형성 방지 방법 - Google Patents

땜납 접합에서의 기공 형성 방지 방법 Download PDF

Info

Publication number
KR101528878B1
KR101528878B1 KR1020107001828A KR20107001828A KR101528878B1 KR 101528878 B1 KR101528878 B1 KR 101528878B1 KR 1020107001828 A KR1020107001828 A KR 1020107001828A KR 20107001828 A KR20107001828 A KR 20107001828A KR 101528878 B1 KR101528878 B1 KR 101528878B1
Authority
KR
South Korea
Prior art keywords
solder
slit
layer
solder layer
solder joint
Prior art date
Application number
KR1020107001828A
Other languages
English (en)
Other versions
KR20100047850A (ko
Inventor
패니트 타미루그
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Publication of KR20100047850A publication Critical patent/KR20100047850A/ko
Application granted granted Critical
Publication of KR101528878B1 publication Critical patent/KR101528878B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/16—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating with interposition of special material to facilitate connection of the parts, e.g. material for absorbing or producing gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

개시되는 일 실시예에서, 두 금속 표면 사이에 형성되는 땜납 접합에서의 기공 형성을 방지하는 본 발명은 슬릿 땜납 층(214)이 형성되도록 땜납 층에 적어도 하나의 슬릿(218)을 형성하는 단계(410)와, 두 금속 표면 사이에 슬릿 땜납 층을 위치시키는 단계(440)와, 그리고 땜납 접합이 형성되도록 슬릿 땜납 층을 가열하는 단계(450)를 포함하며, 적어도 하나의 슬릿은 땜납 접합에서의 기공 형성이 방지되도록 가스방출 통로를 형성한다. 땜납 두께에 관하여, 본 발명은 가열(450)과 동시에 외부 압력을 인가(450)하는 단계를 포함한다. 상기 가스방출 통로는 땜납 접합이 형성되는 동안 생성되는 플럭스 가스가 쉽게 배출될 수 있는 길을 제공하도록 형성된다.

Description

땜납 접합에서의 기공 형성 방지 방법{METHOD FOR PREVENTING VOID FORMATION IN A SOLDER JOINT}
본 발명은 일반적으로 금속 표면들을 접합하는 기술 분야에 관한 것이다. 특히, 본 발명은 금속 표면들을 접합시키기 위해 땜납 접합(solder joint)을 형성하는 기술 분야에 관한 것이다.
땜납 접합은 두 금속 물질을 접합시키는데 널리 이용되는데, 이러한 땝납 접합은 전기 전도성, 낮은 열적 임피던스, 그리고 기계적 내구성을 갖는 접합을 제공한다. 땜납 접합은, 그 활용되는 특정 애플리케이션에 따라, 예를 들어, 열 팽창 응력을 수용할 수 있고, 임의의 온도 범위에서 안정된 기계적으로 견고한 접합을 형성할 수 있으며, 내습성이 있고, 그리고 낮은 열적 임피던스를 제공할 수 있는 능력 때문에, 신뢰를 받고 있다. 반도체 디바이스 애플리케이션에서, 마이크로프로세서 반도체 다이와 같은 능동형 디바이스를 히트 스프레더(heat spreader)에 접합시키는데 땜납 접합이 사용될 수 있다. 이와 같이 사용되는 땜납 접합의 가장 만족스러운 성능의 핵심은 열 임퍼던스가 낮고 열 소산(heat dissipation)이 고르다는 것이다.
금속 표면들 간에 땜납 접합을 형성하는 종래 방법은 전형적으로 금속 표면들 상에 플럭스(flux)를 증착시키고, 이러한 표면들 사이에 땜납 물질을 위치시키고, 그리고 땜납 접합이 형성되도록 땜납 물질을 가열하는 것을 포함한다. 종래 방법에서, 땜납이 가열됨에 따라 가스를 방출하는 플럭스는 땜납 물질 안으로 퍼져서 "기공(voids)"을 형성할 수 있는데, 이러한 기공은, 예를 들어, 땜납 접합의 기계적 강도를 감소시킬 수 있다. 반도체 디바이스 애플리케이션에 있어서 더 문제가 되는 것은 땜납 접합 내의 기공이 실질적인 국소 절연체로서 작용하여, 기공 주위의 열적 임피던스를 급격히 증가시킬 수 있다는 것이다. 능동형 반도체 디바이스를 히트 스프레더에 접합시키는데 사용되는 땜납 접합에서의 절연성 기공의 존재는, 예를 들어, 디바이스의 과열 및 손상을 야기하여, 결국 고장을 일으킬 수 있다. 따라서 기공은 땜납 접합의 효과를 바람직하지 않게 감소시킬 수 있다.
땜납 접합에서의 기공 형성을 방지하는 방법이 실질적으로, 첨부된 도면들 중 적어도 하나에 도시되고 그리고/또는 이러한 도면을 참조하여 설명되며, 특허청구범위에서 보다 완전하게 제시된다.
도 1은 본 발명의 일 실시예에 따른, 예시적인 두 금속 표면들 간에 놓인 예시적인 슬릿 땜납 층(slit solder layer)의 단면도를 도시한 것이다.
도 2는 도 1의 상기 슬릿 땜납 층을 절단한 상부 단면도를 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른, 실질적으로 기공이 없는 땜납 접합에 의해 접합된 예시적인 두 금속 표면들의 단면도를 도시한 것이다.
도 4는 본 발명의 일 실시예를 구현하는 전형적인 단계들을 설명하는 흐름도를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른, 예시적인 반도체 다이와 예시적인 히트 스프레더 사이에 위치하는 예시적인 슬릿 땜납 층의 단면도를 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른, 슬릿 땜납 층을 이용하여 히트 스프레더에 접합된 예시적인 칩 또는 다이가 포함된 예시적인 전자 시스템을 나타낸 도면이다.
본 발명은 땜납 접합에서의 기공 형성을 방지하기 위한 방법에 관한 것이다. 다음의 설명은 본 발명의 구현에 수반되는 특정 정보를 포함한다. 관련 기술 분야의 통상의 지식을 가진 자는 본 발명이 본 명세서에서 특정적으로 설명된 바와 다른 방식으로도 구현될 수 있다는 것을 알 수 있다. 더욱이, 본 발명의 몇몇 특정 세부사항은 본 발명을 모호하게 하지 않도록 하기 위해 설명되지 않았다. 본 명세서에서 설명되지 않은 특정 세부사항은 관련 기술 분야의 통상의 지식을 가진 자가 알고 있는 것들이다.
본 명세서의 도면 및 이에 따르는 구체적인 설명은 본 발명에 있어서 단지 예시적인 실시예들에 관한 것이다. 간결한 설명을 위해, 본 발명의 원리를 이용하는, 본 발명의 다른 실시예들은, 본 명세서에서 구체적으로 설명되지 않았고 도면을 통해 구체적으로 도시되지 않았다.
도 1은 본 발명의 일 실시예에 따른, 땜납 접합에 의해 부착될 준비가 된 두 금속 표면들의 단면도를 나타낸다. 도 1의 구조체(100)는 금속 표면(104)을 갖는 금속 층(102)과, 그리고 금속 표면(108)을 갖는 금속 층(106)을 나타낸다. 구조체(100)에 도시된 땜납 접합 결합체는, 예를 들어, 두 금속 층의 접합에 대응될 수 있거나 또는 히트 스프레더를 반도체 다이 상에 형성된 후면 금속피복 층(back metallization layer)에 접합시킨 것에 대응될 수 있다. 금속 층(102) 및 금속 층(106)은 (비록 이들에게만 한정되는 것은 아니지만) 구리, 알루미늄, 및 금을 비롯한 임의의 납땜 가능한 금속을 포함할 수 있다.
또한 구조체(100)에는 플럭스 층들(110 및 112)이 또한 존재한다. 플럭스 층(110)은, 금속 표면(104)과 금속 표면(108) 사이의 땜납 접합의 형성 이전에 금속 표면(104)으로부터의 산화를 제거하기 위해 금속 층(102) 상에 증착될 수 있다. 플럭스 층(110)은 관련 기술 분야에서 알려진 임의의 적절한 플럭스를 포함할 수 있고, 예를 들어, 약활성, 중간활성, 또는 강활성으로 지정된 플럭스들로부터 선택될 수 있다. 유사하게, 플럭스 층(112)도 임의의 적절한 플럭스를 포함할 수 있고, 금속 표면(108)으로부터의 산화 층 제거가 최적화되도록 선택될 수 있다.
도 1에 더 나타난 바와 같이, 구조체(100)는 땜납 층을 포함하며, 땜납 층 내에는 슬릿(118)이 형성되어 슬릿 땜납 층(114)을 형성한다. 슬릿 땜납 층(114)은 형성되는 특정 땜납 접합의 재료 및 환경에 적합한 임의의 땜납을 포함할 수 있다. 더 구체적으로, 슬릿 땜납 층(114)은 인듐과 같은 저용융점 땜납(low melting point solder), 중간용융점 땜납(medium melting point solder), 또는 예를 들어 금과 같은 고용융점 땜납(high melting point solder)을 포함할 수 있다. 슬릿 땜납 층(114)은 또한 주석-납 땜납과 같은, 전자 부품들을 결합하는데 종래 사용된 임의의 땜납도 포함할 수 있다. 슬릿 땜납 층(114)은 두께(116)를 가지는데, 이 두께는 특정 애플리케이션의 요건에 따라 일정 범위의 값을 가질 수 있다. 예를 들어, 슬릿 땜납 층(114)의 두께(116)는 약 12 밀리미터일 수 있다.
도 1에서의 땜납 층(114) 내의 슬릿(118)은 땜납 접합을 형성하기 위해 슬릿 땜납 층(114)이 가열됨에 따라 플럭스 층들(110 및 112)의 가스를 방출시키기 위한 길을 제공하는 가스방출 통로를 형성한다. 도 1은 또한 가열 동안 슬릿 땜납 층(114)에 선택적으로 인가될 수 있는 외력을 나타내는 압력(120) 선들을 포함한다. 가열 동안 외부 압력(120)을 인가함으로써, 금속 표면들(104 및 108) 간의 간격인 땜납 접합 두께(122)는, 최종 땜납 접합 두께가 특정 애플리케이션의 요구된 사양에 맞도록 제어될 수 있다.
도 2를 참조하면, 도 2의 구조체(200)는 도 1의 절단선 2-2를 따라 절단된 슬릿 땜납 층(114)의 상부 단면도를 나타낸다. 도 2의 슬릿 땜납 층(214) 및 슬릿(218)은 도 1의 슬릿 땜납 층(114) 및 슬릿(118)에 각각 대응한다. 슬릿 땜납 층(214)은 중심 영역(230)과 슬릿(218, 224, 226, 및 228)을 갖는다. 도 1의 절단선 2-2의 위치로부터 명백하듯이, 도 2의 구조체(200)는 슬릿 땜납 층(114)의 대략 중간 위치로부터 획득된 슬릿 땜납 층(114)의 단면을 도시한다. 또한, 도 1에서의 슬릿 땜납 층(114)의 단면도는 도 2에서의 슬릿 땜납 층(214)의 슬릿(226 및 228)을 따라 절단된 단면도에 대응한다.
도 2에 보인 본 발명의 실시예에서, 슬릿들(218, 224, 226, 및 228)은 슬릿 땜납 층(214) 내에 형성되어, 플럭스 가스방출을 위한 출구를 제공하는 가스방출 통로를 형성한다. 슬릿들(218, 224, 226, 및 228)은 땜납 물질의 적절한 부분들을 제거하는 에칭 공정 또는 다른 적절한 방법을 이용하여 형성될 수 있다. 슬릿 땜납 층(214)에서, 중심 영역(230)은 원래 상태를 유지하여, 슬릿 땜납 층(214)이 단일층으로 처리될 수 있도록 한다. 다른 실시예들에서, 본 발명의 슬릿 땜납 층은 네 개보다 적거나 많은 슬릿들을 가질 수 있거나, 또는 하나 이상의 슬릿들에 의해 둘 이상의 개별 조각으로 분할될 수 있다. 일 실시예에서, 슬릿 땜납 층에 형성되는 슬릿들은 전체적으로 스타버스트(srarburst) 모양으로 될 수 있다. 따라서, 본 발명에 따른 슬릿 땜납 층에 형성될 수 있는 슬릿의 개수와 형태는 무수히 많고 다양하다.
도 2에 보인 바와 같이, 본 발명은 슬릿 땜납 층(214) 내에 슬릿들(218, 224, 226, 및 228)을 형성하여, 금속 표면으로부터의 산화층의 휘발성 제거 동안 형성되는 가스들의 가스방출 통로를 제공한다. 구조체(200)에서의 슬릿들(218, 224, 226, 및 228)에 의해 형성되는 가스방출 통로와 같은 가스방출 통로의 형성으로 땜납 접합의 기공 형성이 방지되는데, 이러한 기공 형성은 땜납 접합, 특히 커다란 금속 표면들 사이에 형성되는 땜납 접합을 형성하기 위한 종래 방법에서 발생되는 문제이다.
땜납 접합의 형성 동안, 땜납은 땜납 접합을 형성하기 위하여 가열된다. 땜납이 가열됨에 따라, 땜납 접합에 의해 접합되는 땜납과 금속 층 사이에 증착된 플럭스가 증발되는데, 이로 인해 가스가 형성된다. 가스를 방출하는 플럭스에 대해 배기 통로(이것은 땜납 접합으로부터 발생하는 가스를 밖으로 배출시킴)를 제공함으로써, 본 방법 발명은 가스가 땜납 접합에 침투하여 기공을 형성할 가능성을 줄이는데, 이러한 기공들은, 형성되지 않는 경우 땜납 물질에 의해 채워졌을 땜납 접합에서의 공기 구멍들이다. 기공은 종래 방법에 의해 제조되는 땜납 접합에서 일반적으로 발견되며, 종래 방법은 플럭스 가스를 위한 배출구로서 가스방출 통로의 생성을 포함하지 않는다. 땜납 접합을 형성하는 종래 방법에 비하여 본 발명이 가지는 현저한 장점은 기공 형성의 방지이다.
땜납 접합에 있어서 기공 형성은 바람직하지 못한데, 왜냐하면 기공은 땜납 접합을 불균일하게 만들고, 이로 인해 땜납 접합의 열적 특성에 있어서 국소적 불규칙성을 일으키기 때문이다. 이러한 특성으로는, 예를 들어, 기계적 강도, 팽창 및 수축 능력, 전기 전도성, 그리고 열적 임피던스가 있을 수 있다. 어떤 특성의 존재 또는 부존재는 땜납 접합 형성에 이용되는 물질에 대한 선택 기준이 되므로, 예측했던 특성이 변경되면 땜납 접합의 유효성이 손상될 수 있으며 심지어 완전히 훼손될 수 있다. 땜납 접합에 형성된 기공은 전기 전도도 및 열 전도도가 안 좋은 전도체이기 때문에, 예를 들어, 땜납 접합에서의 기공의 존재는 땜납 접합에 대해 설정된 전기 전도도 혹은 열 소산 사양을 충족시키는 것을 방해할 수 있다. 땜납 접합에서의 기공은 또한 그 기계적 강도를 감소시키고, 이로 인해 땜납 접합이 내구성을 갖도록 설계된 조건들을 만족시키지 않을 수 있다.
땜납 접합의 열적 특성은, 땜납 접합이, 히트 싱크(heat sink) 또는 히트 스프레더와 결합하여 고른 열 소산을 제공함으로써 능동형 반도체 디바이스를 과열로부터 보호하기 위해 사용되는 열적 인터페이스 물질로서의 기능을 수행할 때, 특히 중요하다. 그런 점에서, 기공의 존재는 땜납 접합의 열적 임피던스를 실질적으로 증가시켜 반도체 디바이스의 과열, 손상, 그리고 고장을 일으킬 수 있다. 본 발명은 실질적으로 기공이 없는 땜납 접합을 제조하는 방법을 제공함으로써 땜납 접합 내에서의 기공의 존재에 의해 일어나는 문제를 방지한다.
도 3에서의 구조체(300)는, 본 발명의 일 실시예에 따른, 실질적으로 기공 없는 땜납 접합에 의해 접합된 예시적인 두 금속 표면들의 단면도를 나타낸다. 구조체(300)는 금속 층들(302 및 306)을 포함하는데, 도 1의 금속 층들(102 및 106)에 각각 대응한다. 또한, 도 3에는 땜납 접합 두께(334)를 갖는 땜납 접합(332)이 나타나 있다. 땜납 접합(332)은, 도 1에서의 슬릿 땜납 층(114)을 형성하는 땜납 물질의 아말감과, 그리고 도 1에서의 금속 표면(104) 및 금속 표면(108)과의 인터페이스에서 생성되는 합금을 포함할 수 있다.
땜납 접합(332)을 형성하기 위해 본 발명의 슬릿 땜납 층(114)의 실시예를 이용함으로써, 본 발명은 땜납 접합(332)에 내에 바람직하지 않은 기공이 실질적으로 없도록 한다. 어떤 치수 조건을 만족시키는 땜납 접합 두께(334)가 요구되는 경우에, 땜납 접합 두께(334)를 제어하기 위해 도 1에 보인 바와 같이 땜납 접합이 형성되는 동안 외부 압력이 인가될 수 있다.
이제 도 4를 참조하면, 도 4는 본 발명의 일 실시예에 따른, 땜납 접합에서의 기공 형성을 방지하는 예시적인 방법을 설명하는 흐름도를 나타낸다. 관련 기술 분야의 통상의 지식을 가진 자에게 명백한 다소의 세부사항 및 특징은 흐름도(400)에서 설명되지 않았다. 예를 들어, 관련 기술 분야에서 알려진 바와 같이, 임의의 단계가 하나 이상의 하위 단계들을 포함할 수 있거나 또는 특수 장비 혹은 물질을 포함할 수 있다. 흐름도(400)에 보인 단계(410) 내지 단계(450)는 본 발명의 일 실시예를 설명하는데 충분하고, 본 발명의 다른 실시예들은 흐름도(400)에 보인 것과는 다른 단계를 사용할 수 있다.
도 4의 단계(410)에서, 적어도 하나의 슬릿이 슬릿 땜납 층, 예를 들어, 도 1의 슬릿 땜납 층(114)이 형성되도록 땜납 층에 형성된다. 앞서 설명된 바와 같이, 슬릿 생성은 슬릿 땜납 층을 가열하는 동안 생성되는 플럭스 휘발 가스를 배출할 수 있는 가스방출 통로를 형성한다. 도 4의 단계(420)에서, 제 1 플럭스 층, 예를 들어 플럭스 층(110)은 땜납 접합의 생성을 위한 준비로서 제 1 금속 표면, 예를 들어 금속 표면(104) 상에 증착된다. 제 1 플럭스 층은 땜납 접합 형성 전에 제 1 금속 표면으로부터 산화층을 제거하기 위해 제공된다. 단계(430)에서, 제 2 플럭스 층, 예를 들어 플럭스 층(112)이 제 2 금속 표면, 예를 들어 금속 표면(108) 상에 증착되어, 땜납 접합의 형성을 위한 제 2 금속 표면을 준비한다.
도 4의 단계(440)에서, 슬릿 땜납 층, 예를 들어 슬릿 땜납 층(114)이 제 1 금속 표면과 제 2 금속 표면 사이에 배치된다. 도 1을 참조하면, 흐름도(400)의 단계(440)는, 금속 표면들(104 및 108)(이들 각각은 접합에 대한 준비로서 각각의 플럭스 층들(110 및 112)과 접촉하고 있음) 사이에 슬릿 땜납 층(114)을 삽입하는 것에 대응한다는 것을 알 수 있다.
도 4의 단계(450)에서, 슬릿 땜납 층, 예를 들어 슬릿 땜납 층(114)은 땜납 접합, 예를 들어 땜납 접합(332)을 형성하기 위해 가열된다. 땜납이 가열됨에 따라, 단계(420) 및 단계(430)에서 제 1 금속 표면 및 제 2 금속 표면 상에 각각 증착된 제 1 플럭스 층 및 제 2 플럭스 층은 가스를 방출하기 시작한다. 슬릿 땜납 층에 형성된 가스방출 통로는 땜납 접합이 형성되는 동안 형성되는 가스를 쉽게 배출시킬 수 있는 통로를 제공한다. 결과적으로, 결과물인 땜납 접합에 기공이 형성될 확률이 더 낮아지고, 실질적으로 기공 없는 땜납 접합이 만들어진다. 선택적 단계로서, 단계(440)에서 슬릿 땜납 층을 가열하는 동안 슬릿 땜납 층에 외부 압력이 인가될 수 있다. 가열 동안 외부 압력을 인가하는 것은, 땜납 접합의 두께의 제어가 요구되는 경우에, 땜납 접합의 두께를 제어하기 위해 사용될 수 있다.
도 5를 참조하면, 도 5의 구조체(500)는 본 발명의 일 실시예에 따른, 히트 스프레더(506)와 반도체 다이(552) 사이에 위치하는 슬릿 땜납 층(514)의 단면도를 나타낸다. 도 5에서의 구조체(500)는, 금속 표면(504)을 갖는 후면 금속피복 층(502), 플럭스 층(510), 금속 표면(508)을 갖는 히트 스프레더(506), 그리고 플럭스 층(512)을 포함하며, 이것은 각각 도 1에서의 금속 표면(104)을 갖는 금속 층(102), 플럭스 층(110), 금속 표면(108)을 갖는 금속 층(106), 그리고 플럭스 층(112)에 대응한다. 더욱이, 구조체(500)는 두께(516)를 갖는 슬릿 땜납 층(514)(여기에 슬릿(518)이 생성됨)을 더 포함하며, 이것은 각각 도 1에서 두께(116)를 갖는 슬릿 땜납 층(114), 그리고 슬릿(118)에 대응한다. 도 5에서, 금속피복 층(502)은, 관련 기술 분야에서 알려진 방식으로, 활성 표면(554)의 반대편에 있는, 반도체 다이(552)의 후면에 형성될 수 있다. 반도체 다이(552)는, 예를 들어, 열을 소산시키기 위해 히트 스프레더를 요구하는 마이크로프로세서 반도체 다이 또는 다른 타입의 반도체 다이일 수 있다.
도 5에 보인 예시적인 실시예에서, 슬릿 땜납 층(514)에 의해 형성될 땜납 접합은 히트 스프레더(506)를 반도체 다이(552) 상에 형성된 금속피복 층(502)에 접합하는데 사용된다. 그 역할에 있어서, 땜납 접합은 반도체 다이의 과열이 방지되도록 반도체 다이(552)로부터 히트 스프레더(506)로 열을 균일하게 소산시킬 수 있다. 슬릿 땜납 층(514)을 이용함으로써, 본 발명의 일 실시예는 플럭스 층(510) 및/또는 플럭스 층(512)의 가스방출에 의하여 일어나는 기공이 실질적으로 없는, 반도체 다이(552) 상의 금속피복 층(502)과 히트 스프레더(506) 사이의 땜납 접합을 형성할 수 있다. 슬릿 땜납 층(514)을 사용하여, 땜납 접합에서의 기공 형성을 확실하게 방지함으로써, 반도체 다이(552)와 히트 스프레더(506) 사이에 형성된 땜납 접합은 반도체 다이와 히트 스프레더 사이에 균일한 열 소산을 제공할 수 있는 장점이 있다.
본 명세서에서 나타난 예시적인 실시예들에서 설명된, 땜납 접합에서의 기공 형성을 방지하는 본 발명의 방법으로 인해, 고른 열 소산을 갖는 반도체 다이가 제공된다. 땜납 접합에서 기공 형성을 방지하는 본 발명의 방법을 이용함으로써 고른 열 소산을 갖도록, 제조되고 열로부터 보호되는 반도체 다이가, 예를 들어, 회로 기판 상에 사용될 수 있다. 반도체 기판은 패키징될 수 있는데, 즉, 관련 기술 분야에서 알려진 바와 같이, 적절한 반도체 패키지에 포함될 수 있고 그리고/또는 밀봉될 수 있다.
도 6은, 본 발명의 하나 이상의 실시예들에 따른, 땜납 접합에서 기공 형성을 방지하는 본 발명의 방법으로 인해, 균일한 열 소산을 갖는 예시적인 칩 또는 다이를 포함하는 예시적인 전자 시스템의 도면이다. 전자 시스템(600)은 회로 기판(614) 내에 상주하며 아울러 회로 기판(614)을 통해 상호 연결되는 예시적인 모듈(602, 604, 및 606), IC 칩(608), 개별 컴포넌트(610 및 612)를 포함한다. 일 실시예에서, 전자 시스템(600)은 하나보다 많은 회로 기판을 포함할 수 있다. IC 칩(608)은 히트 스프레더를 포함하는 반도체 다이일 수 있는데, 히트 스프레더는 본 발명의 일 실시예에 따라 형성된 실질적으로 기공 없는 땜납 접합을 이용함으로써 반도체 다이 상의 금속피복 층에 접합될 수 있다. IC 칩(608)은 회로(616)를 포함할 수 있는 데, 이 회로(616)는 예를 들어, 마이크로프로세서일 수 있다.
도 6에 도시된 바와 같이, 모듈들(602, 604, 및 606)이 회로 기판(614) 상에 장착되고, 각각은, 예를 들어, 중앙처리장치(Central Processing Unit, CPU), 그래픽 제어기, 디지털 신호 처리기(Digital Signal Processor, DSP), 주문형 집적회로(Application Specific Integrated Circuit, ASIC), 비디오 처리 모듈, 오디오 처리 모듈, RF 수신기, RF 송신기, 이미지 센서 모듈, 전력 제어 모듈, 전기기계 모터 제어 모듈, 혹은 현장 프로그래밍가능 게이트 어레이(Field Programmable Gate Array, FPGA), 또는 현대의 전자 회로 기판들에서 사용되는 임의의 다른 종류의 모듈일 수 있다. 회로 기판(614)은 모듈들(602, 604, 및 606), 개별 컴포넌트(610 및 612), 그리고 IC 칩(608)을 상호연결하기 위해 (도 6에 도시되지는 않았지만) 다수의 상호연결 선들을 포함할 수 있다.
도 6에 또한 도시된 바와 같이, IC 칩(608)은 회로 기판(614) 상에 장착되고, 예를 들어, 본 발명의 방법에 의해 형성되는 실질적으로 기공 없는 땜납 접합에 의해 반도체 다이에 부착되는 히트 스프레더가 포함된 임의의 반도체 다이를 포함할 수 있다. 일 실시예에서, IC 칩(608)은 회로 기판(614) 상에 장착되지 않을 수 있고, 다른 회로 기판들 상의 다른 모듈들과 상호연결될 수 있다. 도 6에 더 도시된 바와 같이, 별개 컴포넌트들(610 및 612)이 회로 기판(614) 상에 장착되고, 각각은, 예를 들어, BAW 또는 SAW 필터 등과 같은 것을 포함하는 이산 필터, 전력 증폭기 혹은 연산 증폭기, 트랜지스터 혹은 다이오드 등과 같은 반도체 디바이스, 안테나 소자, 인덕터, 커패시터, 또는 저항일 수 있다.
전자 시스템(600)은, 예를 들어, 유선 통신 디바이스, 무선 통신 디바이스, 셀 폰(cell phone), 스위칭 디바이스, 라우터, 리피터(repeater), 코덱, LAN, WLAN, 블루투스 가능 디바이스, 디지털 카메라, 디지털 오디오 재생기 및/또는 녹음기, 디지털 비디오 재생기 및/또는 녹화기, 컴퓨터, 모니터, 텔레비전 세트, 위성 셋탑 박스, 케이블 모뎀, 디지털 자동차 제어 시스템, 디지털 제어 가정용 기기, 프린터, 복사기, 디지털 오디오 또는 비디오 수신기, RF 송수신기, 개인 정보 단말기(Personal Digital Assistant, PDA), 디지털 게임용 디바이스, 디지털 테스트 및/또는 측정 기기, 디지털 항공 전자 디바이스, 의료 기기, 또는 디지털 제어 의료 장비, 또는 현대 전자 기술 애플리케이션에서 이용되는 임의의 다른 종류의 시스템, 디바이스, 컴포넌트 또는 모듈에서 이용될 수 있다.
그러므로 앞서 설명된 바와 같이, 본 발명은 땜납 접합이 형성되는 동안 플럭스 방출가스를 쉽게 배출시키는 통로를 제공하기 위해 슬릿 땜납 층을 이용한다. 결과적으로, 본 발명은 땜납 접합에서의 기공 형성을 방지할 수 있는 장점이 있다. 결과적으로, 본 발명에 따라 제조되는 땜납 접합에서는, 이러한 기공의 존재로 인한 기계적 손상 혹은 열적 손상이 줄어든다. 결과적으로, 본 발명에 따라 제조된 땜납 접합은 기공을 포함하는 종래 땜납 접합과 비교하여 볼 때 더 효과적이다.
본 발명의 앞서의 설명으로부터, 다양한 기술들이 본 발명의 범위를 벗어남이 없이 본 발명의 개념을 구현하는데 이용될 수 있음은 명백하다. 더구나, 본 발명은 일정 실시예들을 특히 참조하여 설명되었지만, 관련 기술 분야의 통상의 지식을 가진 자는 본 발명의 사상 및 범위를 벗어남이 없이 그 형태와 세부적 사항에 있어서 변경이 가능함을 알 수 있다. 따라서, 설명된 실시예들은 모든 점에서 예시적인 것일 뿐 한정적 의미로 해석되어서는 안 된다. 또한 본 발명은 본 명세서에서 설명되는 특정 실시예들로만 한정되지 않고, 본 발명의 범위를 벗어남이 없이 많은 재구성, 수정, 그리고 대체가 가능함이 이해돼야 한다.
이와 같이, 땜납 접합에서의 기공 형성을 방지하는 방법이 설명되었다.

Claims (10)

  1. 두 금속 표면들 사이에 형성되는 땜납 접합에서의 기공 형성을 방지하는 방법으로서,
    슬릿 땜납 층(slit solder layer)(214)이 형성되도록 땜납 층에 적어도 하나의 슬릿(218)을 형성하는 단계(410) -상기 적어도 하나의 슬릿은 상기 슬릿 땜납 층을 완전히 통해 연장하되, 상기 슬릿 땜납 층(214)이 단일층으로 처리될 수 있도록 상기 슬릿 땜납 층(214)의 중심 영역(230)은 원래 상태를 유지하며- ;
    상기 두 금속 표면들 사이에 상기 슬릿 땜납 층을 위치시키는 단계(440); 및
    상기 땜납 접합이 형성되도록 상기 슬릿 땜납 층을 가열하는 단계(450)
    를 포함하여 구성되며,
    상기 적어도 하나의 슬릿은, 상기 땜납 접합에서의 상기 기공 형성이 방지되도록 상기 슬릿 땜납 층에 가스방출 통로를 형성하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  2. 제1항에 있어서,
    상기 슬릿 땜납 층을 가열하기 전에 상기 두 금속 표면들 각각에 플럭스 층(flux layer)을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  3. 제1항에 있어서,
    상기 슬릿 땜납 층은 저용융점 땜납, 중간용융점 땜납, 그리고 고용융점 땜납으로 구성되는 그룹으로부터 선택된 땜납을 포함하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  4. 제1항에 있어서,
    상기 슬릿 땜납 층의 두께(116)는 12 밀리미터인 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  5. 제1항에 있어서,
    상기 두 금속 표면들 중 제 1 표면은 반도체 다이(552) 상에 형성된 금속피복 층(502)의 표면을 포함하고, 그리고 상기 두 금속 표면들 중 제 2 표면은 히트 스프레더(heat spreader)(506) 상의 표면을 포함하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  6. 두 금속 표면들 사이에 형성되는 땜납 접합에서의 기공 형성을 방지하는 방법으로서,
    슬릿 땜납 층(214)이 형성되도록 땜납 층에 적어도 하나의 슬릿(218)을 형성하는 단계(410) -상기 적어도 하나의 슬릿은 상기 슬릿 땜납 층을 완전히 통해 연장하되, 상기 슬릿 땜납 층(214)이 단일층으로 처리될 수 있도록 상기 슬릿 땜납 층(214)의 중심 영역(230)은 원래 상태를 유지하며- ;
    상기 두 금속 표면들 사이에 상기 슬릿 땜납 층을 위치시키는 단계(440); 및
    상기 땜납 접합이 형성되도록 상기 슬릿 땜납 층을 가열(450)하고 동시에 상기 슬릿 땜납 층에 외부 압력을 인가(450)하는 단계
    를 포함하여 구성되며,
    상기 적어도 하나의 슬릿은, 상기 땜납 접합에서의 상기 기공 형성이 방지되도록 상기 슬릿 땜납 층에 가스방출 통로를 형성하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  7. 제6항에 있어서,
    상기 두 금속 표면들 각각에 플럭스 층을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  8. 제6항에 있어서,
    상기 슬릿 땜납 층은 저용융점 땜납, 중간용융점 땜납, 그리고 고용융점 땜납으로 구성되는 그룹으로부터 선택된 땜납을 포함하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  9. 제6항에 있어서,
    상기 슬릿 땜납 층의 두께(116)는 12 밀리미터인 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
  10. 제6항에 있어서,
    상기 외부 압력을 이용하여 상기 땜납 접합의 두께를 제어하는 것을 특징으로 하는 땜납 접합에서의 기공 형성 방지 방법.
KR1020107001828A 2007-06-26 2008-06-26 땜납 접합에서의 기공 형성 방지 방법 KR101528878B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/823,056 2007-06-26
US11/823,056 US8678271B2 (en) 2007-06-26 2007-06-26 Method for preventing void formation in a solder joint
PCT/US2008/007973 WO2009002536A1 (en) 2007-06-26 2008-06-26 Method for preventing void formation in a solder joint

Publications (2)

Publication Number Publication Date
KR20100047850A KR20100047850A (ko) 2010-05-10
KR101528878B1 true KR101528878B1 (ko) 2015-06-16

Family

ID=39942806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001828A KR101528878B1 (ko) 2007-06-26 2008-06-26 땜납 접합에서의 기공 형성 방지 방법

Country Status (9)

Country Link
US (1) US8678271B2 (ko)
JP (1) JP2010531738A (ko)
KR (1) KR101528878B1 (ko)
CN (1) CN101801581A (ko)
DE (1) DE112008001684B4 (ko)
GB (1) GB2463214A (ko)
SG (1) SG182168A1 (ko)
TW (1) TWI448346B (ko)
WO (1) WO2009002536A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
JP6227276B2 (ja) * 2013-05-02 2017-11-08 デクセリアルズ株式会社 保護素子
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
CN204408283U (zh) 2015-02-15 2015-06-17 华为技术有限公司 一种功率放大器的功率管连接结构及功率放大器
US10096595B2 (en) * 2015-10-28 2018-10-09 Globalfoundries Inc. Antenna diode circuit for manufacturing of semiconductor devices
JP6128267B2 (ja) * 2016-06-10 2017-05-17 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
CN108788509A (zh) * 2018-06-01 2018-11-13 广州汉源新材料股份有限公司 一种预成型焊片
CN209572223U (zh) * 2018-09-07 2019-11-01 杭州嘉楠耘智信息科技有限公司 一种计算电路板以及包括该计算电路板的计算设备
US11355429B2 (en) 2020-01-28 2022-06-07 Infineon Technologies Ag Electrical interconnect structure with radial spokes for improved solder void control
DE102020122323A1 (de) * 2020-08-26 2022-03-03 Infineon Technologies Ag Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben
CN112701087B (zh) * 2020-12-17 2024-02-06 苏州通富超威半导体有限公司 一种封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254393A (ja) * 1990-02-28 1991-11-13 Taiyo Yuden Co Ltd 溝付きシート状はんだおよびその製造方法
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032939B2 (de) 1970-07-03 1975-05-07 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum Auflöten eines Halbleiterkörpers auf einen Träger
US5354623A (en) * 1991-05-21 1994-10-11 Cook Incorporated Joint, a laminate, and a method of preparing a nickel-titanium alloy member surface for bonding to another layer of metal
JP2732823B2 (ja) * 1995-02-02 1998-03-30 ヴィエルティー コーポレーション はんだ付け方法
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
US6848172B2 (en) * 2001-12-21 2005-02-01 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
WO2004017407A1 (de) * 2002-07-31 2004-02-26 Osram Opto Semiconductors Gmbh Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
US7291906B2 (en) * 2002-12-31 2007-11-06 Ki Bon Cha Stack package and fabricating method thereof
US6848610B2 (en) * 2003-03-25 2005-02-01 Intel Corporation Approaches for fluxless soldering
US20070152321A1 (en) * 2005-12-29 2007-07-05 Wei Shi Fluxless heat spreader bonding with cold form solder
US7651938B2 (en) * 2006-06-07 2010-01-26 Advanced Micro Devices, Inc. Void reduction in indium thermal interface material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254393A (ja) * 1990-02-28 1991-11-13 Taiyo Yuden Co Ltd 溝付きシート状はんだおよびその製造方法
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader

Also Published As

Publication number Publication date
KR20100047850A (ko) 2010-05-10
US20090001138A1 (en) 2009-01-01
JP2010531738A (ja) 2010-09-30
GB201000423D0 (en) 2010-02-24
SG182168A1 (en) 2012-07-30
US8678271B2 (en) 2014-03-25
DE112008001684B4 (de) 2022-02-17
TW200914192A (en) 2009-04-01
GB2463214A (en) 2010-03-10
DE112008001684T5 (de) 2010-06-17
CN101801581A (zh) 2010-08-11
TWI448346B (zh) 2014-08-11
WO2009002536A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
KR101528878B1 (ko) 땜납 접합에서의 기공 형성 방지 방법
CN101740562B (zh) 划线中的散热器结构
KR102164533B1 (ko) 인터포저 구조물을 포함하는 집적화된 전자 장치 및 그 제조 방법
JPH08340061A (ja) ボール・グリッド・アレイ・パッケージ
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
US9076749B2 (en) Electronic system comprising stacked electronic devices comprising integrated-circuit chips
JP2009117450A (ja) モジュールおよびその製造方法
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
US20140342501A1 (en) Package stacks and methods of manufacturing the same
US7042083B2 (en) Package substrate and a flip chip mounted semiconductor device
US11272618B2 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US20040048415A1 (en) Fabrication method for a semiconductor CSP type package
JP2008124158A (ja) 絶縁基板およびその製造方法、ならびに半導体装置の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
WO2005114729A1 (ja) 半導体装置及び配線基板
CN101441992A (zh) 半导体器件及其制造方法
JP2007142026A (ja) インターポーザとその製造方法及び半導体装置
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
CN112614814B (zh) 功率芯片散热封装结构及其制作方法
JP2010016291A (ja) 配線基板及び半導体装置の製造方法
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US20080066954A1 (en) Printed circuit board for package and manufacturing method thereof
US7446399B1 (en) Pad structures to improve board-level reliability of solder-on-pad BGA structures
JP7468208B2 (ja) 半導体装置および半導体モジュール
TWI512909B (zh) 基板結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee