JPH11204694A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11204694A
JPH11204694A JP10021396A JP2139698A JPH11204694A JP H11204694 A JPH11204694 A JP H11204694A JP 10021396 A JP10021396 A JP 10021396A JP 2139698 A JP2139698 A JP 2139698A JP H11204694 A JPH11204694 A JP H11204694A
Authority
JP
Japan
Prior art keywords
semiconductor element
thin plate
inner lead
thickness
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10021396A
Other languages
English (en)
Other versions
JP3147071B2 (ja
Inventor
Takehito Inaba
健仁 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02139698A priority Critical patent/JP3147071B2/ja
Priority to EP99100733A priority patent/EP0930646A3/en
Priority to US09/233,003 priority patent/US6093958A/en
Priority to KR10-1999-0001384A priority patent/KR100382966B1/ko
Publication of JPH11204694A publication Critical patent/JPH11204694A/ja
Application granted granted Critical
Publication of JP3147071B2 publication Critical patent/JP3147071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージサイズに対して半導体素子の占有
率が低い場合、樹脂封止時に巻き込みボイドが発生して
製造歩留りが低下していた。 【解決手段】 半導体素子１Ｂの外周部には、半導体素
子１Ｂとほぼ同一の厚さを有する薄板９を設け、これを
接着テープ４によりリードフレーム３のインナリード３
１に接着する。封止樹脂層６の上下のバランスの不均一
な領域ｄは小さくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードオンチップ
（ＬＯＣ）構造半導体装置その製造方法に関する。
【０００２】従来、ダイナミックランダムアクセスメモ
リ（ＤＲＡＭ）等のメモリ素子の大容量化により、半導
体素子自体のサイズも大型化し、パッケージに対する半
導体素子占有率も飛躍的に高まっており、近年、パッケ
ージに対する半導体素子占有率が高い商品に対するパッ
ケージ設計技術として、ＬＯＣ構造のパッケージ構造が
採用されてきた。
【０００３】一方、拡散技術の進歩により、半導体素子
のシュリンクが可能となり、同一容量の半導体素子サイ
ズは年々小さくなってきている。
【０００４】ところが、パッケージの外形サイズは標準
化されており、従って、半導体素子のサイズが小さくな
っても、パッケージの外形サイズが小さくなることは極
一部を除いてほとんどない。従って、製品ライフの成熟
期になると、ＬＯＣ構造パッケージでありながら、パッ
ケージに対する半導体素子占有率の低いパッケージが出
現するようになる。
【０００５】図８は第１の従来のＬＯＣ構造パッケージ
を用いた半導体装置の平面図、図９は図８のＩＸ−ＩＸ
線断面図である。
【０００６】図８、図９において、パッケージサイズに
対する占有率が大きい半導体素子１Ａの中央部に電極２
が１列に配置されている。リードフレーム３は、インナ
リード３１、アウタリード３２及びバスバ３３よりな
る。インナリード３１の先端は接着テープ４によって半
導体素子１に固定され、インナリード３１はボンディン
グワイヤ５によって電極２に接続されている。バスバ３
３は電極２とインナリード３１との間に設けられ、この
場合、ボンディングワイヤ５がバスバ３３上を通過す
る。
【０００７】アウタリード３２は図８に示すごとく、パ
ッケージ断面の中央部よりずれた位置より導出されてい
る。
【０００８】インナリード３１上の封止樹脂層６の厚さ
ａと半導体素子１Ａ下の封止樹脂層６の厚さｂとを均一
にする。また、インナリード３１上の封止樹脂層６の厚
さａとインナリード３下の封止樹脂層６の厚さｃとは不
均一であるが、パッケージに対する半導体素子１Ａの占
有率が高いために、封止樹脂層６のバランスの均一な領
域ｄは非常に小さい。
【０００９】なお、図１０における７は吊りピンであ
る。
【００１０】図１１は第２の従来のＬＯＣ構造パッケー
ジを用いた半導体装置の平面図、図１２は図１１のＸＩ
−ＸＩ線断面図である。
【００１１】図１１、図１２において、パッケージサイ
ズに対する占有率が小さい半導体素子１Ｂをパッケージ
に搭載している。この場合、パッケージに対する半導体
素子１Ｂの占有率が高いために、封止樹脂層８のバラン
スの均一な領域ｄは非常に大きい。
【００１２】図１２を参照して図１０、図１１の半導体
装置の製造方法を説明する。
【００１３】始めに、図１２の（Ａ）を参照すると、電
極２を有する半導体素子１Ｂと、インナリード３１、ア
ウタリード３２、バスバ３３よりなるリードフレーム３
とを準備する。次に、インナリード３１に接着テープ４
を貼り付け、半導体素子１Ｂをリードフレーム３に接着
する。
【００１４】次に、図１２の（Ｂ）を参照すると、半導
体素子１Ｂの電極２とインナリード３１とをボンディン
グワイヤ５によって接続する。
【００１５】次に、図１２の（Ｃ）を参照すると、封入
金型８１、８２より半導体素子１Ｂが接着されたリード
フレーム３を狭接し、封入金型８１、８２間に樹脂６ａ
を圧入する。その後、封入金型８１、８２を取外す。
【００１６】最後に、図１２の（Ｄ）を参照すると、タ
イバー（図示せず）を切断除去後、アウタリード３２に
メッキ（図示せず）を施し、アウタリード３２をリード
フレーム３から切断分離した後、アウタリード３２を所
望する形状に成形し、半導体装置を完成する。
【００１７】
【発明が解決しようとする課題】図１０、図１１、図１
２に示すごとく、パッケージサイズに対して占有率が低
い半導体素子１Ｂの場合、半導体素子１Ｂの外周部（パ
ッケージ側面付近）のインナーリード３１の上面の封止
樹脂層６の厚さと、インナーリード３１の下面の封止樹
脂層６の厚さｃとのバランスが不均一である領域ｄが非
常に大きくなるために、パッケージ側面付近の樹脂流動
が半導体素子１Ｂの上面及び下面の樹脂流動よりも速く
なり、図１３に示すように、樹脂封止時の樹脂６ａの流
動パターンが、半導体素子１の上面に巻き込みボイドを
形成するような形状となり、製造歩留が低下するという
課題がある。
【００１８】また、樹脂６ａの収縮時に発生する応力の
大きさがパッケージ上面と下面で異なり、この結果、パ
ッケージの反りが大きくなるという課題もある。
【００１９】さらに、パッケージを構成している樹脂の
熱伝導率は低いが、半導体素子の金属シリコンの熱伝導
率が高い。このため、パッケージサイズに対する占有率
が高い半導体素子１Ａの場合には、半導体素子１Ａ自体
が放熱板のようにパッケージのすみずみまで熱を分散さ
せていたが、パッケージサイズに対する占有率が低い半
導体素子１Ｂの場合、パッケージのすみずみまで熱を分
散できなくなる。この結果、熱抵抗値が高くなるという
課題もある。
【００２０】さらにまた、電源、ＧＮＤの強化用のバス
バ３３がインナリード３１の先端と、電極の間に設置さ
れているので、バイバ３３とボンディングワイヤ５のエ
ッジタッチが発生する可能性が非常に高いという課題が
ある。
【００２１】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、ＬＯＣ構造の半導体装置において、半導
体素子の外周部に該半導体素子とほぼ同一の厚さを有す
る薄板を設けたものである。これにより、パッケージサ
イズに対する半導体素子占有率が低いＬＯＣ構造のパッ
ケージにおいて、半導体素子の外周部のインナリード上
面樹脂厚と、インナリード下面樹脂厚のバランスが不均
等である領域を小さくする。
【００２２】上述の薄板を導電性とし、この薄板と、半
導体素子上に形成された電極及びインナーリード（３
ｂ）とを、ボンディングワイヤーで接続することによ
り、バスバとしての機能を付与し、電源やＧＮＤの強化
を行う。
【００２３】
【発明の実施の形態】図１は本発明に係る半導体装置の
第１の実施の形態を示す平面図、図２は図１のII−II線
断面図である。
【００２４】図１、図２においては、図１０、図１１に
示す半導体装置に対して、薄板９を付加してある。すな
わち、半導体素子１Ｂの外周部には、半導体素子１Ｂと
ほぼ同一の厚さを有する薄板９が接着テープ４によりイ
ンナリード３１に接着されている。これにより、封止樹
脂層６の厚さのバランスの不均一な領域ｄは非常に小さ
くなる。
【００２５】なお、半導体素子１Ｂの外周部に設置され
る薄板９の形状、厚み、材質には特に制約はないが、パ
ッケージ信頼性上より、薄板９の外形サイズはパッケー
ジの外形サイズよりも少なくとも１ｍｍ以上小さく、つ
まり、クリアランス片側０．５ｍｍ以上であり、薄板９
の開口部サイズは半導体素子１Ｂの外形サイズよりも少
なくとも１ｍｍ以上大きく、つまり、クリアランス片側
０．５ｍｍ以上であり、また、薄板９の厚みは半導体素
子１Ｂとほぼ同一で、たとえば２００〜４００μｍであ
り、さらに、薄板９の材質は４２合金、銅合金等のリー
ドフレームと同一の材質あるいはプラスチック、セラミ
ック等を用いるのが好ましい。さらに、薄板９には封止
樹脂層６との密着性を向上するために、薄板９上にいく
つかのたとえば０．５ｍｍ径の貫通孔（図示せず）を設
けることが望ましい。
【００２６】図３、図４を参照して図１、図２の半導体
装置の第１の製造方法を説明する。
【００２７】始めに、図３の（Ａ）を参照すると、電極
２を有する厚さ２５０〜４００μｍの半導体素子１Ｂ
と、インナリード３１、アウタリード３２、バスバ３３
よりなるリードフレーム３とを準備する。次に、インナ
リード３１に厚さ５０〜１００μｍのポリイミド系フィ
ルムよりなる接着テープ４を貼り付け、半導体素子１Ｂ
をリードフレーム３に接着する。
【００２８】次に、図３の（Ｂ）を参照すると、薄板９
を接着テープ４を介してリードフレーム３のインナリー
ド３１及びバスタ３３に接着する。この場合、薄板９の
厚さは半導体素子１Ｂの厚さよりも５０〜１００μｍ大
きくし、これにより、半導体素子１Ｂの裏面に疵ができ
るのを防止する。
【００２９】次に、図３の（Ｃ）を参照すると、半導体
素子１Ｂの電極２とインナリード３１とを２３〜３０μ
ｍ径のボンディングワイヤ５によって接続する。なお、
この場合、必要に応じて薄板９と電極２、インナリード
３１とをボンディングワイヤ５によって接続する。
【００３０】次に、図４の（Ａ）を参照すると、１６０
〜１９０°Ｃに熱せられた封入金型８１、８２より半導
体素子１Ｂが接着されたリードフレーム３を狭接し、封
入金型８１、８２間に樹脂６ａを圧入する。その後、封
入金型８１、８２を取外す。この場合、半導体素子１Ｂ
の外周部に薄板９が存在するので、インナリード３１上
の樹脂６ａの厚さとインナリード３１下の樹脂６ａの厚
さとのバランスが不均一である領域はほとんど存在しな
い。従って、パッケージ側面付近の樹脂流動速度と半導
体素子１Ｂ上下の樹脂流動速度とがほぼ同一となり、こ
の結果、樹脂封止時の樹脂流動パターンは乱れることは
ない。
【００３１】最後に、図４の（Ｂ）を参照すると、タイ
バー（図示せず）を切断除去後、アウタリード３２にメ
ッキ（図示せず）を施し、アウターリード３２をリード
フレーム３から切断分離した後、アウターリード３２を
所望する形状に成形し、半導体装置を完成する。
【００３２】図５、図６を参照して図１、図２の半導体
装置の第２の製造方法を説明する。
【００３３】始めに、図５の（Ａ）を参照すると、電極
２を有する厚さ２５０〜４００μｍの半導体素子１Ｂ
と、インナリード３１、アウタリード３２、バスバ３３
よりなるリードフレーム３とを準備する。次に、インナ
リード３１に厚さ５０〜１００μｍのポリイミド系フィ
ルムよりなる接着テープ４を貼り付け、薄板９をリード
フレーム３のインナリード３１及びバスバ３３に接着す
る。
【００３４】次に、図５の（Ｂ）を参照すると、半導体
素子１Ｂを接着テープ４によりリードフレーム３に接着
する。この場合、薄板９の厚さは半導体素子１Ｂの厚さ
よりも５０〜１００μｍ小さくし、これにより、半導体
素子１Ｂとリードフレーム３との接着を確実にする。
【００３５】次に、図５の（Ｃ）を参照すると、図３の
（Ｃ）と同様に、半導体素子１Ｂの電極２とインナリー
ド３１とを２３〜３０μｍ径のボンディングワイヤ５に
よって接続する。
【００３６】次に、図６の（Ａ）を参照すると、図４の
（Ａ）と同様に、１６０〜１９０°Ｃに熱せられた封入
金型８１、８２より半導体素子１Ｂが接着されたリード
フレーム３を狭接し、封入金型８１、８２間に樹脂６ａ
を圧入する。後、封入金型８１、８２を取外す。
【００３７】最後に、図６の（Ｂ）を参照すると、図４
の（Ｂ）と同様に、タイバー（図示せず）を切断除去
後、アウタリード３２にメッキ（図示せず）を施し、ア
ウターリード３２をリードフレーム３から切断分離した
後、アウターリード３２を所望する形状に成形し、半導
体装置を完成する。
【００３８】図７は本発明に係る半導体装置の第２の実
施の形態を示す平面図である。図７においては、図１の
薄板９の代りに２つの薄板９Ａ、９Ｂを図り、薄板９
Ａ、９Ｂ上の銀メッキ部分（図示せず）と、半導体素子
１Ｂ上に形成された電極２およびインナリード３１とを
ボンディングワイヤ５によって接続し、これにより、薄
板９Ａ、９Ｂを図１のバスバ３３の作用をさせる。この
結果、図２に示すボンディングワイヤ５がバスバ３３上
を通過するような、オーバリードボンディングの使用が
なくなる。なお、図７の半導体装置も図１の半導体装置
の製造方法とほぼ同様の製造方法により製造できる。
【００３９】
【発明の効果】以上説明したように本発明によれば、薄
板の存在により巻き込みボイドの発生を防止でき、従っ
て、製造歩留りを向上できる。また、樹脂収縮時に発生
する応力をパッケージの上面、下面で均一にできるの
で、パッケージの反りを低減できる。さらに、半導体素
子外周部に薄板を設置しているので、薄板の材質に金属
のような熱伝導率の高い材質を用いることにより、パッ
ケージのすみずみまで熱を分散できるので、熱抵抗値を
低減できる。さらにまた、半導体素子外周部に設置され
た薄板を、電源、ＧＮＤの強化用のバスバとして利用す
ることにより、電源、ＧＮＤの強化用のバスバをインナ
ーリード先端と、電極との間に設置する必要がなくな
り、オーバリードボンディングを使用しなくなるので、
バスバとボンディングワイヤのエッジタッチが発生する
ことを防止でき、製造歩留まりを向上できるとともに、
信頼性の向上もできる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施の形態を
示す平面図である。
【図２】図１のII−II線断面図である。
【図３】図１の半導体装置の第１の製造方法を示す断面
図である。
【図４】図１の半導体装置の第１の製造方法を示す断面
図である。
【図５】図１の半導体装置の第２の製造方法を示す断面
図である。
【図６】図１の半導体装置の第２の製造方法を示す断面
図である。
【図７】本発明に係る半導体装置の第２の実施の形態を
示す平面図である。
【図８】第１の従来の半導体装置を示す平面図である。
【図９】図８のIX-IX 線断面図である。
【図１０】第２の従来の半導体装置を示す平面図であ
る。
【図１１】図１０のXI-XI 線断面図である。
【図１２】図１０の半導体装置の製造方法を示す断面図
である。
【図１３】図１０の半導体装置の課題を説明するための
平面図である。 １Ａ、１Ｂ─半導体素子 ２─電極 ３─リードフレーム ３１─インナリード ３２─アウタリード ３３─バスバ ４─接着テープ ５─ボンディングワイヤ ６─封止樹脂層 ６ａ─樹脂 ７─吊りピン ８１、８２─封入金型 ９、９Ａ、９Ｂ─薄板
【手続補正書】
【提出日】平成１１年１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】図８、図９において、パッケージサイズに
対する占有率が大きい半導体素子１Ａの中央部に電極２
が１列に配置されている。リードフレーム３は、インナ
リード３１、アウタリード３２及びバスバ３３よりな
る。インナリード３１の先端は接着テープ４によって半
導体素子１Ａに固定され、インナリード３１はボンディ
ングワイヤ５によって電極２に接続されている。バスバ
３３は電極２とインナリード３１との間に設けられ、こ
の場合、ボンディングワイヤ５がバスバ３３上を通過す
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】インナリード３１上の封止樹脂層６の厚さ
ａと半導体素子１Ａ下の封止樹脂層６の厚さｂとを均一
にする。また、インナリード３１上の封止樹脂層６の厚
さａとインナリード３下の封止樹脂層６の厚さｃとは不
均一であるが、パッケージに対する半導体素子１Ａの占
有率が高いために、封止樹脂層６のバランスの不均一な
領域ｄは非常に小さい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】なお、図９における７は吊りピンである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】図１０は第２の従来のＬＯＣ構造パッケー
ジを用いた半導体装置の平面図、図１１は図１０のＸＩ
−ＸＩ線断面図である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】図１０、図１１において、パッケージサイ
ズに対する占有率が小さい半導体素子１Ｂをパッケージ
に搭載している。この場合、パッケージに対する半導体
素子１Ｂの占有率が高いために、封止樹脂層６のバラン
スの不均一な領域ｄは非常に大きい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】
【発明が解決しようとする課題】図１０、図１１、図１
２に示すごとく、パッケージサイズに対して占有率が低
い半導体素子１Ｂの場合、半導体素子１Ｂの外周部（パ
ッケージ側面付近）のインナーリード３１の上面の封止
樹脂層６の厚さａと、インナーリード３１の下面の封止
樹脂層６の厚さｃとのバランスが不均一である領域ｄが
非常に大きくなるために、パッケージ側面付近の樹脂流
動が半導体素子１Ｂの上面及び下面の樹脂流動よりも速
くなり、図１３に示すように、樹脂封止時の樹脂６ａの
流動パターンが、半導体素子１の上面に巻き込みボイド
を形成するような形状となり、製造歩留が低下するとい
う課題がある。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】上述の薄板を導電性とし、この薄板と、半
導体素子上に形成された電極及びインナーリードとを、
ボンディングワイヤで接続することにより、バスバとし
ての機能を付与し、電源やＧＮＤの強化を行う。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】なお、半導体素子１Ｂの外周部に設置され
る薄板９の形状、厚み、材質には特に制約はないが、パ
ッケージ信頼性上より、薄板９の外形サイズはパッケー
ジの外形サイズよりも少なくとも１ｍｍ以上小さく、つ
まり、クリアランス片側０．５ｍｍ以上であり、薄板９
の開口部サイズは半導体素子１Ｂの外形サイズよりも少
なくとも１ｍｍ以上大きく、つまり、クリアランス片側
０．５ｍｍ以上であり、また、薄板９の厚みは半導体素
子１Ｂとほぼ同一で、たとえば２００〜４００μｍであ
り、さらに、薄板９の材質はＡｌ合金、銅合金等のリー
ドフレームと同一の材質あるいはプラスチック、セラミ
ック等を用いるのが好ましい。さらに、薄板９には封止
樹脂層６との密着性を向上するために、薄板９上にいく
つかのたとえば０．５ｍｍ径の貫通孔（図示せず）を設
けることが望ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施の形態を
示す平面図である。
【図２】図１のII−II線断面図である。
【図３】図１の半導体装置の第１の製造方法を示す断面
図である。
【図４】図１の半導体装置の第１の製造方法を示す断面
図である。
【図５】図１の半導体装置の第２の製造方法を示す断面
図である。
【図６】図１の半導体装置の第２の製造方法を示す断面
図である。
【図７】本発明に係る半導体装置の第２の実施の形態を
示す平面図である。
【図８】図１の従来の半導体装置を示す平面図である。
【図９】図８のIX−IX線断面図である。
【図１０】第２の従来の半導体装置を示す平面図であ
る。
【図１１】図１０のXI−XI線断面図である。
【図１２】図１０の半導体装置の製造方法を示す断面図
である。
【図１３】図１０の半導体装置の課題を説明するための
平面図である。
【符号の説明】 １Ａ、１Ｂ−半導体素子 ２−電極 ３−リードフレーム ３１−インナリード ３２−アウタリード ３３−バスバ ４−接着テープ ５−ボンディングワイヤ ６−封止樹脂層 ６ａ−樹脂 ７−吊りピン ８１、８２−封入金型 ９−，９Ａ，９Ｂ−薄板
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 リードオンチップ構造の半導体装置にお
    いて、 半導体素子（１Ｂ）の外周部に該半導体素子とほぼ同一
    の厚さを有する薄板を設けたことを特徴とする半導体装
    置。
  2. 【請求項２】 インナリード（３１）及びアウタリード
    （３２）を有するリードフレーム（３）と、 前記インナリードに接着テープ（４）によって接着され
    た半導体素子（１Ｂ）と、 該半導体素子の外周部に位置し、前記インナリードに接
    着テープ（４）によって接着された薄板（９）とを具備
    する半導体装置。
  3. 【請求項３】 インナリード（３１）、アウタリード
    （３２）バスバ（３３）を有するリードフレーム（３）
    と、 前記インナリード及び前記バスバに接着テープ（４）に
    よって接着された半導体素子（１Ｂ）と、 該半導体素子の外周部に位置し、前記インナリード及び
    前記バスバに接着テープ（４）によって接着された薄板
    （９）とを具備する半導体装置。
  4. 【請求項４】 前記薄板は複数（９Ａ、９Ｂ）に分割さ
    れている請求項１、２または３に記載の半導体装置。
  5. 【請求項５】 前記薄板は導電性であり、該薄板は前記
    インナリード及び前記半導体素子の電極（２）にボンデ
    ィングワイヤ（５）によって接続された請求項１、２、
    ３もしくは４に記載の半導体装置。
  6. 【請求項６】 前記薄板に複数の貫通孔が形成されてい
    る請求項１、２または３に記載の半導体装置。
  7. 【請求項７】 リードフレーム（３）のインナリード
    （３１）に半導体素子（１Ｂ）を接着テープ（４）によ
    り接着する工程と、 該半導体素子の接着後に、前記半導体素子の外周部に位
    置するように、前記インナリードに薄板（９）を接着テ
    ープにより接着する工程と、 該薄板の接着後に、前記半導体素子の電極（２）と前記
    インナリードとをボンディングワイヤ（５）によって接
    続する工程とを具備する半導体装置の製造方法。
  8. 【請求項８】 前記薄板の厚さは前記半導体素子の厚さ
    より大きい請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 リードフレーム（３）のインナリード
    （３１）に半導体素子（１Ｂ）を接着テープ（４）によ
    り接着する工程と、 該半導体素子の接着後に、前記半導体素子の外周部に位
    置するように、前記インナリードに導電性薄板（９Ａ、
    ９Ｂ）を接着テープにより接着する工程と、 該薄板の接着後に、前記半導体素子の電極（２）、前記
    インナリード及び前記導電性薄板をボンディングワイヤ
    （５）によって接続する工程とを具備する半導体装置の
    製造方法。
  10. 【請求項１０】 前記薄板の厚さは前記半導体素子の厚
    さより大きい請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 リードフレーム（３）のインナリード
    （３１）に薄板（９）を接着テープ（４）により接着す
    る工程と、 該薄板の接着後に、前記インナリードに半導体素子（１
    Ｂ）を接着テープにより接着し、該半導体素子の外周部
    に前記薄板が位置するようにする工程と、 該半導体素子の接着後に、前記半導体素子の電極（２）
    と前記インナリードとをボンディングワイヤ（５）によ
    って接続する工程とを具備する半導体装置の製造方法。
  12. 【請求項１２】 前記薄板の厚さは前記半導体素子の厚
    さより小さい請求項１２に記載の半導体装置の製造方
    法。
  13. 【請求項１３】 リードフレーム（３）のインナリード
    （３１）に導電性薄板（９Ａ、Ｂ）を接着テープ（４）
    により接着する工程と、 該導電性薄板の接着後に、前記インナリードに半導体素
    子（１Ｂ）を接着テープにより接着し、該半導体素子の
    外周部に前記薄板が位置するようにする工程と、 該半導体素子の接着後に、前記半導体素子の電極
    （２）、前記インナリード及び前記導電性薄板をボンデ
    ィングワイヤ（５）によって接続する工程とを具備する
    半導体装置の製造方法。
  14. 【請求項１４】 前記薄板の厚さは前記半導体素子の厚
    さより小さい請求項１３に記載の半導体装置の製造方
    法。
JP02139698A 1998-01-19 1998-01-19 半導体装置及びその製造方法 Expired - Fee Related JP3147071B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02139698A JP3147071B2 (ja) 1998-01-19 1998-01-19 半導体装置及びその製造方法
EP99100733A EP0930646A3 (en) 1998-01-19 1999-01-15 Lead-on-chip type semicoductor device having thin plate and method for manufacturing the same
US09/233,003 US6093958A (en) 1998-01-19 1999-01-19 Lead-on-chip type semiconductor device having thin plate and method for manufacturing the same
KR10-1999-0001384A KR100382966B1 (ko) 1998-01-19 1999-01-19 얇은 플레이트를 갖는 리드-온-칩형의 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02139698A JP3147071B2 (ja) 1998-01-19 1998-01-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11204694A true JPH11204694A (ja) 1999-07-30
JP3147071B2 JP3147071B2 (ja) 2001-03-19

Family

ID=12053907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02139698A Expired - Fee Related JP3147071B2 (ja) 1998-01-19 1998-01-19 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6093958A (ja)
EP (1) EP0930646A3 (ja)
JP (1) JP3147071B2 (ja)
KR (1) KR100382966B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199146A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品
JP2017066233A (ja) * 2015-09-29 2017-04-06 株式会社巴川製紙所 電子部品用接着テープ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544820B2 (en) * 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
TWI318443B (en) * 2006-07-12 2009-12-11 Chipmos Technologies Shanghai Ltd Chip package structure
US8283772B1 (en) * 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US20110012240A1 (en) * 2009-07-15 2011-01-20 Chenglin Liu Multi-Connect Lead
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138691A (en) * 1977-06-07 1979-02-06 Nippon Electric Co., Ltd. Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips
EP0069241B1 (de) * 1981-07-08 1985-09-11 Kühni AG Packung für Stoffaustauschkolonnen und Verfahren zur Herstellung der Packung
DE3852563T2 (de) * 1987-05-01 1995-05-11 Canon Kk Verfahren zum Anschliessen eines externen Schaltkreises und Verpackungsstruktur.
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH0370150A (ja) * 1989-08-09 1991-03-26 Mitsubishi Electric Corp キャリアテープ及びこれを用いた半導体装置の製造方法
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JP2923170B2 (ja) * 1993-05-26 1999-07-26 日立電線株式会社 打抜き性に優れたフィルム及びこれを用いたリードフレーム
JPH06338536A (ja) * 1993-05-31 1994-12-06 Fujitsu Ltd 半導体装置
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2989476B2 (ja) * 1994-06-23 1999-12-13 シャープ株式会社 Ｔｃｐ半導体装置
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
JP3419922B2 (ja) * 1994-12-07 2003-06-23 富士通株式会社 半導体装置
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JP3500718B2 (ja) * 1994-09-02 2004-02-23 株式会社日立製作所 半導体装置およびその製造方法
JPH0878482A (ja) * 1994-08-31 1996-03-22 Toshiba Corp フィルムキャリア、半導体パッケ−ジおよび半導体パッケ−ジの製造方法
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR100216062B1 (ko) * 1996-04-20 1999-08-16 윤종용 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199146A (ja) * 2010-03-23 2011-10-06 Mitsubishi Electric Corp 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品
JP2017066233A (ja) * 2015-09-29 2017-04-06 株式会社巴川製紙所 電子部品用接着テープ

Also Published As

Publication number Publication date
US6093958A (en) 2000-07-25
KR19990067970A (ko) 1999-08-25
EP0930646A3 (en) 1999-07-28
JP3147071B2 (ja) 2001-03-19
EP0930646A2 (en) 1999-07-21
KR100382966B1 (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
US6841414B1 (en) Saw and etch singulation method for a chip package
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP2002076228A (ja) 樹脂封止型半導体装置
JP2003124420A (ja) リードフレーム及び該リードフレームを用いた半導体装置の製造方法
US5185653A (en) O-ring package
JP3147071B2 (ja) 半導体装置及びその製造方法
JP2008117875A (ja) 半導体装置および半導体装置の製造方法
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
JP3125891B2 (ja) 半導体装置
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3543681B2 (ja) リードフレーム
JPH0964266A (ja) リードフレーム
CA1226967A (en) Tape bonding material and structure for electronic circuit fabrication
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001320008A (ja) 樹脂封止型半導体装置用フレーム
JP4570797B2 (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH01278757A (ja) リードフレーム
JPH0547985A (ja) 半導体装置の製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
JP2002164497A (ja) 半導体装置およびその製造方法
KR100201062B1 (ko) 반도체패키지의 리드프레임 탑재판 구조
JPH10335544A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees