CN101958294A - 多连接引线 - Google Patents

多连接引线 Download PDF

Info

Publication number
CN101958294A
CN101958294A CN2010102303994A CN201010230399A CN101958294A CN 101958294 A CN101958294 A CN 101958294A CN 2010102303994 A CN2010102303994 A CN 2010102303994A CN 201010230399 A CN201010230399 A CN 201010230399A CN 101958294 A CN101958294 A CN 101958294A
Authority
CN
China
Prior art keywords
lead
coupling part
wire
stitch
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102303994A
Other languages
English (en)
Other versions
CN101958294B (zh
Inventor
刘承霖
托马斯·尼古
张晓亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101958294A publication Critical patent/CN101958294A/zh
Application granted granted Critical
Publication of CN101958294B publication Critical patent/CN101958294B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及多连接引线，该多连接引线利用一个外部针脚提供了多个连接。在一个实施例中，基于引线框的芯片封装所使用的引线框包括多连接引线，该多连接引线使用一个外部针脚，并能够实现对集成电路管芯的多个电连接。

Description

多连接引线
技术领域
本发明涉及多连接引线。
背景技术
这里提供的关于背景技术的描述仅用于总体说明发明的背景。在背景技术部分中给出的署名发明人的工作(就工作而言)以及在递交申请时不应作为现有技术的描述的各个方面，均并未明示或默示地被承认作为本发明的现有技术。
常规基于引线框的芯片封装包括多个外部针脚。每个外部针脚均连接至引线。在芯片封装内，每个引线均经由配线连接至集成电路管芯(die)。以此方式，通过外部针脚将集成电路管芯内的内部电路电连接至其上安装有芯片封装的印刷电路板。很多常规芯片封装均利用多个外部针脚来提供对集成电路管芯的多个电连接及接地连接。由此减少了可用于输入/输出的针脚数量，并且/或者，需要高成本地升级至具有更多针脚数量的引线框。
发明内容
提供该发明内容部分来介绍以下在附图说明及具体实施方式中进一步描述的主题。因此，不应将此发明内容部分视为仅对发明必要特征的描述，也不应该此发明内容部分用于限制要求保护的主题的范围。
在一个实施例中，描述了一种设备，该设备包括：外部针脚，其用于建立对外部设备的电连接；多连接引线，其包括：直接连接至所述外部针脚的针脚连接部分，直接连接至所述针脚连接部分并被配置为允许对集成电路管芯的多个电连接的管芯连接部分，以及直接连接至所述管芯连接部分的支撑部分，所述支撑部分对所述管芯连接部分提供支撑，并具有端部，该端部在电气及物理两方面使所述多连接引线终止；以及引线支撑体，其与所述针脚连接部分和所述支撑部分进行接触，但不与所述管芯连接部分进行接触，所述引线支撑体对所述支撑部分和所述针脚连接部分提供机械支撑。
在另一个实施例中，描述了一种芯片封装，包括：集成电路管芯；安装至所述芯片封装的外部针脚，所述外部针脚被配置为建立对外部设备的电连接；安装至所述芯片封装的多连接引线，所述多连接引线包括：直接连接至所述外部针脚的针脚连接部分，以及直接连接至所述针脚连接部分的管芯连接部分，所述管芯连接部分被配置为允许对所述集成电路管芯的多个电连接，并具有在电气及物理两方面使所述多连接引线终止的端部；以及引线支撑体，其与所述针脚连接部分进行接触，但不与所述管芯连接部分进行接触，所述引线支撑体对所述针脚连接部分提供机械支撑。
在另一个实施例中，描述了一种方法，包括：将多连接引线安装至引线框亚结构，所述多连接引线包括：直接连接至外部针脚的针脚连接部分，所述外部针脚位于所述引线框亚结构的外侧边缘上；直接连接至所述针脚连接部分的管芯连接部分，所述管芯连接部分被配置为允许对集成电路管芯的多个电连接，以及直接连接至所述管芯连接部分的支撑部分，所述支撑部分对所述管芯连接部分提供支撑，并具有在电气及物理两方面使所述多连接引线终止的端部；并且所述方法还包括：将引线支撑体安装至所述针脚连接部分和所述支撑部分，但不安装至所述管芯连接部分。
附图说明
参考附图来进行对具体实施方式的描述。在附图中，附图标记中最左侧的数字表示该附图标记首次出现所在的附图编号。在说明书及附图中在不同情况下使用相同的附图标记来表示类似或相同的对象。
图1示出了具有多连接引线的芯片封装的俯视图。
图2示出了具有一个支撑部分的多连接引线的俯视图。
图3示出了具有两个支撑部分的多连接引线的俯视图。
图4示出了不具有支撑部分的多连接引线的俯视图。
图5示出了具有多连接引线的芯片封装的一部分的俯视图和剖视图。
图6示出了图5所示的芯片封装的不同的剖视图。
图7示出了图5和图6所示的芯片封装的另一剖视图。
图8示出了与图5、图6及和7所示的芯片封装类似的芯片封装的剖视图，该类似的芯片封装具有不同的用于引线的高度水平。
图9示出了用于保留用于I/O的外部针脚并/或保留作为芯片封装上被引线占据的空间的方法。
具体实施方式
如背景技术部分中所述，常规基于引线框的芯片封装使用多个用于供电的针脚以及多个用于接地的针脚，由此导致较少的针脚可被用于输入/输出(I/O)并/或导致较高的成本。
工作环境
图1示出了基于引线框的芯片封装100，其包括具有外部针脚104的外边缘102、集成电路管芯106、多连接引线108、引线支撑体110、单一连接引线112以及引线框亚结构114。外边缘102、外部针脚104、多连接引线108、单一连接引线112以及引线框亚结构114一起构成引线框116。
尽管可将外部针脚104布置在芯片封装100的多条边缘上(例如，基于引线框的128针芯片封装在四条边缘的每一条上均具有三十二个外部针脚104)，但为了清楚起见，仅示出了一条外边缘102具有外部针脚104。外部针脚104用作对其上安装了(或将要安装)芯片封装100的印刷电路板(未示出)的电连接。集成电路管芯106包括内部电路，该内部电路在正确地连接至印刷电路板(未示出)时用作功能电路的一部分。例如，集成电路管芯106可用作RAM的存储器芯片、中央处理单元、或者音频或以太网控制器。
多连接引线108能够仅利用一个外部针脚104来实现对集成电路管芯106的多个电连接。例如，如果该一个外部针脚104被安装至印刷电路板上的电源，则多连接引线108提供了对电源集成电路管芯106的多个配线连接。为了清楚起见，在图1中并未示出接合配线，而是在图5-图8中示出。
图2的视图200示出了具有与图1的多连接引线108类似形状的多连接引线202。多连接引线202被连接至外部针脚104，并被配置为允许对集成电路管芯106的多个连接(图2中未示出)。在多连接引线202附近示出了多个单一连接引线112。示出引线支撑体110的一部分布置在引线112及202的一部分上。
放大视图204是视图200的一部分的放大视图，为了清楚起见，已经去除了单一连接引线112。多连接引线202包括三个部分：针脚连接部分206；管芯连接部分208；以及支撑部分210。针脚连接部分206在第一端处连接至外部针脚104中的一者，并且针脚连接部分206与引线支撑体110发生物理(而非电气)接触。针脚连接部分206在第二端处连接至管芯连接部分208。管芯连接部分208在第一端处连接至针脚连接部分206，并且管芯连接部分208被配置为安装有多个接合配线，允许对集成电路管芯106的多个电连接。管芯连接部分208并不与引线支撑体110接触，而是在第二端处连接至支撑部分210。支撑部分210在第一端处连接至管芯连接部分208，并且支撑部分210与引线支撑体110发生物理接触。支撑部分210的第二端不与任何其他部分或外部针脚104进行接触。支撑部分210的该第二端在电气及物理两方面使多连接引线202终止。
示出了多连接引线202的多个部分之间各种角度，当然还可以构思出很多其他角度。如图所示，针脚连接部分206与外部针脚104平行，针脚连接部分206与管芯连接部分208以九十度的角度相交，而管芯连接部分208与支撑部分210以大于九十度的角度相交。
支撑部分210延伸过引线支撑体110下方的一部分，但也可构思为长度延伸超出引线支撑体110。此外，支撑部分210可折返并在引线支撑体110的最接近集成电路管芯106的一侧从引线支撑体110下方返回。
图3的视图300示出了相较于图2的多连接引线202具有额外支撑部分的多连接引线302。多连接引线302连接至外部针脚104，并允许对集成电路管芯106的多个连接(图3中未示出)。示出了引线支撑体110的一部分，并且引线支撑体110的这一部分布置在单一连接引线112及多连接引线302的一部分以上。
放大视图304是视图300的一部分的放大视图，为了清楚起见，已经去除了单一连接引线112。多连接引线302包括四个部分：针脚连接部分306、管芯连接部分308、第一支撑部分310以及第二支撑部分312。针脚连接部分306在第一端处连接至外部针脚104中的一者，并且针脚连接部分306物理(而非电气)接触引线支撑体110。针脚连接部分306在第二端处连接至管芯连接部分308。管芯连接部分308连接至针脚连接部分306，并安装有多个接合配线，由此允许对集成电路管芯106的多个电连接。管芯连接部分308不与引线支撑体110接触，而是在第一端处连接至第一支撑部分310。第一支撑部分310在第一端处连接至管芯连接部分308，并与引线支撑体110发生物理接触。第一支撑部分310的第二端不与任何其他部分或外部针脚104进行接触。第一支撑部分310的该第二端在电气及物理两方面使多连接引线302终止。管芯连接部分308在第二端处连接至第二支撑部分312。第二支撑部分312在第一端处连接至管芯连接部分308，并与引线支撑体110发生物理接触。第二支撑部分312的第二端不与任何其他部分或外部针脚104进行接触。第二支撑部分312的该第二端在电气及物理两方面使多连接引线302终止。
示出了多连接引线302的部分之间的各种角度，当然也可构思出很多其他角度。如图所示，针脚连接部分306与外部针脚104平行，针脚连接部分306与管芯连接部分308以九十度的角度相交，而管芯连接部分308与支撑部分310及312以大于九十度的角度相交。
支撑部分310及312仅延伸过引线支撑体110下方的一部分，但也可构思为其长度延伸超出引线支撑体110。此外，支撑部分310及312可折返并在引线支撑体110的最接近集成电路管芯106的一侧从引线支撑体110下方返回。
这些多连接引线(108、202及302)以及单一连接引线112通过它们对外部针脚104的连接来接受机械支撑。因为其几何形状，多连接引线108、202及302比单一连接引线112更加脆弱。如果不存在引线支撑体110，则多连接引线108、202及302可能在配线接合到集成电路管芯106时或在施加结构材料(其用在大多数常规芯片封装中)过程中会受到损坏。如图2及图3所示，管芯连接部分208及308较为脆弱。为了克服这种脆弱的问题，使支撑部分210、310及312与引线支撑体110进行接触。多连接引线上的各个支撑部分可提供额外支撑，由此允许更大的管芯连接部分，从而实现对集成电路管芯106的更多电接触。
在本实施例中，引线支撑体110是电绝缘塑料。引线支撑体110用作对于芯片封装100内的多连接引线(108、202及302)的机械支撑。芯片封装100中引线的集合通常被认知为引线框(116)，这是因为其形成围绕集成电路管芯的“框”。在图1中，引线框116包括外边缘102、外部针脚104、多连接引线108、单一连接引线112以及引线框亚结构114。如图1所示，因为引线支撑体110也被安装至单一连接引线112，故引线支撑体110可为整个引线框提供额外机械支撑。该额外支撑可在制造芯片过程中减少多连接及/或单一连接引线故障。
图4的视图400示出了不包括支撑部分的多连接引线402。多连接引线402连接至外部针脚104，并被配置为允许对集成电路管芯106(图4中未示出)的多个连接。示出了引线支撑体110的一部分，并且引线支撑体110的这一部分被布置在引线112及402的一部分上。
放大视图404是视图400的一部分的放大视图，为了清楚起见，已经去除了单一连接引线112。多连接引线402包括两个部分：针脚连接部分406及管芯连接部分408。针脚连接部分406在第一端处连接至外部针脚104中的一者，并与引线支撑体110发生物理(而非电气)接触。针脚连接部分406在第二端处连接至管芯连接部分408。管芯连接部分408在第一端处连接至针脚连接部分406，并且管芯连接部分408被配置为安装有多个接合配线，允许对集成电路管芯106的多个电连接。管芯连接部分408不与引线支撑体110进行接触。管芯连接部分408的第二端不与任何其他部分或外部针脚104进行接触。管芯连接部分408的该第二端在电气及物理两方面使多连接引线402终止。
如图所示，针脚连接部分406平行于外部针脚104并以九十度的角度与管芯连接部分408相交，不过，也可构思为其他角度。
图4中示出了引线支撑体110，尽管多连接引线402并未通过支撑部分来利用该引线支撑体110。相反，将管芯连接部分408保持得足够短以具有足够的机械强度，同时仍然经由接合配线提供了对集成电路管芯106的多个连接。
尽管描述了多连接引线202、302及402包括多个部分，但也可构思出，多连接引线108、202、302及402可由依功能被描述为多个部分的一个连续材料形成，或由分立的材料部分(其被接合在一起以形成引线)来形成。尽管示出了多连接引线108、202、302及402的各部分是直线，但也可构思出其他形式。例如，各个部分可包括一个或更多曲线，或可包括彼此并不平行的多个线。
再参考图1，单一连接引线112是常规引线，其连接至一个外部针脚104并用于允许对集成电路管芯106的一个配线接合(基于配线的电连接)。如图1所示，数个单一连接引线112与集成电路管芯106相关联地布置在多连接引线108的一部分的后方。这些单一连接引线112仍可经由未与多连接引线108接触的配线而连接至集成电路管芯106。
引线框亚结构114是电绝缘并用作其他部件的基底的结构材料。例如，引线108和112以及集成电路管芯106布置在引线框亚结构114的顶部上。
除了以下方面，图5的视图500与图2的视图200类似：示出了集成电路管芯106的一部分，保留了两个单一连接引线112并去除了其他单一连接引线112，并且(在其他未标号的配线中)示出了配线502、504、506及508。配线502将单一连接引线112电连接至集成电路管芯106。配线504、506及508将多连接引线202电连接至集成电路管芯106。
视图510是由视图500的虚线512表示的剖面。作为周围环境，示出了引线框亚结构114的一部分。示出了多连接引线202的管芯连接部分208与集成电路管芯106相关联地位于单一连接引线112前方。管芯连接部分208与单一连接引线112彼此电绝缘。配线506将管芯连接部分208电连接至集成电路管芯106并且不会干扰配线502的连接。配线502将单一连接引线112电连接至集成电路管芯106，并且不会干扰配线506的连接。在本实施例中，引线支撑体110与单一连接引线112进行接触，但不与管芯连接部分208进行接触。示出了外部针脚104倾斜向下然后延伸离开，但也可构思出其他形状，例如外部针脚与单一连接引线112平行并与单一连接引线112处于同一高度。
图6的视图600是视图500的虚线602所表示的剖面(为了读者方便在图6上复制了视图500)。作为周围环境示出了引线框亚结构114的一部分。示出了多连接引线202的管芯连接部分208，并且管芯连接部分208经由配线504与集成电路管芯106电连接。引线支撑体110与支撑部分210进行接触，但不与管芯连接部分208进行接触。引线支撑体110为支撑部分210提供机械支撑，支撑部分210接着为管芯连接部分208提供机械支撑。
图7的视图700是由视图500(为了方便再次示出)的虚线702所表示的剖面。作为周围环境示出了引线框亚结构114的一部分。示出了多连接引线202的管芯连接部分208，并且管芯连接部分208经由配线508电连接至集成电路管芯106。针脚连接部分206与外部针脚104进行接触，并与管芯连接部分208进行接触。引线支撑体110与针脚连接部分206进行接触，但不与管芯连接部分208进行接触。
尽管在图5至图7中的各引线被示出为处于单一高度平面上，但也可构思为多个高度平面，图8中示出了其中一些情况。视图800是由视图500(为方便起见在图8中示出)的虚线802所示的剖面。作为周围环境示出了引线框亚结构114的一部分。多连接引线202的管芯连接部分208被示出位于比单一连接引线112更低的高度平面处。视图804是由视图500的虚线806所示的剖面。作为周围环境示出了引线框亚结构114的一部分。管芯连接部分208被示出为位于比针脚连接部分206的大部分更低的高度平面处，管芯连接部分208及针脚连接部分206两者均属于多连接引线202。针脚连接部分206包括将管芯连接部分208与针脚连接部分206的其余部分连接的高度平面桥接亚部分808。
用于保留外部针脚和/或空间的方法
本发明揭示了用于保留外部针脚和/或由芯片封装上的引线占据的空间的技术。这些技术可包括下述方法，以及在本说明书其他位置描述的其他技术。
图9示出了用于保留外部针脚和/或由芯片封装上的引线占据的空间的方法900。在步骤902，将诸如上述的多连接引线安装至引线框亚结构。安装多连接引线可包括通过在引线框亚结构114上施加连续导电材料并使其成型，或者通过施加并连接导电材料制成的多个片体来构造多连接引线。示例包括通过光刻平板印刷、化学气相沉积、溅射、以及物理配线涂布法来完成施加。安装多连接引线可替代地包括安装预构造的多连接引线。在任意情况下，均将多连接引线的针脚连接部分安装至外部针脚。
在步骤904，将引线支撑体安装至多连接引线的至少一部分，例如安装至多连接引线的针脚连接部分和支撑部分。引线支撑体为多连接引线提供机械支撑，并且已在上文进行描述。
举例而言，假定将方法900应用于图1所示的芯片封装。在步骤902，将多连接引线108安装至引线框亚结构114并安装至单一外部针脚104。将一个或更多其他多连接引线108和/或单一连接引线112安装至引线框亚结构114，每个引线均连接至外部针脚104中的一者。在步骤904，将引线支撑体110安装至引线框116。引线支撑体110与诸如108和112之类的单一连接引线和多连接引线进行接触。引线支撑体110连接至多连接引线的针脚连接部分和支撑部分。
为了形成成品的芯片封装，将集成电路管芯106安装至引线框亚结构114，将配线安装至电连接引线108和112，施加结构材料以使其覆盖集成电路管芯106、引线支撑体110以及引线框116(例外的是将各个外部针脚104的至少一部分保持暴露)。结构材料可作为不导电塑料的液体或其他柔性形式来涂布，然后硬化，当然也可使用其他材料或施加方法。可将上述成品的芯片封装安装在印刷电路板上进行使用，以使得外部针脚104将印刷电路板上的接触部电连接至集成电路管芯106内的集成电路。
尽管通过特定针对结构特征和/或方法技术和/或步骤等的语言描述了本发明的主题，但应当理解的是，所附权利要求中界定的主题并不一定限于上特定特征、技术或步骤，以及执行步骤的顺序。
本申请要求于2009年7月15日递交的美国临时专利申请序列号61/225,765的优先权，通过引用将其全部内容结合在本说明书中。

Claims (20)

1.一种设备，包括：
外部针脚，其被配置为建立对外部设备的电连接；
多连接引线，其包括
直接连接至所述外部针脚的针脚连接部分，
直接连接至所述针脚连接部分的管芯连接部分，所述管芯连接部分被配置为允许对集成电路管芯的多个电连接，以及
直接连接至所述管芯连接部分的支撑部分，所述支撑部分(i)对所述管芯连接部分提供支撑，并(ii)具有在电气及物理两方面使所述多连接引线终止的端部；以及
引线支撑体，其与所述针脚连接部分和所述支撑部分进行接触，但不与所述管芯连接部分进行接触，所述引线支撑体对所述支撑部分和所述针脚连接部分提供机械支撑。
2.根据权利要求1所述的设备，还包括所述集成电路管芯。
3.根据权利要求1所述的设备，其中：
所述多连接引线包括连续材料；并且
所述针脚连接部分、所述管芯连接部分和所述支撑部分是所述连续材料的功能划分部分。
4.根据权利要求1所述的设备，其中：
所述支撑部分是第一支撑部分；并且
所述设备还包括第二支撑部分，所述第二支撑部分(i)直接连接至所述管芯连接部分，并(ii)与所述引线支撑体进行接触。
5.根据权利要求1所述的设备，其中，所述管芯连接部分以小于九十度的角度或以约为九十度的角度直接连接至所述针脚连接部分。
6.根据权利要求1所述的设备，其中，所述管芯连接部分以大于九十度的角度或以约为九十度的角度直接连接至所述针脚连接部分。
7.根据权利要求1所述的设备，其中，所述管芯连接部分以大于九十度的角度或以约为九十度的角度直接连接至所述支撑部分。
8.根据权利要求1所述的设备，其中，所述管芯连接部分以小于九十度的角度或以约为九十度的角度直接连接至所述支撑部分。
9.根据权利要求1所述的设备，其中，所述引线支撑体包括不导电塑料。
10.根据权利要求1所述的设备，还包括单一连接引线。
11.根据权利要求10所述的设备，其中，所述管芯连接部分处于第一高度，而所述单一连接引线处于第二高度，所述第一高度与所述第二高度并不相等。
12.一种芯片封装，包括：
集成电路管芯；
安装至所述芯片封装的外部针脚，所述外部针脚被配置为建立对外部设备的电连接；
安装至所述芯片封装的多连接引线，所述多连接引线包括
直接连接至所述外部针脚的针脚连接部分，以及
直接连接至所述针脚连接部分的管芯连接部分，所述管芯连接部分(i)被配置为允许对所述集成电路管芯的多个电连接，并(ii)具有在电气及物理两方面使所述多连接引线终止的端部；以及
引线支撑体，其与所述针脚连接部分进行接触，但不与所述管芯连接部分进行接触，所述引线支撑体对所述针脚连接部分提供机械支撑。
13.根据权利要求12所述的芯片封装，还包括从所述管芯连接部分到所述集成电路管芯的多个电连接。
14.根据权利要求12所述的芯片封装，其中：
所述多连接引线包括连续材料；并且
所述针脚连接部分和管芯连接部分是所述连续材料的功能划分部分。
15.一种方法，包括：
将多连接引线安装至引线框亚结构，所述多连接引线包括
直接连接至外部针脚的针脚连接部分，所述外部针脚位于所述引线框亚结构的外侧边缘上，
直接连接至所述针脚连接部分的管芯连接部分，所述管芯连接部分被配置为允许对集成电路管芯的多个电连接，以及
直接连接至所述管芯连接部分的支撑部分，所述支撑部分(i)对所述管芯连接部分提供支撑，并(ii)具有在电气及物理两方面使所述多连接引线终止的端部；并且
将引线支撑体安装至所述针脚连接部分和所述支撑部分，但不安装至所述管芯连接部分。
16.根据权利要求15所述的方法，还包括：
将所述集成电路管芯安装至所述引线框亚结构；并且
将配线安装至所述集成电路管芯和所述管芯连接部分，以建立所述多个电连接。
17.根据权利要求16所述的方法，还包括：
在所述多连接引线、所述集成电路管芯、所述引线支撑体、所述引线框亚结构、以及所述外部针脚中的每一者的至少一部分上施加结构材料，上述涂布步骤保留所述外部针脚的至少一部分暴露；并且
使所述结构材料硬化，由此形成成品的芯片封装。
18.根据权利要求17所述的方法，还包括将所述成品的芯片封装安装在印刷电路板上，上述安装步骤包括将所述外部针脚电连接至所述印刷电路板上的接触部。
19.根据权利要求15所述的方法，还包括向所述引线框亚结构安装单一连接引线，所述单一连接引线被配置为允许位于第一高度处对所述集成电路管芯的单一电连接，所述第一高度不同于所述多连接引线的所述管芯连接部分所处的第二高度。
20.根据权利要求15所述的方法，其中，所述支撑部分是第一支撑部分，并且所述多连接引线包括直接连接至所述管芯连接部分并与所述引线支撑体接触的第二支撑部分。
CN201010230399.4A 2009-07-15 2010-07-15 多连接引线 Expired - Fee Related CN101958294B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22576509P 2009-07-15 2009-07-15
US61/225,765 2009-07-15
US12/830,802 US20110012240A1 (en) 2009-07-15 2010-07-06 Multi-Connect Lead
US12/830,802 2010-07-06

Publications (2)

Publication Number Publication Date
CN101958294A true CN101958294A (zh) 2011-01-26
CN101958294B CN101958294B (zh) 2016-04-13

Family

ID=43464686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010230399.4A Expired - Fee Related CN101958294B (zh) 2009-07-15 2010-07-15 多连接引线

Country Status (3)

Country Link
US (1) US20110012240A1 (zh)
CN (1) CN101958294B (zh)
TW (1) TWI571995B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283143A1 (en) * 2009-05-06 2010-11-11 Chenglin Liu Die Exposed Chip Package
JP6885611B2 (ja) 2015-12-18 2021-06-16 ユニバーシティ オブ カンタベリー 分離媒体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
CN1224241A (zh) * 1998-01-19 1999-07-28 日本电气株式会社 具有薄板的片上引线型半导体器件及其制造方法
US6008073A (en) * 1998-02-20 1999-12-28 Micron Technology Method of manufacturing a bus bar structure on lead frame of semiconductor device package
US20030205789A1 (en) * 1996-07-29 2003-11-06 Brooks Jerry M. Structure and method for securing bussing leads
US20060138619A1 (en) * 1997-06-19 2006-06-29 Tongbi Jiang Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
CN101133492A (zh) * 2005-02-23 2008-02-27 Lg麦可龙有限公司 引线框架

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nec Corp Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2663897B2 (ja) * 1995-01-26 1997-10-15 日本電気株式会社 リードフレームおよびその製造方法
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
JPH0936297A (ja) * 1995-07-25 1997-02-07 Fujitsu Ltd 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
US5907184A (en) * 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7683467B2 (en) * 2006-12-07 2010-03-23 Stats Chippac Ltd. Integrated circuit package system employing structural support
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7998791B2 (en) * 2008-02-01 2011-08-16 National Semiconductor Corporation Panel level methods and systems for packaging integrated circuits with integrated heat sinks
US8157515B2 (en) * 2008-08-01 2012-04-17 General Electric Company Split doublet power nozzle and related method
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
US20030205789A1 (en) * 1996-07-29 2003-11-06 Brooks Jerry M. Structure and method for securing bussing leads
US20060138619A1 (en) * 1997-06-19 2006-06-29 Tongbi Jiang Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
CN1224241A (zh) * 1998-01-19 1999-07-28 日本电气株式会社 具有薄板的片上引线型半导体器件及其制造方法
US6008073A (en) * 1998-02-20 1999-12-28 Micron Technology Method of manufacturing a bus bar structure on lead frame of semiconductor device package
CN101133492A (zh) * 2005-02-23 2008-02-27 Lg麦可龙有限公司 引线框架

Also Published As

Publication number Publication date
CN101958294B (zh) 2016-04-13
US20110012240A1 (en) 2011-01-20
TW201110297A (en) 2011-03-16
TWI571995B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
CN100530640C (zh) 集成电路组合件
CN107535050A (zh) 多层总线板
CN204905477U (zh) 电子设备
US20020140112A1 (en) Insulated bond wire assembly process technology for integrated circuits
CN101527298A (zh) 具有导电屏蔽构件的电路板以及使用该构件的半导体封装
CN104798248B (zh) 传输线路及电子设备
CN109075130B (zh) 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
CN205584642U (zh) 树脂多层基板
CN103338590B (zh) 软性电路板及其制造方法
KR100605453B1 (ko) 전자파 장애 차단 필터
CN102356703B (zh) 电路基板以及母层叠体
CN101958294A (zh) 多连接引线
CN103517550B (zh) 印刷电路板和印刷布线板
CN104981088A (zh) 电路板及其制造方法、电子组件封装件及其制造方法
US20090032289A1 (en) Circuit board having two or more planar sections
KR102229847B1 (ko) 리셉터클 커넥터
CN105704918A (zh) 一种高密度印制电路板
CN204191015U (zh) 树脂多层基板
CN100529522C (zh) 背光模块及其平面灯
CN107635350B (zh) 电路板组件及移动终端
CN101834144A (zh) 功率模块绝缘方法及功率模块组件
CN206164830U (zh) 扬声器模组
CN106550540A (zh) 翅膀线圈及其制作方法
CN105097761A (zh) 芯片封装结构
CN106211575B (zh) 具磁感应线圈及软板的载板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20170715

CF01 Termination of patent right due to non-payment of annual fee