CN1224241A - 具有薄板的片上引线型半导体器件及其制造方法 - Google Patents

具有薄板的片上引线型半导体器件及其制造方法 Download PDF

Info

Publication number
CN1224241A
CN1224241A CN 99100229 CN99100229A CN1224241A CN 1224241 A CN1224241 A CN 1224241A CN 99100229 CN99100229 CN 99100229 CN 99100229 A CN99100229 A CN 99100229A CN 1224241 A CN1224241 A CN 1224241A
Authority
CN
China
Prior art keywords
lead
semiconductor element
thin plate
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 99100229
Other languages
English (en)
Inventor
稻叶健仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to CN 99100229 priority Critical patent/CN1224241A/zh
Publication of CN1224241A publication Critical patent/CN1224241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

在具有片上引线结构的半导体器件中,一薄板(9)被安置在半导体元件(1B)的外围区域,其厚度大体上与半导体元件的厚度相同。

Description

具有薄板的片上引线型半导体器件及其制造方法
本发明涉及具有片上引线(LOC)结构的半导体器件及其制造方法。
随着大存储容量的存储器件，如静态随机存取存储器(DRAM)的发展，这种器件的半导体元件在尺度上已被加大，并且与以往相比一个存储器的封装要占用相当大的空间。因此近些年来，在含有封装内占用大空间的半导体元件的封装设计技术领域，已经提出一种LOC结构的封装结构。
同时，随着扩散技术的发展，半导体元件可做得更小，使得具有同样容量的半导体元件几乎是逐年在减小尺寸。
顺便说说，封装的外尺寸是标准化的，即使所包含的半导体元件被减小，就外形尺寸来说，封装几乎不能减小尺寸。因此，当产品周期进入成熟阶段后，封装的半导体元件若具有LOC结构封装时势必会占用减小的空间。
然而，由于半导体元件占用相对于封装尺寸的小空间，生产量被减小，在封装中产生大的翘曲，并且在这种封装中还产生大的热阻。下文将做详细说明。
本发明之目的在于增加LOC型半导体器件的生产量。
根据本发明，在LOC结构的半导体中，一块具有与半导体元件大致相同厚度的薄板被安置在半导体元件的外围区域内。其结果，在具有LOC结构并包括一片相对于封装尺寸仅占用一小块空间的半导体元件的封装中，在内引线的上表面上的树脂厚度和内引线下表面的树脂厚度不均衡的区域在半导体元件的外围区域会被减少。
薄板可起母条作用，以通过使用一导电材料并通过相应的焊丝将半导体元件上的电极和内引线连接起来来发挥电源的效果。
通过下文的描述，与现有技术比较，并参照附图，会对本发明有更清楚的理解。
图1是表明LOC结构的现有技术半导体器件的平面图；
图2是沿图1的Ⅱ-Ⅱ线剖取的剖面图；
图3是表明LOC结构的第二现有技术半导体器件的平面图；
图4是沿图3的Ⅳ-Ⅳ线剖取的剖面图；
图5A-5D是解释制造图3和图4的半导体器件的方法的剖面图；
图6是解释在图3和图4的半导体器件中所产生的问题的平面图；
图7是表明根据本发明具有LOC结构的半导体器件的第1实施例的平面图；
图8是沿图7的Ⅷ-Ⅷ线剖取的剖面图；
图9A-9E是解释制造图7和图8的半导体器件的第一方法的剖面图；
图10A-10E是解释制造图7和图8的半导体器件的第二方法的剖面图；以及
图11是表明根据本发明具有LOC结构的半导体器件的第2实施例的平面图。
在说明优选实施例之前，参照图1、2、3、4、5A-5D和6来解释采用LOC结构的现有技术半导体器件。
图1是表明LOC结构的现有技术半导体器件的平面图，而图2是沿图1的Ⅱ-Ⅱ线剖取的剖面图。
在图1和图2中，电极2在封装中占据大空间的半导体元件1A的中央被安置成单列。由内引线31、外引线32和母条33构成了引线框架3。
借助于粘结带4将每根内引线31牢固地保持在半导体元件1A的前端，并借助于焊丝5将内引线31连接到相关的电极2。母条33被安置在电极2和内引线31之间。焊丝5跨过母条33。
如图1所示，外引线32是从偏离封装中央的各个位置引出的引线，如剖面图所示。
标号6代表密封树脂层。在内引线31上的该密封树脂层6的厚度T1等于在该半导体元件1A下边的密封树脂层6的厚度T2。同时，在内引线31上的密封树脂层6的厚度T1不等于在内引线31下边的密封树脂层6厚度T3，具有非均衡厚度的密封树脂层6的区域R很小，这是因为半导体元件1A在封装中占据着大的空间。
在图2中，标号7代表悬浮引脚。
图3是表明LOC结构的第二现有技术半导体器件的平面图，而图4是沿图3的Ⅳ-Ⅳ线剖取的剖面图。
在图3和图4中，封装包含一块在该封装中仅占很小空间的半导体。具有非均衡厚度的密封树脂层6的区域R很大，这是因为半导体元件1B在封装中占据一小的空间。
下面将参照图5A-5D来说明制造如图3和图4的半导体器件的方法。
首先，参照图5A，将具有电极2的半导体元件1B和具有内引线31、外引线32和母条33的引线框架3放置入位。然后，使粘结带4与内引线31粘结，再使半导体元件1B与引线框架3粘结。
接着，参照图5B，用各自的焊丝5将半导体元件1B的电极2与相对应的内引线31连接。
然后，参照图5C，用密封金属对分模81和82将已粘结了半导体元件1B的引线框架3夹在其间，再用压力将树脂6注入到密封金属对分模81和82之间的空间。随后，去掉密封金属对分模81和82。
最后，参照图5D，在切掉和去掉联络条(未示出)之后，用板(未示出)固定外引线32。接着，从引线框架3切下并去掉外引线32，然后整形以显出所要求的外形，完成该半导体器件。
如图3和图4所见，因半导体元件1B占据该封装尺寸中的一小空间，则在该半导体元件1B的外围区域(接近该封装的水平表面)中的内引线31的上表面上的密封树脂层6的厚度T1和内引线31的下表面下边的密封树脂层6的厚度T3不均衡的区域是很大的，其结果是，树脂在接近该封装的水平表面的区域中的半导体元件1B的上表面比在其下表面移动得更快，这就引起一个问题，即在半导体元件1B的上表面上产生如图6所示的弯曲空隙，使生产量下降。
此外，当树脂6a收缩时所产生的应力，在该封装的上表面和下表面是不同的，它也引起该封装的翘曲大的问题。
而且，该封装的树脂的热导率是低的，而半导体元件的金属硅的热导率是高的。所以，图1和图2中占据该封装尺寸内较大的空间的半导体元件1A可被用来象一个辐射器工作，把热量散发到封装的每个角落，图3和图4中占据该封装尺寸内较小空间的半导体元件1B不能把热量散发到该封装的每个角落，这将引起热阻大的问题。
还有，由于母条33分别被安置在内引线31的前端和发挥电源如VCC和GND作用的电极2之间，在一个母条33和焊丝5之间还有产生边缘接触的危险。
图7是表明根据本发明具有LOC结构的半导体器件的第1实施例的平面图，而图8是沿图7的Ⅷ-Ⅷ线剖取的剖面图。
在图7和图8中，将一薄板9加至图3和图4的元件上。具体地讲，借助于半导体元件1B的外围区域中的粘结带4将薄板9与内引线31粘结。在本案中，薄板9具有大体上与半导体元件1B相同的厚度。其结果，密封树脂层6的厚度非均衡的区域R被做得很小。
对被安置在半导体元件1B的外围区域的薄板9，在形状、厚度和材料方面都没有什么限制，但最好是使薄板9具有比该封装的外形至少小1mm的外形，或每边有大于0.5mm的裕度，容收薄板9的开口具有比该封装的外形至少大1mm的外形，或每边有大于0.5mm的裕度，而且该薄板9具有大体上与半导体元件1B相同的厚度，一般在200和400μm之间，而且是由与引线框架3相同的材料制成的，引线框架3是由铝合金、铜合金或塑料、陶瓷材料制成。此外，该薄板9最好具有例如直径为0.5mm的通孔(未示出)，以改善薄板9和密封树脂层6的粘结性。
现在，接着参照图9A～9E解释制造图7和图8所示的半导体器件的第1方法。
首先，参照图9A，将一具有电极2和厚度在250～400μm之间的半导体元件1B和具有内引线31、外引线32和母条33的引线框架3放置入位。然后，将厚度在50～100μm之间的由聚酰亚胺带膜制成的粘结带4与内引线31粘结，然后将半导体元件1B与与引线框架3粘结。
然后，参照图9B，借助于粘结带4将薄板9与内引线31和母条33粘结。该薄板9的厚度比半导体元件1B大50～100μm，以防止半导体元件1B的背面被损伤。
接着，参照图9C，用各自的直径为23～30μm的焊丝5将半导体元件1B的电极2和相对应的内引线31连接。如需要，用焊丝5将薄板9和电极2和1或将薄板9和内引线31连接。
然后，参照图9D，用加热至160～190℃的密封金属对分模81和82将已与半导体元件1B粘结了的引线框架3夹在其间，在减压下将树脂6a注入到密封金属对分模81和82之间的空间。注意，由于在半导体元件1B的外围区域安置了薄板，密封树脂层6的厚度不均衡的区域实际上是不存在的。因此，在接近该封装水平表面的区域内的半导体元件1B的上表面和下表面，树脂以大体上相同的速率移动。那么密封树脂的流图应不被扰动。
最后，参照图9E，在切断和去掉连络条(未示出)之后，电镀引线32(未示出)。然后，切断外引线32并去掉引线框架3，然后整形以得到所要求的外形，完成该半导体器件。
接着参照图10A～10E解释制造图7和图8所示的半导体器件的第2个方法。
首先，参照图10A，将一具有电极2和厚度在250～400μm之间的半导体元件1B和具有内引线31、外引线32和母条33的引线框架3放置入位。然后，将厚度在50～100μm之间的由聚酰亚胺带膜制成的粘结带4与内引线31粘结，然后将薄板9与引线框架3的内引线31和母条33粘结。
然后，参照图10B，借助于粘结带4将半导体元件1B与引线框架3粘结。该薄板9的厚度比半导体元件1B小50～100μm，以使半导体元件1B和引线框架3相互可靠粘结。
接着，参照图10C，用各自的直径为23～300μm的焊丝5，与图9C的情况相同，将半导体元件1B的电极2和相对应的内引线31连接。
然后，参照图10D，用加热至160～190℃的密封金属对分模81和82将已与半导体元件1B粘结了的引线框架3夹在其间，在减压下将树脂6a注入到密封金属对分模81和82之间的空间，与图9A的情况相同。
最后，参照图10E，在切断和去掉连络条(未示出)之后，电镀引线32(未示出)。然后，切断外引线32并去掉引线框架3，然后整形以得到所要求的外形，完成该半导体器件。
图11是表明根据本发明的半导体器件的第2实施例的平面图。此处，图7的薄板9被一对薄板9A和9B替代，借助于各自的焊丝5将分别形成在薄板9A和9B上的银板(未示出)与相对应的电极2和相对应的内引线31连接，以使9A和9B可作为图7的母条33工作。因而，对于第2实施例，则不需要用于制作跨过母条33的焊丝5的如图8所示的引线-上焊结工艺。
请注意，制造图7所示的半导体器件的任意一个上述方法可用于制造图11所示的半导体器件。
如上所述，根据本发明，由于采用薄板可避免产生弯曲空隙的问题，而提高了生产量。此外，由于当树脂收缩时所产生的应力在该封装的上表面和下表面大体上是均衡的，可避免该封装的大翘曲的问题。还有，由于薄板被安置在半导体元件的外围区域，通过使用高热导率的材料如金属做薄板以减小其热阻，热量可被散发到该封装的每个角落。最后被安置在半导体元件外围区域的薄板可被用作母条，从而不必在内引线的前端和发挥电源如VCC和GND作用的电极之间安置母条，可避免母条和焊丝之间产生边缘接触的危险，从而提高生产量和改善半导体器件的可靠性。

Claims (19)

1．具有片上引线结构的半导体器件，其包括一被安置在半导体元件(1B)的外围区域并具有与所述半导体元件厚度大体上相同的薄板(9)。
2．如权利要求1所述的半导体器件，其特征在于，所述薄板被分成多块(9A、9B)。
3．如权利要求1所述的半导体器件，其特征在于，形成多个通过所述薄板的通孔。
4．一种半导体器件，其包括：
一具有内引线(31)和外引线(32)的引线框架(3)；
一借助于粘结带(4)与所述内引线粘结的半导体元件(1B)；以及
一被安置在所述半导体元件的外围区域并借助于所述粘结带与所述内引线粘结的薄板(9)。
5．如权利要求4所述的半导体器件，其特征在于，所述薄板被分成多块(9A、9B)。
6．如权利要求4所述的半导体器件，其特征在于，形成多个通过所述薄板的通孔。
7．如权利要4所述的半导体器件，其特征在于，所述薄板是导电的，并借助于焊丝(5)与所述内引线和所述半导体元件的电极(2)焊结。
8．一种半导体器件，其包括：
一具有内引线(31)，外引线(32)和母条(33)的引线框架(3)；
一借助于粘结带(4)与所述内引线和所述母条粘结的半导体元件(1B)；以及
一被安置在所述半导体元件的外围区域并借助于所述粘结带与所述内引线和所述母条粘结的薄板(9)。
9．如权利要求8所述的半导体器件，其特征在于，所述薄板被分成多块(9A、9B)。
10．如权利要求8所述的半导体器件，其特征在于，形成多个通过所述薄板的通孔。
11．如权利要求8所述的半导体器件，其特征在于，所述薄板是导电的，并借助于焊丝(5)与所述内引线和所述半导体元件的电极(2)焊结。
12．一种制造半导体器件方法，其包括以下各步骤：
借助于粘结带(4)使半导体元件(1B)和引线框架(3)的内引线(31)粘结；
借助于所述粘结带使薄板(9)与所述内引线粘结，在粘结后，使其设置在所述半导体元件的外围区域；以及
在粘结所述薄板之后，借助于焊丝(5)使所述半导体元件的电极(2)与所述内引线连接。
13．如权利要求12所述的制造半导体器件的方法，其特征在于，所述薄板的厚度大于所述半导体元件的厚度。
14．一种制造半导体器件方法，其包括以下各步骤：
借助于粘结带(4)使半导体元件(1B)和引线框架(3)的内引线(31)粘结；
在粘结半导体元件之后，借助于所述粘结带使导电的薄板(9A、9B)与所述内引线粘结，使其设置在所述半导体元件的外围区域；以及
在粘结所述薄板之后，借助于焊丝(5)使所述半导体元件的电极(2)与所述内引线和所述导电的薄板连接。
15．如权利要求14所述的制造半导体器件的方法，其特征在于，所述薄板的厚度大于所述半导体元件的厚度。
16．一种制造半导体器件方法，其包括以下各步骤：
借助于粘结带(4)使薄板(9)和引线框架(3)的内引线(31)粘结；
在粘结所述薄板之后，借助于所述粘结带使半导体元件(1B)与所述内引线粘结，使所述薄板被设置在所述半导体元件的外围区域中；以及
在粘结所述半导体元件之后，借助于焊丝(5)使所述半导体元件的电极(2)与所述内引线连接。
17．如权利要求16所述的制造半导体器件的方法，其特征在于，所述薄板的厚度小于所述半导体元件的厚度。
18．一种制造半导体器件方法，其包括以下各步骤：
借助于粘结带(4)使导电薄板(9A,9B)和引线框架(3)的内引线(31)粘结；
在粘结所述导电的薄板之后，借助于所述粘结带使半导体元件(1B)与所述内引线粘结，使所述薄板被设置在所述半导体元件的外围区域中；以及
在粘结所述半导体元件之后，借助于焊丝(5)使所述半导体元件的电极(2)与所述内引线和所述导电薄板连接。
19．如权利要求18所述的制造半导体器件的方法，其特征在于，所述薄板的厚度小于所述半导体元件的厚度。
CN 99100229 1998-01-19 1999-01-19 具有薄板的片上引线型半导体器件及其制造方法 Pending CN1224241A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 99100229 CN1224241A (zh) 1998-01-19 1999-01-19 具有薄板的片上引线型半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP021396/1998 1998-01-19
CN 99100229 CN1224241A (zh) 1998-01-19 1999-01-19 具有薄板的片上引线型半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN1224241A true CN1224241A (zh) 1999-07-28

Family

ID=5269880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 99100229 Pending CN1224241A (zh) 1998-01-19 1999-01-19 具有薄板的片上引线型半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN1224241A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线
CN101958294B (zh) * 2009-07-15 2016-04-13 马维尔国际贸易有限公司 多连接引线

Similar Documents

Publication Publication Date Title
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
CN1168140C (zh) 半导体封装件及其制造方法
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
CN100359678C (zh) 半导体器件
CN1412842A (zh) 引线框架以及利用该引线框架制造半导体装置的方法
CN1489205A (zh) 导线框和制造导线框的方法
CN1650410A (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
US10424535B2 (en) Pre-molded leadframe device
CN1427473A (zh) 导线架带和制造使用导线架带的半导体封装的方法
US20040018666A1 (en) Wafer level package structure and method for packaging the same
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
US6093958A (en) Lead-on-chip type semiconductor device having thin plate and method for manufacturing the same
KR200489837Y1 (ko) 예비성형된 범용 리드 프레임 장치
CN1107256A (zh) 侧面有凸缘的密封式半导体器件及其制造方法
CN1224241A (zh) 具有薄板的片上引线型半导体器件及其制造方法
CN1155085C (zh) 半导体引线框组件和制造半导体元件的方法
CN1207784C (zh) 交叉堆叠式双芯片封装装置及制造方法
US10937728B2 (en) Preformed lead frame and lead frame package made from the same
US7732259B2 (en) Non-leaded semiconductor package and a method to assemble the same
CN213242547U (zh) 高散热集成电路引线框架
US20230170283A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN1228828C (zh) 开窗型导线架式半导体封装结构及制造过程
CN1225022C (zh) 芯片封装基板
CN2492944Y (zh) 晶片尺寸模压封装装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030716

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030716

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication