JP2014220309A - 多層基板およびこれを用いた電子装置、電子装置の製造方法 - Google Patents

多層基板およびこれを用いた電子装置、電子装置の製造方法 Download PDF

Info

Publication number
JP2014220309A
JP2014220309A JP2013097231A JP2013097231A JP2014220309A JP 2014220309 A JP2014220309 A JP 2014220309A JP 2013097231 A JP2013097231 A JP 2013097231A JP 2013097231 A JP2013097231 A JP 2013097231A JP 2014220309 A JP2014220309 A JP 2014220309A
Authority
JP
Japan
Prior art keywords
pattern
edge pattern
layer
inner edge
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013097231A
Other languages
English (en)
Other versions
JP5983523B2 (ja
Inventor
英二 藪田
Eiji Yabuta
英二 藪田
今田　真嗣
Shinji Imada
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013097231A priority Critical patent/JP5983523B2/ja
Publication of JP2014220309A publication Critical patent/JP2014220309A/ja
Application granted granted Critical
Publication of JP5983523B2 publication Critical patent/JP5983523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】保護膜にクラックが発生することを抑制する。【解決手段】外縁パターン６３の側面６３ｂを内縁パターン６１、６２のうち保護膜１１０で覆われる部分の表面粗さよりも小さくする。これによれば、ランド６１に電子部品１２１〜１２３を搭載した後、金型２００を多層基板１０の一面１０ａ側に圧接してモールド樹脂１５０を備える電子装置を製造する場合、外縁パターン６３を覆う保護膜１１０が金型２００に圧接される。このとき、外縁パターン６３は側面６３ｂの表面粗さが小さくされているため、保護膜１１０が外縁パターン６３の側面から剥離し易くなる。したがって、保護膜１１０が外縁パターン６３の側面６３ｂから剥離した場合には保護膜１１０に発生する応力を開放でき、保護膜１１０にクラックが発生することを抑制できる。【選択図】図２

Description

本発明は、電子部品が搭載されるランドを含む内縁パターンおよび内縁パターンの周囲に形成された外縁パターンを有する多層基板およびこれを用いた電子装置、電子装置の製造方法に関するものである。
従来より、基板の一面側に電子部品が搭載された電子装置が提案されている（例えば、特許文献１参照）。具体的には、この電子装置では、基板の一面には、ランドを含む内縁パターンおよび外縁パターンが形成されており、内縁パターンの一部および外縁パターンはソルダーレジスト等の保護膜に覆われている。なお、外縁パターンは内縁パターンの周囲に形成され、内縁パターンの一部および外縁パターンはソルダーレジストとの密着性を向上させるため、ソルダーレジストとの接触面が荒らされている。そして、電子部品は、内縁パターンのうちのランド上にはんだ等を介して搭載されている。また、電子部品を含む基板の一面側は、内縁パターンが封止されるように、モールド樹脂によって封止されている。
このような電子装置は、次のように製造される。すなわち、まず、基板の一面に内縁パターンおよび外縁パターンを形成し、ソルダーレジストに接触する（覆われる）内縁パターンの一部および外縁パターンの接触面を荒らす。そして、内縁パターンの一部および外縁パターンを覆う保護膜を形成する。次に、電子部品をランド上にはんだ等を介して搭載する。続いて、一面に凹部が形成された金型を用意し、電子部品および内縁パターンが凹部内に配置されるように、金型の一面を基板の一面側に圧接する。つまり、電子部品および内縁パターンが凹部内に配置されるように、金型の一面を外縁パターンを覆う保護膜に圧接する。その後、基板と金型の凹部との間の空間にモールド樹脂を充填することにより、電子部品および内縁パターンを含む基板の一面側が封止された上記電子装置が製造される。
特開平７−２２５３８号公報
しかしながら、このような電子装置の製造方法では、金型の一面を基板の一面側に圧接すると、保護膜に発生する応力によって当該保護膜にクラックが発生する可能性があるという問題がある。
本発明は上記点に鑑みて、保護膜にクラックが発生することを抑制できる多層基板およびこれを用いた電子装置、電子装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、表面（２０ａ）を有するコア層（２０）と、コア層の表面に形成された内層配線（５１）と、コア層の表面に内層配線を覆う状態で配置されたビルドアップ層（３０）と、ビルドアップ層のうちコア層と反対側の一面（３０ａ）に形成され、電子部品（１２１〜１２３）が搭載されるランド（６１）を有し、電子部品と共にモールド樹脂（１５０）で封止される内縁パターン（６１、６２）と、ビルドアップ層の一面のうち内縁パターンが形成される部分の周囲に形成され、モールド樹脂（１５０）から露出する外縁パターン（６３、６５）と、内縁パターンの一部および外縁パターンを覆う保護膜（１１０）とを備え、外縁パターンは、側面（６３ｂ）を有する板状とされ、内縁パターンのうち保護膜で覆われる部分の表面粗さよりも少なくとも側面の表面粗さが小さくされていることを特徴としている。
このような多層基板では、ランドに電子部品を搭載した後、金型を多層基板の一面側に圧接してモールド樹脂を備える電子装置を製造する場合、外縁パターンを覆う保護膜が金型に圧接される。このとき、外縁パターンは側面の表面粗さが小さくされているため、保護膜が外縁パターンの側面から剥離し易くなる。したがって、保護膜が外縁パターンの側面から剥離した場合には保護膜に発生する応力を開放でき、保護膜にクラックが発生することを抑制できる。
また、請求項３に記載の発明では、請求項１または２に記載の多層基板と、ランドに搭載された電子部品と、電子部品および内縁パターンを封止するモールド樹脂（１５０）とを備える電子装置であることを特徴としている。
そして、請求項４に記載の発明は、請求項３に記載の電子装置の製造方法に関する発明であり、多層基板を用意する工程と、内縁パターンのうちのランドに電子部品を搭載する工程と、電子部品および内縁パターンを封止するモールド樹脂を形成する工程と、を行い、モールド樹脂を形成する工程では、一面（２００ａ）に凹部（２０１）が形成された金型（２００）を用意し、凹部内に電子部品および内縁パターンが配置されるように金型の一面を多層基板に圧接した後、多層基板と凹部との間の空間にモールド樹脂を充填することを特徴としている。
これによれば、保護膜が外縁パターンの側面から剥離し易くなっている。このため、金型を多層基板の一面側に圧接したとき、保護膜が外縁パターンの側面から剥離した場合には当該保護膜に発生する応力を開放でき、保護膜にクラックが発生することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における電子装置の断面図である。 （ａ）は図１中の領域Ａの拡大図、（ｂ）は図１中の領域Ｂの拡大図である。 図１に示す電子装置の製造工程を示す断面図である。 図３に続く電子装置の製造工程を示す断面図である。 図４に続く電子装置の製造工程を示す断面図である。 図５に続く電子装置の製造工程を示す断面図である。 図６中の領域Ｃの拡大図である。 本発明の第２実施形態における電子装置の断面図である。 図８に示す電子装置の平面図である。 図８中の領域Ｄの拡大図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。
多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０とを備える積層基板である。
なお、コア層２０およびビルドアップ層３０、４０は、ガラスクロスの両面を樹脂で封止してなるプリプレグ等で構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。
そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。
また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。
なお、表面パターン６３は、ランド６１、６２の周囲に形成されており、本実施形態では、ランド６１、６２が本発明の内縁パターンに相当し、表面パターン６３が本発明の外縁パターンに相当している。
ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。
なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。
内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。
また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。これにより、ランド６１、６２と表層配線６３とは、内層配線５１、５２、裏面パターン７１、貫通ビア８１、フィルドビア９１、１０１を介して適宜電気的に接続されている。
なお、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。また、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。そして、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。
そして、ビルドアップ層３０の表面３０ａには、ランド６２の一部（内縁パターンの一部）および表面パターン６３を覆うソルダーレジスト１１０が形成されている。同様に、ビルドアップ層４０の表面４０ａには、裏面パターン７１を覆うソルダーレジスト１１０が形成されている。
なお、表面パターン６３を覆うソルダーレジスト１１０には、表面パターン６３のうち外部回路と接続される部分を露出させる開口部１１０ａが形成されている。また、本実施形態では、ソルダーレジスト１１０が本発明の保護膜に相当している。
電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。つまり、ランド６２は、ボンディングワイヤ１４１、１４２が接続される部分と異なる部分がソルダーレジスト１１０に覆われている。
なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。
モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。
以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点である表面パターン６３の構造について説明する。
表面パターン６３は、図２に示されるように、ビルドアップ層３０側と反対側の表面６３ａおよび側面６３ｂを有する板状とされている。そして、表面パターン６３は、表面６３ａに凹凸が形成されており、側面６３ｂは平坦な面とされている。また、ランド６２のうちソルダーレジスト１１０で覆われる部分（表面６２ａおよび側面６２ｂ）は、表面６３ａと同様に凹凸が形成されている。
つまり、表面パターン６３は、側面６３ｂの表面粗さが、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａの表面粗さより小さくされている。すなわち、表面パターン６３は、側面６３ｂとソルダーレジスト１１０との密着性が、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａとソルダーレジスト１１０との密着性より小さくされている。
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図３〜図６を参照しつつ説明する。なお、図３〜図５は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。
まず、図３（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図３（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。
その後、図３（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
続いて、図３（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。
その後、図４（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。
次に、図４（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。
なお、次の図４（ｃ）以降では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。
その後、図４（ｃ）に示されるように、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。
続いて、図４（ｄ）に示されるように、積層体１６８の積層方向から加圧しつつ加熱することにより積層体１６８を一体化する。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０を構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０を構成する樹脂を流動させて内層配線５２の間を埋め込む。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。
次に、図５（ａ）に示されるように、レーザ等により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。同様に、図５（ａ）とは別断面において、図１に示されるように、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する貫通孔１０１ａを形成する。
そして、図５（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０、４０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図５（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。
続いて、図５（ｃ）に示されるように、金属板１６６上に図示しないレジストを配置する。次に、レジストをマスクとしてウェットエッチング等を行って金属板１６６をパターニングする。その後、ランド６１、ランド６２のうちボンディングワイヤ１４１、１４２と接続される部分、表面パターン６３の側面６３ｂをレジスト等で覆う。そして、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面パターン６３の表面６３ａをスクラブ研磨したり薬液処理したりして表面に凹凸を形成することにより、表層配線６１〜６３を形成する。これにより、側面６３ｂの表面粗さがランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａの表面粗さより小さい表面パターン６３が形成される。
同様に、金属板１６７上に図示しないレジストを配置し、レジストをマスクとしてウェットエッチング等を行って金属板１６７をパターニングすることにより、表層配線７１、７２を形成する。
つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９を有する構成とされている。
次に、図６（ａ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングすることにより、多層基板１０が製造される。なお、表面パターン６３は、側面６３ｂとソルダーレジスト１１０との密着性が、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａとソルダーレジスト１１０との密着性より小さくなっている。
続いて、図６（ｂ）に示されるように、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。
その後、図６（ｃ）に示されるように、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。
具体的には、一面２００ａにモールド樹脂１５０の外形を構成する凹部２０１が形成されている金型２００を用意し、凹部２０１内に電子部品１２１〜１２３およびランド６１、６２が配置されるように、一面２００ａを多層基板１０の一面１０ａ側に圧接する。
このとき、金型２００の一面２００ａは、ソルダーレジスト１１０と当接するが、表面パターン６３の側面６３ｂの表面粗さは、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａの表面粗さより小さくされている。このため、図７に示されるように、表面パターン６３の側面６３ｂからソルダーレジスト１１０が剥離することにより、金型２００が圧接されることによってソルダーレジスト１１０に発生する応力を開放でき、ソルダーレジスト１１０にクラックが発生することを抑制できる。言い換えると、表面パターン６３の側面６３ｂは、ソルダーレジスト１１０にクラックが発生する応力より小さい応力でソルダーレジスト１１０が剥離する構成とされているともいえる。
以上説明したように、本実施形態では、表面パターン６３の側面６３ｂの表面粗さは、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６３ａの表面粗さより小さくされている。このため、金型２００が多層基板１０の一面１０ａ側に圧接されたとき、表面パターン６３の側面６３ｂからソルダーレジスト１１０を剥離し易くできる。そして、表面パターン６３の側面６３ｂからソルダーレジスト１１０が剥離した場合には、金型２００が圧接されることによってソルダーレジスト１１０に発生する応力を開放でき、ソルダーレジスト１１０にクラックが発生することを抑制できる。また、ソルダーレジスト１１０にクラックが発生することを抑制できるため、ソルダーレジスト１１０に発生したクラックがビルドアップ層３０に伝播して当該ビルドアップ層３０にクラックが発生することを抑制できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して外縁パターンを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
図８および図９に示されるように、本実施形態では、ビルドアップ層３０の表面３０に型踏み部６４が形成されている。なお、図９では、理解をし易くするために、ソルダーレジスト１１０を省略して示してある。また、図８は、図９中のI-I断面に相当している。
型踏み部６４は、ビルドアップ層３０の表面３０ａに形成された表層導体６５と、表層導体６５を覆うソルダーレジスト１１０によって構成されている。なお、本実施形態では、表面パターン６３および表層導体６５が本発明の外縁パターンに相当している。
表層導体６５は、図１および図２に示されるように、ランド６１、６２を囲む枠状とされ、ランド６１、６２と表面パターン６３との間に形成されている。そして、図１０に示されるように、表層導体６５の側面６５ｂの表面粗さは、ランド６２のうちソルダーレジスト１１０で覆われる部分および表面６５ａの表面粗さより小さくされている。
また、表層導体６５は、ランド６１、６２および表面パターン６３とは絶縁されている。すなわち、表層導体６５は、いわゆるダミーパターンであり、型踏み部６４の高さを調整するためのものである。
そして、表層導体６５は、表面パターン６３を覆うソルダーレジスト１１０によって完全に覆われている。つまり、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、周方向において一定とされている。
また、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とされている。本実施形態では、表面パターン６３および表層導体６５の膜厚が等しくされ、ソルダーレジスト１１０の部分毎の膜厚も等しくされている。このため、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さと等しくされている。
そして、モールド樹脂１５０は、型踏み部６４を構成するソルダーレジスト１１０の外縁側の部分を露出させつつ、型踏み部６４を構成するソルダーレジスト１１０の内縁側の部分を封止している。つまり、型踏み部６４は、多層基板１０の一面１０ａにおいて、モールド樹脂１５０で封止される部分と封止されない部分との間の界面に形成されているともいえる。
なお、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さとは、言い換えると、表層導体６５を覆うソルダーレジスト１１０のうち表層導体６５と反対側の面からビルドアップ層３０の表面３０ａまでの長さのことである。また、図８では、表面パターン６３および表層導体６５が同じソルダーレジスト１１０にて覆われているが、表面パターン６３を覆うソルダーレジスト１１０と表層導体６５を覆うソルダーレジスト１１０とが分離されていてもよい。
以上説明したように、本実施形態では、ランド６１、６２と表面パターン６３との間に表層導体６５を有する型踏み部６４が形成されている。このため、図６（ｃ）の工程を行った際、多層基板１０と金型２００の凹部２０１との間の空間からモールド樹脂１５０が流出することを抑制できる。
すなわち、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とされている。このため、図６（ｃ）の工程を行うと、型踏み部６４が金型２００に圧接される。また、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、周方向において一定とされているため、型踏み部６４と金型２００との間に隙間は形成されない。したがって、多層基板１０と金型２００の凹部２０１との間の空間からモールド樹脂１５０が流出することを抑制でき、表面パターン６３のうちソルダーレジスト１１０の開口部１１０ａから露出する部分がモールド樹脂１５０で覆われることを抑制できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記各実施形態では、内縁パターンがランド６１、６２にて構成されているものを説明したが、内縁パターンは、ランド６１、６２と、電子部品１２１〜１２３が搭載されず、ボンディングワイヤ１４２、１４３が接続されないパターンを備えていてもよい。
また、上記各実施形態において、表面パターン６３は、表面６３ａおよび側面６３ｂの表面粗さがランド６２のうちソルダーレジスト１１０で覆われる部分の表面粗さより小さくされていてもよい。
さらに、上記第２実施形態において、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さをソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とする場合には、次のようにすればよい。例えば、図５（ｃ）の工程において、表面パターン６３および表層導体６５をパターニングする際、表層導体６５上のみに金属メッキ等を形成すればよい。
１０ 多層基板
２０ コア層
２０ａ 表面
３０ ビルドアップ層
３０ａ 一面
５１ 内層配線
６１、６２ ランド
６３ 表面パターン
６３ｂ 側面
１１０ 保護膜
１２１〜１２３ 電子部品

Claims (4)

  1. 表面（２０ａ）を有するコア層（２０）と、
    前記コア層の表面に形成された内層配線（５１）と、
    前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層（３０）と、
    前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に形成され、電子部品（１２１〜１２３）が搭載されるランド（６１）を有し、前記電子部品と共にモールド樹脂（１５０）で封止される内縁パターン（６１、６２）と、
    前記ビルドアップ層の前記一面のうち前記内縁パターンが形成される部分の周囲に形成され、前記モールド樹脂（１５０）から露出する外縁パターン（６３、６５）と、
    前記内縁パターンの一部および前記外縁パターンを覆う保護膜（１１０）と、を備え、
    前記外縁パターンは、側面（６３ｂ）を有する板状とされ、前記内縁パターンのうち前記保護膜で覆われる部分の表面粗さよりも少なくとも前記側面の表面粗さが小さくされていることを特徴とする多層基板。
  2. 前記外縁パターンは、前記内縁パターンと前記内層配線を介して電気的に接続される表面パターン（６３）と、前記内縁パターンおよび前記表面パターンと絶縁され、前記内縁パターンを囲むと共に前記内縁パターンと前記表面パターンとの間に形成された枠状の表層導体（６５）とを有し、少なくとも前記表層導体の側面の表面粗さが前記内縁パターンにおける前記保護膜で覆われる部分の表面粗さよりも小さくされ、
    前記保護膜のうち前記表層導体を覆う部分の前記ビルドアップ層の前記一面からの高さは、前記保護膜のうち前記表面パターンを覆う部分の前記ビルドアップ層の前記一面からの高さ以上とされていることを特徴とする請求項１に記載の多層基板。
  3. 請求項１または２に記載の多層基板と、
    前記ランドに搭載された前記電子部品と、
    前記電子部品および前記内縁パターンを封止するモールド樹脂（１５０）と、を備えることを特徴とする電子装置。
  4. 請求項３に記載の電子装置の製造方法において、
    前記多層基板を用意する工程と、
    前記内縁パターンのうちの前記ランドに前記電子部品を搭載する工程と、
    前記電子部品および前記内縁パターンを封止する前記モールド樹脂を形成する工程と、を行い、
    前記モールド樹脂を形成する工程では、一面（２００ａ）に凹部（２０１）が形成された金型（２００）を用意し、前記凹部内に前記電子部品および前記内縁パターンが配置されるように前記金型の一面を前記多層基板に圧接した後、前記多層基板と前記凹部との間の空間に前記モールド樹脂を充填することを特徴とする電子装置の製造方法。
JP2013097231A 2013-05-06 2013-05-06 多層基板およびこれを用いた電子装置、電子装置の製造方法 Expired - Fee Related JP5983523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013097231A JP5983523B2 (ja) 2013-05-06 2013-05-06 多層基板およびこれを用いた電子装置、電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097231A JP5983523B2 (ja) 2013-05-06 2013-05-06 多層基板およびこれを用いた電子装置、電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014220309A true JP2014220309A (ja) 2014-11-20
JP5983523B2 JP5983523B2 (ja) 2016-08-31

Family

ID=51938519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097231A Expired - Fee Related JP5983523B2 (ja) 2013-05-06 2013-05-06 多層基板およびこれを用いた電子装置、電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5983523B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7241805B2 (ja) 2021-05-24 2023-03-17 アオイ電子株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174171A (ja) * 1998-12-07 2000-06-23 Apic Yamada Corp パッケージ部設置用回路基板
JP2004281940A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007318098A (ja) * 2006-04-27 2007-12-06 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
JP2011066344A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置および電子装置
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174171A (ja) * 1998-12-07 2000-06-23 Apic Yamada Corp パッケージ部設置用回路基板
JP2004281940A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007318098A (ja) * 2006-04-27 2007-12-06 Sanyo Electric Co Ltd 回路装置および回路装置の製造方法
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
JP2011066344A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置および電子装置
JP2012235166A (ja) * 2012-08-23 2012-11-29 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5983523B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
US9951434B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
WO2014174827A1 (ja) 多層基板、多層基板を用いた電子装置、多層基板の製造方法、基板、および基板を用いた電子装置
JP6111832B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2007036013A (ja) 回路装置およびその製造方法
JP5983523B2 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010062199A (ja) 回路基板
JP2014220429A (ja) 多層基板およびこれを用いた電子装置
JP6011472B2 (ja) 基板、およびこれを用いた電子装置
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6044441B2 (ja) 電子装置の製造方法およびこれに用いられる多層基板
JP2014216559A (ja) 多層基板およびこれを用いた電子装置
JP2014220307A (ja) 多層基板、これを用いた電子装置および多層基板の製造方法
JP6523039B2 (ja) プリント配線板及びその製造方法
JP2015015355A (ja) 配線基板およびこれを用いた電子装置、配線基板の製造方法
JP6127756B2 (ja) 多層基板、および多層基板の製造方法
JP6323011B2 (ja) 多層基板
JP2014216566A (ja) 多層基板およびその製造方法
JP2014220308A (ja) 多層基板およびこれを用いた電子装置
JP2009267061A (ja) 配線基板の製造方法
JP2014216567A (ja) 多層基板およびこれを用いた電子装置
JP2014216560A (ja) 多層基板およびこれを用いた電子装置
JP2014216565A (ja) 多層基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R151 Written notification of patent or utility model registration

Ref document number: 5983523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees