CN101159038A - 存储卡及其制造方法 - Google Patents

存储卡及其制造方法 Download PDF

Info

Publication number
CN101159038A
CN101159038A CNA2007101477554A CN200710147755A CN101159038A CN 101159038 A CN101159038 A CN 101159038A CN A2007101477554 A CNA2007101477554 A CN A2007101477554A CN 200710147755 A CN200710147755 A CN 200710147755A CN 101159038 A CN101159038 A CN 101159038A
Authority
CN
China
Prior art keywords
wiring board
storage card
molded resin
storage
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101477554A
Other languages
English (en)
Inventor
仓富文司
清水福美
杉山道昭
藤岛敦
和田环
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101159038A publication Critical patent/CN101159038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

在此需要为便携式通信设备提供大容量存储卡。存储卡1包括：主要由玻璃环氧树脂构成的线路板2；安装在存储卡1的主表面上的多个半导体芯片(3C和3F)；以及用于封装线路板2和半导体芯片(3C和3F)的模制树脂4。模制树脂4由含有石英填料的热固化环氧树脂制成。线路板2的背表面未被模制树脂4覆盖，并暴露给存储卡1的背表面。线路板2的背表面用于形成多个与半导体芯片(3C和3F)电连接的外部连接端子7。当存储卡1附着至移动电话的卡槽时，外部连接端子7与包含在卡槽中的连接器端子接触。这使得在存储卡1和移动电话之间交换信号或者供电成为可能。

Description

存储卡及其制造方法
技术领域
本发明涉及存储卡及其制造技术。更特别地，本发明涉及可有效地应用于附着至便携式通信设备卡槽的小型薄存储卡的技术。
背景技术
当前的手机不仅具有电话功能，而且具有诸如网络连接、电子邮件(e-mail)传输、图像捕获以及导航的其他功能。最近，出现了提供诸如非接触IC卡的安全功能的趋势。
多功能移动电话的出现需要各种附着至移动电话存储卡槽的卡随之发展，以便提供更小、更薄并具有更多功能的卡。
日本专利公开No.2005-339496(专利文献1)公开了一种小型大容量存储卡(多功能存储卡)，该存储卡具有用于移动电话的存储和安全功能。
在日本专利公开No.2005-339496中公开的存储卡包括卡体和用于容纳该卡体的帽壳(cap)。该卡体包括：使用玻璃环氧树脂的线路板；层叠在线路板上方的多个半导体芯片；以及用于封装该半导体芯片的模制树脂。半导体芯片和线路板通过引线电耦合。包含有石英填料的热固化环氧树脂用于封装半导体芯片的模制树脂。
模制热固化树脂用于用来容纳卡体的帽壳。帽壳的一端具有凸部，该凸部起到正确地将存储卡插入移动电话卡槽中的定位机构的作用。在该帽壳的反面上具有尺寸与卡体近似相等的凹口。卡体置于凹口内部，其中线路板的主表面(芯片安装表面)指向凹口内部。卡体通过粘合剂附着至帽壳。即，只有卡体的线路板的反面从帽壳暴露。卡体的其余部分均被帽壳覆盖。帽壳凹口的深度与卡体的厚度大致相等。帽壳的反面与线路板的反面大致平齐。多个外部连接端子形成在线路板的反面上。当存储卡附着至移动电话卡槽时，外部连接端子与包含在卡槽内的连接器端子接触，以交换信号或者供电。
根据上述构造的存储卡是非常小而薄的。它的尺寸是：长边为16mm，短边为12.5mm，厚度为1.2mm(只有在形成凸部的部分厚度为1.6mm)。
上述存储卡的制造使用大型线路板，其中该大型线路板的面积是所述线路板面积的数十倍。该大型线路板包括所述线路板所需的矩阵形式的多个布线图案单元。为了制造该存储卡，在每个大型线路板单元内层叠多个半导体芯片。使用引线将大型线路板的布线图案与每个半导体芯片电连接。将大型线路板放置在由上模具和下模具制成的模制树脂模具内，以使用模制树脂一次性地将所有的半导体芯片封装起来。然后，使用划片刀将大型线路板和模制树脂切割并分离为单元，以制造多个卡体，其中每个卡体都具有上述的外部尺寸并且制作成矩形平行六面体。另一方面，将热固化树脂注入到另一个与上述模制树脂模具不同的树脂模具中，以形成帽壳。随后将卡体置于帽壳凹口内。然后利用粘合剂将两者键合。
发明内容
在日本专利公开No.2005-339496中描述的存储卡包括卡体和用于容纳该卡体的帽壳。该存储卡的厚度取决于卡体厚度和帽壳厚度的和。帽壳的厚度限制卡体的厚度。这样就在将半导体芯片叠装在线路板上时，限制了半导体芯片的数量。
在分别形成卡体和帽壳之后，需要一个将卡体放入帽壳的工艺。这样就使存储卡制造工艺变得复杂。
因此，本发明的目的在于提供一种为便携式通信设备提供大容量存储卡的技术。
本发明的另一目的在于提供一种使用于便携式通信设备的存储卡的制造工艺简化的技术。
通过参见以下描述和附图，可以容易地确定本发明的这些目的和其他目的以及新颖特征。
以下简述本申请公开的本发明的代表性方面。
根据本发明的存储卡包括：线路板、层叠在线路板的主表面上方的多个存储芯片、形成在线路板的背表面上方并与存储芯片电耦合的多个外部连接端子、以及模制树脂，该模制树脂用于封装线路板的主表面和存储芯片，覆盖线路板的一侧，并暴露线路板的背表面。
根据本发明的用于上述存储卡的制造方法包括以下步骤：(a)制备用于形成线路板所需的多个图案单元的大型线路板；(b)将存储芯片安装在大型线路板的相应单元上；(c)在步骤(b)之后，将大型线路板附着至模制树脂模具，将熔化树脂注入到针对模制树脂模具而提供的多个空腔中，从而形成用于与单元相对应地对存储芯片进行封装的模制树脂；以及(d)在步骤(c)之后，从大型线路板中，切割并分离出模制树脂和由模制树脂封装的大型线路板的一部分。在步骤(d)之后，形成模制树脂，使得覆盖线路板的一侧而暴露其背表面。
以下描述本申请公开的本发明的代表性方面带来的效果。
可以提供大容量存储卡。
可以简化存储卡制造工艺。
附图说明
图1是示出了根据本发明实施方式的存储卡的外部视图的平面视图；
图2是示出了根据本发明实施方式的存储卡的内部结构的平面视图；
图3是示出了根据本发明实施方式的存储卡的外部视图的平面视图；
图4是沿着图1中的线A-A截取的横截面视图；
图5是沿着图1中的线B-B截取的横截面视图；
图6是示出了根据本发明实施方式的存储卡内的外部连接端子的功能示例的示意图；
图7是示出了根据本发明实施方式的存储卡内的外部连接端子的另一个功能示例的示意图；
图8是示出了用于制造根据本发明实施方式的存储卡的大型线路板的平面视图；
图9是关键部分的平面视图，其示出了根据本发明实施方式的存储卡的制造方法；
图10是沿着图9中的线C-C截取的横截面视图；
图11是关键部分的截面视图，其示出了根据本发明实施方式的存储卡的制造方法；
图12是关键部分的平面视图，其示出了根据本发明实施方式的存储卡的制造方法；
图13是关键部分的截面视图，其示出了根据本发明实施方式的存储卡的制造方法；
图14是关键部分的截面视图，其示出了根据本发明实施方式的存储卡的制造方法所使用的模制树脂模具；
图15是关键部分的平面视图，其示出了根据本发明实施方式的存储卡的制造方法；
图16是示出了将根据本发明实施方式的存储卡插入连接器的方法的示意图；
图17是示出了将根据本发明实施方式的存储卡插入连接器的方法的示意图；
图18示出了由根据本发明的方法制造的存储卡的表面粗糙度；
图19示出了由常规方法制造的存储卡的表面粗糙度；
图20是根据本发明另一实施方式的存储卡的截面视图；
图21是根据本发明又一实施方式的存储卡的截面视图；
图22是根据本发明再一实施方式的存储卡的截面视图；以及
图23是根据本发明再一实施方式的存储卡的截面视图。
具体实施方式
参照附图对本发明的实施方式作进一步详细的描述。在所有用于描述实施方式的附图中，相同的部分或者组件由相同的参考标号表示，并且为了简单起见，省略了具体描述。
第一实施方式
图1是示出了根据本实施方式的存储卡的外部视图(第一表面)的平面视图。图2是示出了根据本实施方式的存储卡的内部结构的平面视图。图3是示出了根据本实施方式的存储卡的外部视图(背表面)的平面视图。图4是沿着图1中的线A-A截取的横截面视图。图5是沿着图1中的线B-B截取的横截面视图。
根据本实施方式的存储卡1附着至移动电话的卡槽，并且存储卡1是按照微型记忆棒标准(Memory Stick Microstandard)设计的。即，存储卡1的外部尺寸是16mm×12.5mm，厚度为1.2mm(只有在形成凸部的部分厚度为1.6mm)。
存储卡1包括：主要由玻璃环氧树脂构成的线路板2；安装在存储卡1的主表面(第一表面)上的多个半导体芯片(3C和3F)；以及用于封装线路板2和半导体芯片(3C和3F)的模制树脂4。模制树脂4由包括石英填料的环氧树脂制成，并使用热固化环氧材料。
半导体芯片3F包括能够例如电擦除和写入数据的非易失性存储器(闪存)。半导体芯片3C包括接口控制器。该接口控制器具有多个接口控制模式。该接口控制器根据来自于外部的指令，针对处于控制模式的存储器(半导体芯片3F)控制外部接口操作和存储接口操作。
线路板2包括布线10和过孔(未示出)。半导体芯片(3C和3F)通过例如Au(金)引线5与布线10电连接。在需要的时候，线路板2的主表面安装有诸如芯片电容器6的无源组件。线路板2的背表面未覆盖有模制树脂4，并暴露给存储卡1的背表面。多个外部连接端子7(例如，十一个或者二十个端子)形成在线路板2的背表面上，并通过过孔、布线10和引线5与半导体芯片(3C和3F)电连接。当存储卡1附着至移动电话的卡槽时，外部连接端子7与包含在卡槽中的连接器端子接触。这样就使得存储卡1和移动电话之间交换信号或者供电成为可能。
以下参照图6描述外部连接端子7的功能。十一个外部连接端子7沿着存储卡1的一侧排列成行。当存储卡插入移动电话的卡槽时，这一侧就变成了前端。在外部连接端子7中，第八个是电源端子(Vcc)，第九个是接地端子(Vss)。这些端子具有比其他端子更大的面积。当存储卡1插入移动电话的卡槽时，卡槽内的连接器端子在与其它端子接触之前首先与电源端子(Vcc)和接地端子(Vss)接触。当存储卡1从卡槽中移出时，其它端子首先从连接器断开，随后电源端子(Vcc)和接地端子(Vss)从连接器断开。即，将电源端子(Vcc)和接地端子(Vss)构造成与连接器端子可靠接触。
该十一个外部连接端子7具有下述功能：第一个是BS；第二个是DATA1(数据输入/输出)；第三个是DATA0(数据输入/输出)；第四个是DATA2(数据输入/输出)；第五个是INS；第六个是DATA3(数据输入/输出)；第七个是SCLK(时钟)；第八个是电源(Vcc)；第九个是接地(Vss)；第十个和第十一个是备用的。
图7示出了将二十个外部连接端子7分两排布置的示例。第一个到第十一个端子沿着存储卡1的一侧排列成行。当存储卡插入移动电话的卡槽时，这一侧成为前端。第十二个到第二十个外部连接端子沿着存储卡1的另一侧排列成行。当存储卡插入移动电话的卡槽时，这一侧成为后端。第一个到第十一个端子均具有与图6中举例说明的功能一样的功能。第十二个到第二十个端子是备用的。
如图6和图7中示出的备用端子可以用作用于提供USB接口或者MMC或串行接口的扩展端子。可以添加另一个DATA(数据输入/输出)端子作为记忆棒PRO接口，以提供多比特(multi-bit)存储卡。
如图6和图7所示，在线路板2的背表面大致中心处，提供有多个测试端子16。这些测试端子16与半导体芯片(3C和3F)耦合。例如，可能发生静电击穿，使得在半导体芯片3C中形成的接口控制器的操作被禁用。在这种情况下，测试端子16可以用于直接从外部访问在半导体芯片3F内的闪存。即使接口控制器被破坏，也可以很容易地恢复在闪存内的数据(当该数据仍然被保持时)。通常，测试端子16覆盖有绝缘密封层(seal)或者阻焊剂，并且不能从外部在视觉上识别。
此实施方式和其它实施方式描述了具有十一个外部连接端子7的存储卡1。显然，这些实施方式可以应用于具有二十个外部连接端子7的存储卡。
如图1至图3所示，由模制树脂4制成的突起8沿着存储卡1的一侧成直线地形成。突起8用作用于以正确的定向将存储卡1插入移动电话的卡槽中的定位机构。
根据本实施方式的存储卡1是非常小而薄的。它的尺寸为：长边为16mm，短边为12.5mm，厚度为1.2mm(只有在形成凸部的部分厚度为1.6mm)。尽管未在图中示出，但是在与存储卡1的第一表面等同的模制树脂4的第一表面(如图1所示)上附着有绝缘标签。该标签包含有对产品名称、制造商、存储容量等的说明。代替使用标签，可以将上述说明直接印刷在模制树脂的第一表面上。
如图4和图5所示，五个半导体芯片(3C和3F)安装在线路板2的主表面上方。在这五个半导体芯片(3C和3F)中，一个半导体芯片3C提供接口控制器，四个半导体芯片3F提供存储芯片。在该四个作为存储芯片的半导体芯片3F中，底部的那个半导体芯片3F利用粘合剂与线路板2的主表面键合。剩下的三个半导体芯片3F与三个中间间隔芯片9交替地层叠在底部的半导体芯片3F上方。半导体芯片3F和间隔芯片9利用粘合剂键合。作为接口控制器的半导体芯片3C的面积比作为存储器的半导体芯片3F的面积小。半导体芯片3C置于半导体芯片3F上方，并利用粘合剂与半导体芯片3F键合。间隔芯片9是虚拟芯片，以便保证用于在上部和下部的半导体芯片3F之间键合引线5的空间。半导体芯片(3C和3F)以及间隔芯片9的厚度均约为90μm。
半导体芯片3F提供的存储器是非易失性存储器(闪存)，该非易失性存储器能够例如电擦除和写入数据。闪存的存储单元构造为例如具有浮栅的叠栅结构MISFET，或者包括具有ONO(氧化物-氮化物-氧化物)栅绝缘膜的选择晶体管和存储晶体管的分裂栅结构MISFET。形成于一个半导体芯片3F中的闪存具有例如4G比特的存储容量。根据本实施方式的存储卡1包括四个半导体芯片3F，因此其存储容量为2G字节，即4G比特×4＝16G比特。
形成于半导体芯片3C内的接口控制器具有多个接口控制模式。接口控制器根据来自于外部的指令，针对处于控制模式的存储器(半导体芯片3F)控制外部接口操作和存储接口操作。存储卡接口模式与用于各种独立存储卡的任意接口规范相符合。例如，接口控制器使用程序控制来实现支持存储卡接口规范的存储卡控制器功能。控制程序或者固件可以经由网络下载，并且可以添加到接口控制器，以便在以后支持预期的存储卡接口规范。此外，可以经由网络获取许可信息，以禁止执行预期的控制程序。这样就使得以后禁用预期的存储卡接口规范成为可能。
接口控制器具有下列功能。接口控制器识别与命令相对应的或者与总线状态相对应的存储卡接口控制模式，其中该命令是经由外部连接端子7与外部交换得来的。接口控制器改变与所识别的存储卡接口控制模式对应的总线宽度。接口控制器转换与所识别的存储卡接口控制模式对应的数据格式。接口控制器具有开机重置功能。接口控制器控制与形成在半导体芯片3F内的存储器的接口。接口控制器转换电源电压。
如上所述，存储卡具有用于可靠防止存储卡被错误插入的突起8。存储卡1可能会因将其前端和后端弄反或者将其第一表面和第二表面弄反，而无意中以错误的定向插入移动电话的卡槽内。这样的误操作可能使卡槽内的连接器端子弯曲。存储卡1的外部连接端子7可能与不兼容的连接器端子接触，以至于使半导体芯片(3C和3F)内的电路恶化或者损坏。由于根据本实施方式的存储卡1的尺寸特别小，所以很容易出现这样的误操作。
当将存储卡1插入移动电话的卡槽时，用户可以找到突起8在其指头处的位置，从而正确地辨认出存储卡1的前端和后端，或者第一表面和第二表面。突起8可以有助于阻止错误的插入，并且可以有助于从卡槽内将存储卡1移除。由于存储卡1非常小而且薄，所以很难将其从卡槽内快速地移除。鉴于此，存储卡1的一端设置有比其他部分厚的突起8。当存储卡1插入卡槽时，较厚的突起8不插入卡槽内，而是暴露在外面。用户可以在其手指间夹住突起8并将其拉出，从而快速地将存储卡1从卡槽内移除。突起8具有阻止对存储卡1的错误插入以及容易地将其移除的功能。
如图1至图3所示，使存储卡1的在其插入移动电话的卡槽时成为前端的一侧的两个拐角处以大曲率半径圆化。与前端相对的存储卡1的另一侧成为在将存储卡1插入移动电话的卡槽时的后端。后端的两个拐角不以这样的大曲率半径圆化。存储卡1的前端和后端的形状显著不同。当将存储卡1插入卡槽内时，用户可以容易地辨认出存储卡1的前端。由于前端的拐角以大曲率半径圆化，所以当存储卡1的前端与连接器的内壁接触时，其可以可回转地移动为变平。即使存储卡1在水平方向上定位于错误的角度，用户也可以将其平滑地插入。
如图4所示，将存储卡1的一侧即当存储卡1插入移动电话卡槽内时被辨别为前端的那一侧削尖。
由于前端被削尖成比其他部分薄，因此即使存储卡1在垂直方向上定位于错误的角度，用户也可以平滑地将其插入卡槽。
如图1和图5所示，存储卡在两侧处都具有阶梯状引导凹口11。引导凹口11在存储卡1的第一表面上沿着模制树脂4的一侧形成。引导凹口11的宽和高均为0.55mm。引导凹口11位于存储卡1的第一表面上的两侧。因此，存储卡在第一表面上的宽度比背表面上的宽度小1.1mm(0.55mm×2)。引导凹口11用作防止在第一表面和第二表面颠倒的情况下将存储卡1插入移动电话卡槽的机构。
如图1至图3所示，存储卡1的两侧中的每一侧均设置有一个凹槽12。在存储卡1的一侧设置有锁定凹口13。凹槽12用作防止当存储卡插入移动电话的卡槽或者从移动电话的卡槽移除时外部连接端子7错误地与不兼容的端子接触的机构。锁定凹口13用作防止存储卡1从卡槽内容易地滑出的机构。
引导凹口11、凹槽12以及锁定凹口13的位置、形状和数量不限于在图中示出的那些位置、形状和数量，而是可以进行各种不同的设计。
以下描述根据本实施方式的存储卡1的制造方法。图8是示出了用于制造存储卡1的大型线路板20的平面视图。该大型线路板20形成线路板2所需的多个图案单元。在图8中，虚线内包围的区域相当于一个存储卡1。因此，图8中的大型线路板20可以生产三个存储卡1。该大型线路板20包括链接部分21以及其他单元。链接部分21将用于存储卡1的线路板2的区域和其他区域连接。用于线路板2的区域被除了用于形成链接部分21的区域之外的空间所环绕。本实施方式描述了使用能够生产三个存储卡1的大型线路板20的制造方法。显然，该制造方法可以使用能够生产四个或者更多存储卡1的大型线路板。
图9是示出了大型线路板20的一个单元的平面视图。图10是沿着图9中的线C-C截取的横截面视图。为了制造存储卡1，在大型线路板20的每个单元上方安装半导体芯片3F，如图9和图10所示。然后用引线5将形成于大型线路板20内的布线10与半导体芯片3F电连接。在需要的时候，大型线路板20安装有诸如芯片电容6的无源组件。
如图11所示，第二半导体芯片3F通过间隔芯片9层叠于半导体芯片3F上方。然后用引线5将第二半导体芯片3F与布线10电连接。用相同的方法重复间隔芯片9和半导体芯片3F的层叠以及引线键合。如图12和图13所示，将半导体芯片3C安装在顶部半导体芯片3F上方。然后用引线5将半导体芯片3C与布线10电连接。
然后将大型线路板20附着至模制树脂模具30，如图14所示。模制树脂模具30包括上模具31、上模具插入块32、下模具33和下模具插入块34。参考标号35、36和37指示的区域分别对应浇道、浇口和空腔。
上模具插入块32和下模具插入块34用作用于校正空腔37沿厚度方向的尺寸误差的机构。在制造模制树脂模具30时会出现这样的误差。该模制树脂模具30具有三个空腔37，该三个空腔对应于大型线路板20的单元。然而，在制造模制树脂模具30时，在该三个空腔37的厚度方向上可能出现尺寸差异。在这种情况下，该三个空腔37的厚度可以通过针对任意空腔37移动上模具插入块32或者下模具插入块34来进行校准。为用于三个存储卡1的模制树脂4提供相同厚度是可能的，其中该三个存储卡1一次性地从模制树脂模具30生产制造。
下模具插入块34的一部分具有凹口39，用于在存储卡1的一端形成突起8，以便防止如上所述的错误插入。为下模具插入块34的一部分提供凹口39，可以与模制树脂4一体地形成突起8，其中该模制树脂4用于封装线路板2和半导体芯片(3C和3F)。
在将大型线路板20附着至模制树脂模具30之前，将层压膜38附着至上模具31和上模具插入块32的底表面，以及下模具33和下模具插入块34的顶表面。层压膜38由几十微米厚的薄树脂片制成。通过将上模具31和上模具插入块32之间的间隙抽成真空，从而吸附一个层压膜38。层压膜38牢固地附着至上模具31和上模具插入块32的底表面。通过将下模具33和下模具插入块34之间的间隙抽成真空，从而吸附另一个层压膜38。层压膜38牢固地附着至下模具33和下模具插入块34的底表面。这些层压膜38用于容易地将注入空腔37的树脂(模制树脂4)移除。
上模具31和下模具插入块34在对应于存储卡1前端的空腔37的一端处被削尖。这样就省略了在模制树脂4模制完之后通过研磨模制树脂4使存储卡1的前端变尖的过程。
将熔化树脂通过浇口36注入空腔37。该模制树脂4封装线路板2和半导体芯片(3C和3F)。然后，将大型线路板20从模制树脂模具30中取出。图15是示出了大型线路板20的一个单元的平面视图。
如上所述，大型线路板20使用链接部分21将用于存储卡1的线路板2的区域与其他区域链接。用于线路板2的区域被除了用于形成链接部分21的区域以外的空间所环绕。
根据模制树脂模具30的结构，将熔化树脂注入空腔37。熔化树脂的一部分溢出空腔37，以在空间内填充树脂毛刺4a。该树脂毛刺4a的厚度大致与大型线路板20的厚度相同。树脂毛刺4a比封装线路板2和半导体芯片(3C和3F)的模制树脂4薄得多。
在使用模制树脂模具进行树脂模制时，将熔化树脂注入空腔通常蒸发出树脂中包含的挥发性物质含量或者湿气。在模制树脂的内部或者表面上形成有空隙。为了防止这种现象，模制树脂模具部分地设置有气孔(放气凹口)或者流腔(一次性空腔)，用于将挥发性物质含量或者湿气从空腔中传送至外部。
另一方面，根据本实施方式的模制树脂模具30如此构造，以便使熔化树脂的一部分从空腔37溢出，并填充到周围空间中。包含在熔化树脂内的挥发性物质含量或者湿气与部分熔化树脂一起被释放至空腔37的外部。没有必要针对模制树脂模具30的部分提供气孔或者流腔。可以简化模具结构。
随后，根据如图1至图5所示的实施方式，切割并处理位于模制树脂4周围的树脂毛刺4a和链接部分21，以完成存储卡1。
如在日本专利公开No.2005-339496中描述的那样，根据常规技术的存储卡包括卡体和用于容纳卡体的帽壳。与这样的常规存储卡不同，根据本实施方式的存储卡仅构造为卡体，该卡体包括线路板2、为其主表面提供的半导体芯片3C和3F、以及用于封装线路板2和半导体芯片3C和3F的模制树脂4。
根据常规技术的存储卡的厚度取决于卡体厚度和帽壳厚度的和。另一方面，根据本实施方式的存储卡1的厚度仅取决于与常规卡体等同部分的厚度。安装许多与帽壳厚度等同的存储芯片成为可能，因此能够提供大容量存储卡。当安装的存储芯片的数量不变时，存储卡可以减薄与帽壳厚度相对应的厚度。
由于未使用帽壳，所以不需要在树脂模制之后将卡体容纳至帽壳凹口内以及利用粘合剂将二者键合的工艺。可以简化存储卡制造工艺。由于不需要使用帽壳，部件的数量减少。还可以降低材料成本，缩短制造周期，并简化工艺管理。
根据现有技术，将多个半导体芯片安装在大型线路板上，该大型线路板形成线路板所需的布线图案的多个单元。模制树脂一次性地封装半导体芯片。使用划片刀将大型线路板和模制树脂切割成单元，以制造单个的卡体。相比之下，本实施方式形成模制树脂4，然后简单地切割并移除大型线路板20的树脂毛刺4a和链接部分21。可以简化切割工艺。
如图16所示，移动电话的卡槽包含有连接器40。当存储卡1插入连接器40，且存储卡1的外部连接端子7与连接器的端子41接触时，存储卡1与移动电话连接。如图17所示，当存储卡1插入连接器时，存储卡1的尖形前端首先与端子41接触。当存储卡1进一步插入时，存储卡1将端子41向下挤压为与外部连接端子7接触。
大量诸如石英填料的填料被混合到用作封装半导体芯片(3C和3F)的材料中，以便减小模制树脂4和半导体芯片(3C和3F)之间热膨胀系数的差异。与不含或者含有少量填料的树脂模制相比，含有大量无机填料的树脂模制对端子41提供更大的摩擦阻力和更高的硬度。当存储卡1重复地插入连接器40时，模制树脂4会擦伤端子41的表面，逐渐地降低其性能。端子41可能变形或者被破坏。
作为对策，根据现有技术的存储卡的卡体覆盖有由不如模制树脂坚硬的热塑性树脂制成的帽壳。这种结构阻止具有大摩擦阻力和高硬度的模制树脂在存储卡的前端暴露。
如上所述，通过将模制树脂模具30的空腔37削尖，使根据本实施方式的存储卡1的前端变尖。包括存储卡1的前端的模制树脂4呈现的表面粗糙度Rz(Rmax)约为10到15[μm]。原因如下。当将树脂注入模制树脂模具30的空腔37内时，包含在树脂内的填料沿着空腔37的内壁布置。如图18所示，暴露的填料14在模制树脂4上形成细波纹表面。在根据本实施方式的存储卡1中，线路板2的面积小于模制树脂4的面积。线路板2不暴露于存储卡1的前端。如图17所示，由于模制树脂4覆盖了线路板2一侧，因此线路板2不与端子41接触。
在上述描述中，Rz(Rmax)表示在JIS标准中规定的针对表面粗糙度的值。Rz(Rmax)值表示表面粗糙度的最大高度。JIS_B0601：2001中的Rz和JIS_B0601：1987中的Rmax指示最大高度。
根据现有技术，将多个半导体芯片安装在大型线路板上，该大型线路板形成线路板所需的布线图案的多个单元。模制树脂一次性地封装半导体芯片。使用划片刀将大型线路板和模制树脂切割成单元，以制造单个的卡体。
在根据这种方法制造了卡体后，卡体的前端接地并且被削尖。其前端具有表面粗糙度Rz(Rmax)约为3到5[μm]的平坦表面。这是由于暴露于卡体50前端的模制树脂52和线路板51被刮削并且形成锐利的端部，如图19所示。当在卡体50的前端处形成平坦表面时，将卡体50插入至连接器40内会使卡体50和端子41之间具有较大的接触面积。模制树脂52刮削端子41的表面，容易使端子41恶化。在图19的示例中，线路板51一侧暴露。线路板51直接与端子41接触。由于线路板51比模制树脂52硬，所以端子41的表面很容易恶化。
在根据本实施方式的存储卡1中，模制树脂4覆盖了线路板2一侧。此外，针对模制树脂4的前端，使用具有较大表面粗糙度的材料。即使存储卡1反复地插入移动电话的连接器40中，端子40也可以被保护而不恶化。因此，在端子41和外部连接端子7之间可以长时间地保持可靠连接。
第二实施方式
图20是一个示例，其示出了通过在线路板2的主表面上方移动半导体芯片3F，将半导体芯片3F层叠，以便使得上层的半导体芯片3F不会覆盖下层的半导体芯片3F的引线键合区域。在本示例中，不需要像上述实施方式中所描述的，在上层的半导体芯片3F和下层的半导体芯片3F之间提供虚拟芯片(间隔芯片9)。从而可以安装更多的半导体芯片3F。
构成接口控制器的半导体芯片3C可以层叠在半导体芯片3F上方，或者可以直接安装在线路板2的主表面上。显然，存储芯片(半导体芯片3F)不仅可以包括除了闪存以外的半导体存储器，而且还可以包括闪存和半导体存储器的混合体。
根据本发明的存储卡制造方法可以使模制树脂4在垂直和水平方向上的尺寸都大于线路板2的尺寸。如图20所示，半导体芯片3F可以安装在线路板2上方，使得在存储卡1的后端半导体芯片3F的端部悬置到线路板2的端部的外侧。
线路板2可以安装有面积比线路板2的面积大的半导体芯片。即，可以安装半导体芯片3F使得它在存储卡1的前端和后端都悬置到线路板2的端部的外侧。
根据本发明的存储卡制造方法可以在与常规存储卡尺寸相同的存储卡内安装比常规半导体芯片面积大的半导体芯片。该制造方法可以提供大容量存储卡。
安装在线路板2的主表面上方的半导体芯片不限于存储芯片(半导体芯片3F)和控制器芯片(半导体芯片3C)的组合。例如，作为安全控制器的IC卡微型计算机芯片可以与存储芯片和控制器芯片混合，以提供具有安全功能以及存储功能的大容量多功能存储卡。
第三实施方式
第一实施方式已经描述了使用其平面尺度比线路板2的平面尺度小的半导体芯片3F的示例。如图21所示，可以使用其平面尺度与线路板2的平面尺度相同的半导体芯片3F。现有技术并没有在超过线路板平面尺度的区域上方形成模制树脂。当半导体芯片具有与线路板相同的平面尺度时，半导体芯片的端部不覆盖有模制树脂从而暴露。因此，现有技术不能采用根据本实施方式的构造。
如在第一实施方式中所述的，第三实施方式可以允许用于形成模制树脂4的区域具有比线路板2大的平面尺度。即使当将要使用的半导体芯片3F具有与线路板2相同的平面尺度时，模制树脂4也可以覆盖半导体芯片3F的端部。即使当该尺度与常规存储卡相同时，存储卡也可以使用具有比常规半导体芯片3F面积大的半导体芯片3F。由此可以提供大容量存储卡。
如图20所示，在具有与线路板2相同平面尺度的半导体芯片3F上方可以层叠另一个半导体芯片3F。在这种情况下，上半导体芯片3F的端部可以在存储卡1的前端处悬置到线路板2的端部的外侧。
图21和图22示出了具有与线路板2的平面尺度相同的半导体芯片3F。在覆盖有模制树脂4的区域内使用具有比线路板2的平面尺度大的半导体芯片3F是可以的。即，可以安装半导体芯片3F，使得它在存储卡1的前端和后端都悬置到线路板2的端部的外侧。这种方法使用了具有较大面积的半导体芯片3F，并能够提供大容量存储卡。
尽管在此描述了本发明的特定优选实施方式，但显然应该理解的是，本发明并不限于此，而是可以在本发明的精神和范围内以其它方式进行各种各样的实施。
上述实施方式描述了存储卡，其中该存储卡含有安装在线路板主表面上的五个半导体芯片(四个存储芯片和一个控制器芯片)层。本发明并不限于所描述的层叠的半导体芯片的数量或者安装模式。
在存储卡1的一侧，上述实施方式形成了突起8以避免错误的插入。如图23所示，例如可以在存储卡1的第一表面上与突起8相对的位置处提供长凹口15。这使得可以更容易地将存储卡1从存储槽内移除。在这种情况下，优选地在上述模制树脂模具30的上模具插入块的部分处形成与长凹口15对应的凸部。长凹口15可以与模制树脂4一体地形成。也可以只形成长凹口15，而不形成突起8。
上述实施方式描述了符合微型记忆棒标准的存储卡1。本发明并不限于此，而是可应用于符合其他标准的IC卡。
本发明适用于将附着至便携式通信设备卡槽的存储卡。

Claims (14)

1.一种存储卡，包括：
线路板；
多个存储芯片，层叠在所述线路板的主表面上方；
多个外部连接端子，形成在所述线路板的背表面上方并与所述存储芯片电耦合；以及
模制树脂，封装所述线路板的所述主表面和所述存储芯片，覆盖所述线路板的一侧，并暴露所述线路板的背表面。
2.根据权利要求1所述的存储卡，
其中所述存储芯片包括形成能够进行电擦除和写入的非易失性存储器的半导体芯片；以及
其中所述线路板的所述主表面还安装有形成接口控制器的半导体芯片，其控制所述非易失性存储器的存储接口操作。
3.根据权利要求2所述的存储卡，
其中所述线路板的所述主表面还安装有形成作为安全控制器的IC卡微计算机的半导体芯片，其根据从所述接口控制器提供的操作命令执行安全处理。
4.根据权利要求1所述的存储卡，
其中所述存储卡的在卡插入期间用作前端的一侧被削尖，以便所述前端比其他部分薄。
5.根据权利要求1所述的存储卡，
其中在所述半导体芯片的所述主表面上方安装所述存储芯片，使得所述存储芯片的端部部分地悬置在所述线路板的端部的外侧。
6.根据权利要求1所述的存储卡，
其中安装在所述线路板的所述主表面上方的所述存储芯片包含具有比所述线路板的面积大的存储芯片。
7.根据权利要求1所述的存储卡，
其中在所述存储卡的在卡插入期间用作后端的一侧形成用于防止错误插入的突起。
8.根据权利要求1所述的存储卡，
其中就根据JIS_B0601：1987标准的Rmax而言，所述模制树脂的表面粗糙度为10到15。
9.根据权利要求1所述的存储卡，
其中所述线路板的尺寸在垂直和水平方向上都小于所述模制树脂的尺寸。
10.一种存储卡的制造方法，所述存储卡包括：线路板、层叠在所述线路板的主表面上方的多个存储芯片、形成在所述线路板的背表面上方并与所述存储芯片电耦合的多个外部连接端子以及封装所述线路板的所述主表面和所述存储芯片的模制树脂，所述方法包括下列步骤：
(a)制备用于形成所述线路板所需的多个图案单元的大型线路板；
(b)将所述存储芯片安装在所述大型线路板的所述单元上；
(c)在所述步骤(b)之后，将所述大型线路板附着至模制树脂模具，将熔化树脂注入到针对所述模制树脂模具而提供的多个空腔中，从而形成用于与单元相对应地对所述存储芯片进行封装的所述模制树脂；以及
(d)在所述步骤(c)之后，从所述大型线路板中，切割并分离出所述模制树脂和由所述模制树脂封装的所述大型线路板的一部分；
其中在所述步骤(d)之后，形成所述模制树脂，使得覆盖所述线路板的一侧，而暴露其背表面。
11.根据权利要求10所述的存储卡的制造方法，
其中与所述大型线路板的每个单元对应的芯片安装区域通过链接部分与所述大型线路板的其他区域耦合；
其中在除了形成所述链接部分的区域外的所述芯片安装区域周围形成空间；以及
其中当在所述步骤(c)将所述熔化树脂注入到所述空腔中时，所述熔化树脂的一部分被填充到所述空间中。
12.根据权利要求10所述的存储卡的制造方法，
其中就根据JIS_B0601：1987标准的Rmax而言，所述模制树脂的表面粗糙度为10到15。
13.根据权利要求10所述的存储卡的制造方法，
其中在所述步骤(c)之前，将树脂片附着至所述空腔的内壁，以便容易地将所述模制树脂与所述模制树脂模具分离。
14.根据权利要求10所述的存储卡的制造方法，
其中将所述空腔的内壁的一部分削尖，以使所述存储卡的在卡插入期间作为前端的一侧变尖，以便所述前端比其他部分薄。
CNA2007101477554A 2006-09-29 2007-08-28 存储卡及其制造方法 Pending CN101159038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP266453/2006 2006-09-29
JP2006266453A JP2008084263A (ja) 2006-09-29 2006-09-29 メモリカードおよびその製造方法

Publications (1)

Publication Number Publication Date
CN101159038A true CN101159038A (zh) 2008-04-09

Family

ID=39307124

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101477554A Pending CN101159038A (zh) 2006-09-29 2007-08-28 存储卡及其制造方法

Country Status (4)

Country Link
US (1) US20080173995A1 (zh)
JP (1) JP2008084263A (zh)
CN (1) CN101159038A (zh)
TW (1) TW200822301A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130103A (zh) * 2009-12-15 2011-07-20 瑞萨电子株式会社 外部存储装置和制造外部存储装置的方法
CN105140212A (zh) * 2008-02-08 2015-12-09 瑞萨电子株式会社 半导体器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146540A (ja) * 2006-12-13 2008-06-26 Sony Corp メモリカードの製造方法
KR101593547B1 (ko) * 2009-12-07 2016-02-16 삼성전자주식회사 메모리 카드
JP2011118905A (ja) 2009-12-07 2011-06-16 Samsung Electronics Co Ltd メモリカード及び電子機器
JP2013191690A (ja) 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
JP2015005140A (ja) 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
KR101502464B1 (ko) * 2013-07-16 2015-03-18 주식회사 바른전자 유에스비 메모리 패키지 및 그 제조 방법
KR102168170B1 (ko) 2014-06-30 2020-10-20 삼성전자주식회사 메모리 카드
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
KR102284655B1 (ko) 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
CN106207578B (zh) * 2015-05-07 2020-09-01 中兴通讯股份有限公司 卡托和电子设备
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
CN105932447B (zh) 2016-06-01 2018-03-20 华为技术有限公司 金手指连接器、电路板和连接器组件
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card
JP1621567S (zh) * 2018-06-13 2019-01-07
JP2021044362A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP4759826B2 (ja) * 2000-11-10 2011-08-31 ソニー株式会社 アダプタ装置及びメモリ装置
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品
JP4086534B2 (ja) * 2002-04-17 2008-05-14 松下電器産業株式会社 メモリーカードとその成形方法
JP2005100293A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP4651332B2 (ja) * 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140212A (zh) * 2008-02-08 2015-12-09 瑞萨电子株式会社 半导体器件
CN102130103A (zh) * 2009-12-15 2011-07-20 瑞萨电子株式会社 外部存储装置和制造外部存储装置的方法
CN102130103B (zh) * 2009-12-15 2014-10-01 瑞萨电子株式会社 外部存储装置和制造外部存储装置的方法

Also Published As

Publication number Publication date
JP2008084263A (ja) 2008-04-10
US20080173995A1 (en) 2008-07-24
TW200822301A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
CN101159038A (zh) 存储卡及其制造方法
US6988668B2 (en) IC card and method of manufacturing the same
JP4108701B2 (ja) Ｉｃカードの製造方法
US6624005B1 (en) Semiconductor memory cards and method of making same
US7352588B2 (en) Semiconductor device and a method for manufacturing the same
US7291903B2 (en) Memory card
TWI249712B (en) Memory card and its manufacturing method
JPH04212445A (ja) Ｉｃパッケージ
US20060220201A1 (en) Structure of memory card packaging and method of forming the same
CN101620687B (zh) 存储卡
KR20050037963A (ko) Ｉｃ 카드
JP5547952B2 (ja) Ｒｆｉｄタグの製造方法、及び金型
JP4634436B2 (ja) Ｉｃカードの製造方法
KR100919218B1 (ko) 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법
CN109670378A (zh) 指纹模组及设有该指纹模组的电子设备
KR20000025755A (ko) 칩 카드
JP2007005443A (ja) 半導体装置およびその製造方法
KR20100016868A (ko) 휴대용 메모리 저장 장치
JP4680259B2 (ja) 半導体装置
JPH08221540A (ja) 情報媒体とその製造方法
KR20090038634A (ko) 메모리 카드 패키지 및 그 제조방법
KR20070071447A (ko) 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법
KR20070017797A (ko) 칩 카드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

AD01 Patent right deemed abandoned

Effective date of abandoning: 20080409

C20 Patent right or utility model deemed to be abandoned or is abandoned