KR20070071447A - 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법 - Google Patents

하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법 Download PDF

Info

Publication number
KR20070071447A
KR20070071447A KR1020050134905A KR20050134905A KR20070071447A KR 20070071447 A KR20070071447 A KR 20070071447A KR 1020050134905 A KR1020050134905 A KR 1020050134905A KR 20050134905 A KR20050134905 A KR 20050134905A KR 20070071447 A KR20070071447 A KR 20070071447A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
housing case
card
substrate
semiconductor
Prior art date
Application number
KR1020050134905A
Other languages
English (en)
Inventor
강영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050134905A priority Critical patent/KR20070071447A/ko
Publication of KR20070071447A publication Critical patent/KR20070071447A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 카드 및 그 제조 방법에 관한 것으로서, 성형 공정을 거치면서 반도체 칩에 가해지는 고온/고압의 외력으로 인해 발생되는 불량을 방지할 수 있는 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법에 관한 것이다. 본 발명은 적어도 하나 이상의 반도체 칩이 내부로 수납되어 실장되는 하우징 케이스와, 하우징 케이스가 내부로 수납되며 결합되는 수납 영역이 형성된 베이스 카드를 포함하며, 하우징 케이스는 상기 베이스 카드에 수납 시 외부로 노출되는 일면에 외부 접속 단자가 형성되고, 내부에는 충격으로부터 상기 반도체 칩을 보호하는 충진재(encapsulant)가 채워지는 것이 특징이다.
이에 의하면, 하우징 케이스를 이용하여 기존의 봉지부를 대체할 수 있어 종래의 성형 공정을 생략할 수 있기 때문에, 기판이 변형되거나 반도체 칩이 손상되는 등의 반도체 칩 카드의 불량 발생을 최소화할 수 있다.
칩 카드, 멀티미디어 카드, LCC, 성형 수지, 플래시 메모리

Description

하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법{SEMICONDUCTOR CHIP CARD WITH HOUSING CASE AND METHOD FOR MAUNFACTURING THE SAME}
도 1은 종래 기술에 따른 반도체 칩 카드를 개략적으로 나타내는 단면도.
도 2은 본 발명의 실시예에 따른 하우징 케이스를 갖는 반도체 칩 카드를 나타내는 단면도.
도 3은 도 2의 하우징 케이스를 나타내는 분해 사시도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 반도체 칩 카드 120 : 베이스 카드
122 : 수납 영영 124 : 홈
134 : 반도체 칩 138 : 본딩 와이어
150 : 하우징 케이스(Housing case)
152 : 기판 154 : 보호 프레임
156 : 보호 덮개 160 : 충진재
본 발명은 반도체 칩 카드 및 그 제조 방법에 관한 것으로서, 더욱 상세하게 는 성형 공정을 거치면서 반도체 칩에 가해지는 고온/고압의 외력으로 인해 발생되는 불량을 방지할 수 있는 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법에 관한 것이다.
최근의 반도체 시장은 휴대용 전자 제품의 발전과 더불어 메모리 소자의 응용 분야도 지속적으로 확장되고 있으며, 이에 플래시 메모리를 내장하여 카드 형태로 제작된 데이터 기록매체들에 대한 연구가 계속 진행되고 있다.
이러한 카드 형태로 제작된 저장 매체의 종류로는 멀티미디어 카드(Multi Media Card; MMC), 시큐어 디지털 카드(Secure Digital Card; SD Card), 메모리 스틱(Memory Stick), 스마트 미디어 카드(Smart Media Card; SMC), xD 카드(eXtreme Digital Card) 등을 들 수 있다. 이하, 이러한 종류의 장치들을 통칭하여 "반도체 칩 카드"라 칭한다.
반도체 칩 카드는 주로 음향과 영상 등을 포함하는 다양한 종류의 데이터를 저장할 수 있는 보조 메모리 수단으로 사용되고 있으며, MP3 플레이어나 디지탈 카메라 및 디지탈 캠코더 그리고 각종 휴대용 전자장비 등에 다양하게 활용되고 있다. 이러한 반도체 칩 카드는 하나 이상의 메모리 칩(Memory Chip)을 하나의 카드로 패키징하여 구성되며, 이에 관한 예가 한국특허공개공보 제2000-61036호, 제2005-55037호 등에 개시되어 있다.
이에 따르면, 반도체 칩 카드는 반도체 칩을 포함하는 반도체 패키지와, 반도체 패키지가 수납되는 수납 영역이 형성된 베이스 카드(base card)가 결합되어 형성되며, 이하에서 도면을 참조하여 간략히 설명하기로 한다.
도 1은 종래 기술에 따른 반도체 칩 카드를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 반도체 칩 카드(10)는 기판(32)에 다수개의 반도체 칩(34)이 적층된 반도체 패키지(30)가 베이스 카드(20)에 수납되어 형성된다.
반도체 패키지(30)는 기판(32)과 다수개의 반도체 칩(34), 및 봉지부(36)를 포함한다. 기판(32)은 일면에 하나 이상의 반도체 칩(34)이 적층되어 실장되고, 타면에는 외부(예컨데, 휴대용 전자 제품 등)와 전기적으로 연결되기 위한 외부 접속 단자(도시되지 않음)가 형성된다. 반도체 칩(34)과 기판(32)은 본딩 와이어(38)를 통해 전기적으로 연결된다.
봉지부(36)는 에폭시 수지(Epoxy Resin)와 같은 성형 수지로 이루어지고, 반도체 칩(34)을 외부 환경으로부터 보호하기 위해 형성되며, 반도체 칩(34)과 본딩 와이어(38)를 포함하는 소정의 영역을 수용하며 기판(32)의 일면에 형성된다.
베이스 카드(20)는 내부에 반도체 패키지(30)를 수납하기 위한 수납 영역(cavity; 22)이 반도체 패키지(30)의 외형을 따라 형성되어 있으며, 일측에는 각종 휴대용 전자 제품(도시되지 않음)에서 용이하기 인출하기 위한 홈(24)이 형성되어 있다.
이와 같은 구성을 갖는 종래의 반도체 칩 카드(10)는 반도체 패키지(30)를 형성하기 위해, 기판(32)에 반도체 칩(34)을 실장하고, 본딩 와이어(38)를 이용하여 기판(32)과 반도체 칩(34)을 전기적으로 연결한 후, 성형 수지를 주입하고 고온/고압으로 가하는 성형 공정을 통해 봉지부(36)를 형성하게 된다.
그런데, 이러한 성형 공정에서 가해지는 고온/고압의 외력으로 인하여 반도체 칩이 파손되고, 기판이 변형되거나 외부 접속 단자가 손상되는 등 여러 가지 문제가 발생되고 있다.
더하여, 이러한 문제들을 최소화하기 위해 공정 진행 시 반도체 패키지에 가해지는 압력을 적절하게 조절하며 진행해야 하므로 원활한 공정 진행이 어렵다는 문제가 있다.
따라서, 본 발명의 목적은 상술한 바와 같은 문제점들을 해결하기 위한 것으로, 봉지부를 대체할 수 있는 하우징 케이스(housing case)를 이용하여 반도체 칩을 보호하는 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위하여 본 발명은 적어도 하나 이상의 반도체 칩이 내부로 수납되어 실장되는 하우징 케이스와; 하우징 케이스가 수납되며 결합되는 수납 영역이 형성된 베이스 카드;를 포함하며, 하우징 케이스는 베이스 카드에 수납 시 외부로 노출되는 일면에 외부 접속 단자가 형성되고, 내부에는 충격으로부터 반도체 칩을 보호하는 충진재(encapsulant)가 채워지는 것이 특징이다.
이 경우, 본 발명의 하우징 케이스는 리드리스 칩 캐리어(Leadless chip carrier; LCC)로 형성될 수 있다.
또한, 본 발명의 하우징 케이스는, 일면에 반도체 칩이 실장되고, 타면에 외 부 접속 단자가 형성되는 기판; 및 사각의 틀 형상으로, 기판의 타면 둘레 부분에 접착되며, 내부에 수납되는 반도체 칩들 이상의 높이로 형성되는 보호 프레임;을 포함할 수 있다.
이러한 경우, 하우징 케이스는 상부면에 체결되는 보호 덮개를 더 포함할 수 있다.
또한, 본 발명의 보호 프레임은 금속 재질로 형성되거나, 금속과 대등한 강도를 갖는 수지 계열의 재질로 형성되는 것이 바람직하다.
더하여 본 발명에 따른 하우징 케이스를 갖는 반도체 칩 카드의 제조 방법은 a) 기판의 일면에 적어도 하나 이상의 반도체 칩이 실장되고 전기적으로 연결되는 단계; b) 기판의 일면 둘레부분에 반도체 칩을 내부에 수용하며 사각 틀 형상을 갖는 보호 프레임이 체결되는 단계; c) 보호 프레임의 내부에 액상의 충진재를 주입하여 하우징 케이스를 완성하는 단계; d) 충진재가 경화되면, 완성된 하우징 케이스를 베이스 카드와 결합하는 단계;를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 또한, 실질적으로 동일한 구성과 기능을 가진 구성 요소들에 대해서는 상세한 설명을 생략하도록 한다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되 거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2는 본 발명의 실시예에 따른 하우징 케이스를 갖는 반도체 칩 카드를 나타내는 단면도이고, 도 3은 도 2의 하우징 케이스를 나타내는 분해 사시도이다.
도 2 및 도 3을 참조하면, 도시된 반도체 칩 카드(100)는 xD 카드로, 반도체 칩(134)이 내부로 수납되어 실장되는 하우징 케이스(housing case; 150)와, 하우징 케이스(150)가 수납되며 결합되는 수납 영역(122)이 형성된 베이스 카드(120)를 포함하여 구성된다.
하우징 케이스(150)는 기판(152), 보호 프레임(154) 및 보호 덮개(156)를 포함하여 구성된다. 여기서, 하우징 케이스(150)의 내부에는 반도체 칩(134)이 수납되며 실장되고, 반도체 칩(134)과 하우징 케이스(150) 사이에 형성되는 공간은 충진재(160)에 의해 충진된다.
기판(152)은 일면에 적어도 하나 이상의 반도체 칩(134)이 실장되고, 타면에는 외부 접속 단자(도시되지 않음)가 형성된다. 이러한 기판(152)은 종래의 기판(도 1의 32)을 사용하는 것도 가능하다.
본 실시예에서는 다수개의 반도체 칩(134)이 수직으로 적층되고, 본딩 와이어(138)를 통해 각각 기판(152)과 전기적으로 연결되는 경우를 예시하고 있다. 그러나 이에 한정되는 것은 아니며, 솔더 범프(도시되지 않음)를 반도체 칩(134)에 형성하여 이를 이용하여 반도체 칩(134)과 기판(152)을 접합하여 전기적으로 연결하는 등 다양한 방법을 통해 기판(152)과 반도체 칩(134)을 전기적으로 연결할 수 있다.
보호 프레임(154)은 사각의 틀 형상으로, 기판(152)의 일면 둘레 부분을 따라 접착되며, 보호 프레임(154)의 높이는 내부에 수납되는 반도체 칩(134)들이 형성하는 높이보다 높게 형성된다. 이러한 보호 프레임(154)은 금속 재질로 형성되거나, 금속과 대등한 강도를 갖는 수지 계열의 재질로 형성될 수 있다.
보호 덮개(156)는 보호 프레임(154)의 상부에 체결되어 보호 프레임(154) 내부에 실장된 반도체 칩(134)을 보호한다. 이러한 보호 덮개(156)는 보호 프레임(154)과 동일한 재질로 형성되며, 필요에 따라 생략될 수도 있다.
충진재(encapsulant;160)는 기판(152)과 보호 케이스(150) 및 보호 덮개(156)가 형성하는 육면체 형상의 하우징 케이스(150) 내부에 충진되며, 하우징 케이스(150)에 수납되는 반도체 칩(134)들 및 반도체 칩(134)들과 기판(152)을 전기적으로 연결하고 있는 본딩 와이어(138)를 보호한다. 충진재(160)는 액체 상태로 하우징 케이스(150)의 내부에 주입되며, 이후 경화 과정을 거쳐 고형화된다.
충진재(160)는 종래의 봉지부(도 1의 36)와 마찬가지로 반도체 칩(134)을 외부로부터 보호하며 반도체 칩(134)과 기판(152) 사이의 열적 스트레스를 완화시키기 위해 형성된다. 그러나, 하우징 케이스(150) 내부로 주입되고 경화되는 과정에 있어서 종래의 봉지부 성형 공정과 같이 고온/고압의 외력이 가해지지 않기 때문에, 이로 인한 반도체 칩(134)의 파손이나 기판(152)의 변형 등을 최소화할 수 있다. 이러한 충진재(160)는 에폭시(epoxy)와 같은 절연성 수지로 이루어지며, 열팽창 계수 차이에 의한 반도체 칩(134)과 기판(152) 사이의 스트레스를 흡수할 수 있 고, 공간을 신축적으로 채울 수 있는 물질이라면 다양하게 이용될 수 있다. 예를 들면, 액상의 에폭시(epoxy)에 세라믹(Ceramic), 플라스틱(plastic) 및 엘라스토머(elastomer) 중 어느 하나의 물질을 포함하여 형성하는 것도 가능하다.
베이스 카드(120)는 내부에 하우징 케이스(150)를 수납하기 위한 수납 영역(cavity; 122)이 하우징 케이스(150)의 외형과 대응되도록 형성되어 있으며, 일측에는 각종 휴대용 전자 제품에서 용이하기 인출하기 위한 홈(124)이 형성되어 있다.
이와 같은 구성을 갖는 본 발명의 실시예에 따른 하우징 케이스(150)를 갖는 반도체 칩 카드(100)의 제조 방법을 살펴보면 다음과 같다.
먼저 기판(152)의 일면에 반도체 칩(134)을 실장하고 전기적으로 연결하는 단계가 진행된다. 이때, 반도체 칩(134)은 다수개가 수직으로 적층되어 실장될 수 있다. 반도체 칩(134)이 기판(152)에 실장되면, 다음으로 반도체 칩(134)을 내부에 수용하며 기판(152)의 일면 둘레부분에 보호 프레임(154)을 체결하는 단계가 진행된다. 보호 프레임(154)은 접착제나 접착 테이프 등을 이용하여 기판(152)에 체결될 수 있다. 이에 따라 기판(152)에 실장된 반도체 칩(134)은 보호 프레임(154)의 내부에 위치하게 된다.
다음으로, 보호 프레임(154)의 내부에 충진재(160)를 주입하는 단계를 거친다. 충진재(160)는 액체 상태로 주입되는 충진재(160)는 반도체 칩(134)과 보호 프레임(154) 사이의 공간을 모두 채우게 되고, 이후 충진재(160)는 경화되어 반도체 칩(134)을 외부의 충격이나 열적 스트레스로부터 보호하게 된다.
충진재(160)가 경화되면 보호 덮개(156)를 보호 프레임(154)의 상부면 즉, 기판(152)과 대응되는 면에 체결함으로써, 반도체 칩(134)이 실장된 하우징 케이스(150)를 완성하게 된다. 그리고, 완성된 하우징 케이스(150)는 베이스 카드(120)에 형성되어 있는 수납 영역(122)에 삽입되어 완성된 반도체 칩 카드(100)를 형성하게 된다. 이때, 하우징 케이스(150)는 외부 접속 단자가 형성되어 있는 기판(152)의 타면이 외부로 노출되도록 하여 베이스 카드(120)와 결합하게 된다.
이러한 본 발명의 실시예에 따른 하우징 케이스(150)를 갖는 반도체 칩 카드(100)는 하우징 케이스(150)와, 이에 충진되는 충진재(160)를 이용하여 반도체 칩(134)을 보호하기 때문에, 제조 과정에서 종래의 성형 공정에 따른 고온/고압의 외력을 받지 않게 된다. 따라서, 반도체 칩(134)이 손상되는 것을 최소화할 수 있다.
한편, 본 발명의 하우징 케이스(150)는 반도체 칩을 보호할 수 있는 형태라면 다양하게 적용될 수 있다.
본 발명의 다른 실시예로, 하우징 케이스를 형성하기 위해 리드리스 칩 캐리어(Leadless chip carrier; LCC)를 이용할 수 있다. 리드리스 칩 캐리어는 상부면이 개방되고 내부에 수납부가 형성되어 있는 육면체 형상으로, 수납부에 반도체 칩이 수납되어 실장되며, 전술된 실시예에서 기판(도 2의 152)과 보호 프레임(도 2의 154)가 체결된 형상과 매우 유사한 형태를 갖는다.
이러한 리드리스 칩 캐리어는 저면에 외부와 전기적으로 접속되기 위한 외부 접속 단자가 형성되며, 베이스 카드에 수납될 때 외부 접속 단자가 노출되도록 하여 결합된다. 또한, 전술된 실시예와 마찬가지로 충진재를 이용하여 내부를 충진하 게 되고, 상부면에 보호 덮개가 체결된다.
이와 같이 리드리스 칩 캐리어를 이용하여 하우징 케이스를 형성하는 경우, 종래의 리드리스 칩 캐리어를 이용하여 그 저면에 외부 접속 단자를 형성한 후 활용할 수 있다는 이점이 있다.
한편, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 상술된 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 예를 들면, 본 실시예들에서는 반도체 칩 카드로 xD 카드를 예시하여 설명하였지만, 이에 한정되는 것은 아니며, 카드 형태로 제조되는 모든 반도체 소자라면 다양하게 적용될 수 있다.
본 발명의 반도체 칩 카드 및 그 제조 방법에 따르면, 하우징 케이스의 내부에 반도체 칩이 실장되고, 충진재를 이용하여 하우징 케이스의 내부를 충진하여 반도체 칩을 외부로부터 보호할 수 있기 때문에, 반도체 칩을 보호하기 위해 반도체 칩의 실장 영역을 봉지하던 종래의 성형 공정을 생략할 수 있다.
이에, 성형 공정에 따른 고온/고압의 외력을 받지 않게 되므로 성형 공정으로인해 기판이 변형되거나 반도체 칩이 손상되는 등의 반도체 칩 카드의 불량 발생을 최소화할 수 있다

Claims (6)

  1. 적어도 하나 이상의 반도체 칩이 내부로 수납되어 실장되는 하우징 케이스와;
    상기 하우징 케이스가 수납되며 결합되는 수납 영역이 형성된 베이스 카드;를 포함하며,
    상기 하우징 케이스는 상기 베이스 카드에 수납 시 외부로 노출되는 일면에 외부 접속 단자가 형성되고, 내부에는 충격으로부터 상기 반도체 칩을 보호하는 충진재(encapsulant)가 채워지는 것을 특징으로 하는 하우징 케이스를 갖는 반도체 칩 카드.
  2. 제 1 항에 있어서, 상기 하우징 케이스는 리드리스 칩 캐리어(Leadless chip carrier; LCC)로 형성되는 것을 특징으로 하는 하우징 케이스를 갖는 반도체 칩 카드.
  3. 제 1 항에 있어서, 상기 하우징 케이스는,
    일면에 상기 반도체 칩이 실장되고, 타면에 상기 외부 접속 단자가 형성되는 기판; 및
    사각의 틀 형상으로, 상기 기판의 일면 둘레 부분에 접착되며, 내부에 수납되는 상기 반도체 칩들 이상의 높이로 형성되는 보호 프레임;을 포함하는 것을 특 징으로 하는 하우징 케이스를 갖는 반도체 칩 카드.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 하우징 케이스는 상부면에 체결되는 보호 덮개를 더 포함하는 것을 특징으로 하는 하우징 케이스를 갖는 반도체 칩 카드.
  5. 제 3 항에 있어서, 상기 보호 프레임은 금속재질로 형성되거나, 금속과 대등한 강도를 갖는 수지계열의 재질로 형성되는 것을 특징으로 하는 하우징 케이스를 갖는 반도체 칩 카드.
  6. 반도체 칩 카드의 제조 방법으로,
    a) 기판의 일면에 적어도 하나 이상의 반도체 칩이 실장되고 전기적으로 연결되는 단계;
    b) 상기 기판의 일면 둘레부분에 상기 반도체 칩을 내부에 수용하며 사각 틀 형상을 갖는 보호 프레임이 체결되는 단계;
    c) 상기 보호 프레임의 내부에 액상의 충진재를 주입하여 하우징 케이스를 완성하는 단계;
    d) 상기 충진재가 경화되면, 완성된 상기 하우징 케이스를 베이스 카드와 결합하는 단계;를 포함하는 것을 특징으로 하는 하우징 케이스를 갖는 반도체 칩 카드 제조 방법.
KR1020050134905A 2005-12-30 2005-12-30 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법 KR20070071447A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134905A KR20070071447A (ko) 2005-12-30 2005-12-30 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134905A KR20070071447A (ko) 2005-12-30 2005-12-30 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070071447A true KR20070071447A (ko) 2007-07-04

Family

ID=38506575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134905A KR20070071447A (ko) 2005-12-30 2005-12-30 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070071447A (ko)

Similar Documents

Publication Publication Date Title
US7382045B2 (en) IC card and method of manufacturing the same
CN102201414B (zh) 半导体存储装置及其制造方法
US7400049B2 (en) Integrated circuit package system with heat sink
US6040622A (en) Semiconductor package using terminals formed on a conductive layer of a circuit board
US6574107B2 (en) Stacked intelligent power module package
JP4108701B2 (ja) Ｉｃカードの製造方法
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
JP2019016689A (ja) 電子制御装置及び同製造方法
US20220157678A1 (en) Integrated circuit packages with cavities and methods of manufacturing the same
CN102315225A (zh) 半导体存储装置及其制造方法
KR20090032962A (ko) Ｒｆｉｄ 태그 및 ｒｆｉｄ 태그의 제조 방법
US20060220201A1 (en) Structure of memory card packaging and method of forming the same
US20080088002A1 (en) Chip package structure
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
KR101059629B1 (ko) 반도체 패키지 제조방법
US7339280B2 (en) Semiconductor package with lead frame as chip carrier and method for fabricating the same
KR20140030889A (ko) 반도체 칩 패키지 및 그 제조방법
JP2000329632A (ja) 圧力センサーモジュール及び圧力センサーモジュールの製造方法
CN110600432A (zh) 一种封装结构及移动终端
US7327044B2 (en) Integrated circuit package encapsulating a hermetically sealed device
KR20070071447A (ko) 하우징 케이스를 갖는 반도체 칩 카드 및 그 제조 방법
KR100695863B1 (ko) 메모리 카드 구조 및 그 제조 방법
US20070018297A1 (en) High-capacity memory card and method of making the same
US20050017330A1 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
JP5605971B2 (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid