KR100695863B1 - 메모리 카드 구조 및 그 제조 방법 - Google Patents

메모리 카드 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100695863B1
KR100695863B1 KR1020040108989A KR20040108989A KR100695863B1 KR 100695863 B1 KR100695863 B1 KR 100695863B1 KR 1020040108989 A KR1020040108989 A KR 1020040108989A KR 20040108989 A KR20040108989 A KR 20040108989A KR 100695863 B1 KR100695863 B1 KR 100695863B1
Authority
KR
South Korea
Prior art keywords
memory
cavity
contacts
internal contacts
memory chips
Prior art date
Application number
KR1020040108989A
Other languages
English (en)
Other versions
KR20060031580A (ko
Inventor
쿠오청-시엔
지앙밍-찌
위청강
추앙후이-추안
Original Assignee
어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디 filed Critical 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디
Publication of KR20060031580A publication Critical patent/KR20060031580A/ko
Application granted granted Critical
Publication of KR100695863B1 publication Critical patent/KR100695863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

기판, 복수개의 메모리 칩들, 몰딩 화합물 및 초박형 플라스틱 셸을 구비한 메모리 카드 구조가 제공된다. 메모리 카드를 제조하기 위해, 제1표면과 제2표면을 가진 기판이 제공된다. 제1표면은 복수개의 외부 접촉부들을 포함하고 제2표면은 한 공동과 그 공동 주변에 복수개의 내부 접촉부들을 포함한다. 외부 접촉부들과 내부 접촉부들은 서로 전기적으로 연결된다. 메모리 칩들이 공당 안쪽의 동일 영역에 포개진다. 또, 메모리 칩들은 내부 접촉부들과 전기적으로 연결된다. 그리고 나서, 메모리 칩들과 내부 접촉부들이 감싸져 보호된다. 그런 다음, 초박형 플라스틱 셸이 제2표면 위에 놓여지고 기판에 접착된다. 메모리 칩들을 커버하는 초박형 플라스틱 셸의 영역은 0.1~0.4mm의 두께를 가진다.

Description

메모리 카드 구조 및 그 제조 방법{Memory card structure and manufacturing method thereof}
도 1은 종래의 메모리 카드의 구조를 보인 개략적 단면도이다.
도 2는 본 발명의 일실시예에 따른 메모리 카드의 구조를 보인 단면도이다.
도 3a에서 도 3e는 본 발명의 일실시예에 따른 메모리 카드 제조 단계를 보인 개략적 단면도들이다.
도 4는 초박형 플라스틱 셸을 제조하는 기기를 보인 개략적 단면도이다.
본 발명은 메모리 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 메모리 카드 구조 및 그 제조 방법에 관한 것이다.
최근 들어 집적 회로 제조 기술들의 급속한 발전과 물성 공학에 있어서의 비약적 발전에 힘 입어, 보다 많은 기능들이 포함됨에도 불구하고 칩 크기는 계속해서 줄어들고 있다. 전자 사전, 디지털 카메라, 및 셀 수 없는 다른 많은 종류의 디지털 용품들과 같은 많은 전자 제품들이 적어도 하나의 집적 회로 칩에 일상적으로 배치된다. 칩 패키지들을 제조하는 기술들이 충분히 발달됨에 따라, 대량의 디 지털 데이터가 한 장소에 저장될 수 있도록 이제 얇은 카드 안에 하나나 여러 개의 칩들을 포함하는 것이 가능해 졌다. 대용량 데이터 카드를 이용해, 기존의 마그네틱 기록 매체에 비해 매우 작아진 용량을 차지하는 휴대용 메모리 장치가 생산되고 있다.
도 1은 종래의 메모리 카드의 구조를 보인 개략적 단면도이다. 도 1에 도시된 바와 같이, 메모리 카드(100)는 기판(110), 메모리 칩(120), 어떤 몰딩 화합물(130) 및 플라스틱 셸(shell)(140) 을 포함한다. 기판(110)은 제1표면(112)과 제2표면(114)을 가진다. 제1표면(112)은 복수개의 외부 접촉부들(116)을 포함하고, 제2표면(114)은 복수개의 내부 접촉부들(118)을 포함한다. 외부 접촉부들(116)과 내부 접촉부(118)들은 서로 전기적으로 연결되어 있다. 메모리 칩(120)은 내부 접촉부들(118)에 전기적으로 연결된다. 몰딩 화합물(130)은 메모리 칩(120)과 내부 접촉부들(118)을 감싸 보호한다(encapsulate). 플라스틱 셸(140)은 어떤 열성(thermal) 플라스틱 접착제(142)를 통해 기판(110)의 제2표면(114)에 부착된다.
그러나, 최근 들어 더욱 큰 데이터 용량을 가진 보다 작은 메모리 유닛들에 대한 수요가 증가하고 있다. 종래의 메모리 카드의 데이터 저장 용량으로는 더 이상 이러한 수요를 충족시킬 수 없기 때문에 메모리 카드의 저장 용량을 끌어 올려야 할 다급한 필요가 있다.
따라서, 본 발명의 적어도 한 목적은 보다 큰 데이터 저장 용량을 가진 메모리 카드 구조를 제공하는데 있다.
본 발명의 두 번째 목적은 상술한 메모리 카드 구조를 가진 메모리 카드를 제조하는 방법을 제공하는데 있다.
여기 실시되어 폭 넓게 설명되는 것과 같은 본 발명의 목적에 따른 갖가지 이익들을 얻기 위해, 본 발명은 메모리 카드 구조를 제공한다. 메모리 카드는 기판, 복수개의 메모리 칩들, 어떤 몰딩 화합물, 및 초박형(ultra-thin) 플라스틱 셸을 포함한다. 기판은 제1표면과 제2표면을 가진다. 제1표면은 복수개의 외부 접촉부들을 포함하고, 제2표면은 적어도 하나의 공동(cavity)을 포함한다. 복수개의 내부 접촉부들은 그 공동 주변에 배치된다. 외부 접촉부들과 내부 접촉부들은 전기적으로 서로 연결된다. 메모리 칩들은 상기 공동 안쪽의 한 영역에 함께 포개져 하나의 메모리 스택을 형성한다. 메모리 카드들은 기판의 내부 접촉부들과 전기적으로 연결된다. 메모리 칩들과 내부 접촉부들은 몰딩 화합물에 의해 감싸진다. 초박형 플라스틱 셸은 기판의 제2표면 위에 놓인다. 메모리 칩들을 커버하는 초박형 플라스틱 셸의 영역은 약 0.1 ~ 0.4 mm 의 두께를 가진다.
본 발명의 메모리 카드 구조에 따르면, 초박형 플라스틱 셸의 몸체는 xD 영상 카드의 사양을 만족시키는 형태를 가진다. 또, 메모리 칩은 금으로 된 와이어들이나 알루미늄 와이어들과 같은 복수개의 도전성 와이어들을 통해 내부 접촉부들과 전기적으로 연결된다. 또한, 이웃하는 메모리 칩들의 쌍들은 몰딩 화합물을 통해 서로로부터 분리된다.
본 발명의 메모리 카드 구조에 따르면, 몰딩 화합물은 에폭시 수지나 폴리이 미드(polyimide)를 포함한다. 또, 초박형 플라스틱 셸은 폴리카보네이트, 폴리스티렌, 아크릴로니트릴 부타디엔 스티렌(acrylonitril butadiene styrene, ABS) 수지 및 기타 적절한 일반 공학용 플라스틱들을 포함하는 그룹에서 선택된 한 물질을 이용해 제조된다.
본 발명은 또한 메모리 카드를 제조하는 방법을 제공한다. 먼저, 제1표면과 제2표면을 구비한 기판이 주어진다. 제1표면은 복수개의 외부 접촉부들을 포함하고 제2접촉부는 적어도 하나의 공동을 포함한다. 복수개의 내부 접촉부들이 그 공동 주변에 배치된다. 외부 접촉부들과 내부 접촉부들은 서로 전기적으로 연결된다. 그리고 나서, 복수개의 메모리 칩들이 공동 안의 같은 영역에서 서로의 위에 포개져 하나의 메모리 칩 스택을 형성하고, 대응하는 내부 접촉부들에 전기적으로 연결된다. 몰딩 프로세스는 그 메모리 칩들과 내부 접촉부들을 몰딩 화합물로 감싸도록(encapsulate) 행해진다. 그리고 나서, 초박형 플라스틱 셸이 제2표면 위쪽에 놓여지고 기판에 접착된다. 초박형 플라스틱 셸은 메모리 칩들 위의 영역들에서 약 0.1 ~ 0.4 mm의 두께를 가진다.
메모리 카드를 제조하는 상술한 방법에 따르면, 초박형 플라스틱 셸과 기판을 결합한 다음 형성된 메모리 카드는 xD 영상 카드의 사양을 만족하는 몸체를 가진다. 또한, 메모리 칩들을 내부 접촉부들에 연결하는 방법은 와이어 본딩을 포함한다.
메모리 카드를 제조하는 상술한 방법에 따르면, 메모리 칩들은 공동 안쪽에 포개진다. 먼저, 한 메모리 칩이 공동 안에 놓인 다음 내부 접촉부들 중 일부와 연결된다. 그리고 나서, 몰딩 프로세스가 행해져 그 메모리 칩과 대응하는 내부 접촉부들을 몰딩 화합물로 감싼다. 그런 다음, 다른 메모리 칩이 그 몰딩 화합물 위에 놓여지고 그 메모리 칩을 어떤 다른 내부 접촉부들과 연결시키고 그 메모리 칩과 대응하는 내부 접촉부들을 몰딩 화합물로 감싸는 프로세스들이 다시 수행된다. 한 메모리 칩을 다른 메모리 칩 위에 포개는 상술한 단계들은 원하는 메모리 칩의 수를 갖는 메모리 칩 스택이 생성될 때까지 반복된다.
상술한 메모리 카드 제조 방법에 따르면, 메모리 칩들은 와이어 본딩(wire bonding)에 의해 내부 접촉부들과 전기적으로 연결된다. 또, 칩들과 내부 접촉부들을 감싸는 방법에는 디스펜싱(dispensing) 프로세스의 수행을 포함한다. 또, 초박형 플라스틱 셸은 몰드 주입 프로세스로 형성되고, 그 프로세스는 다음과 같은 단계들을 포함한다. 먼저, 몰드와 진공 펌프가 제공된다. 몰드는 진공 펌프와 링크된 내부 공동을 포함한다. 그 다음, 몰딩 화합물이 주입 메커니즘을 통해 몰드 공동으로 주입되고 이때 진공 펌프는 몰드 공동 안의 가스들을 흡입한다.
본 발명의 메모리 카드는 안에 공동을 구비한 기판과 초박형 플라스틱 셸을 포함하여 메모리 칩 스택을 형성하도록 메모리 칩들의 스택이 그 공동 안의 동일 영역에 포함될 수 있도록 함으로써 메모리 카드의 메모리 저장 용량이 증가된다. 또, 초박형 플라스틱 카드의 제조 프로세스는 진공 펌프를 가지고 몰드 공동으로부터 공기를 빨아들이는 단계를 포함한다.
상술한 일반 설명과 이하의 상세 설명 모두는 예일 뿐으로 청구된 본 발명의 부가적 설명을 제공하기 위한 것이다.
이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명할 것이다. 동일한 참조 부호들이, 도면들과, 그 부호 또는 동일한 구성요소들에 대한 설명시 사용된다.
도 2는 본 발명의 일실시예에 따른 메모리 카드의 구조를 보인 개략적 단면도이다. 도 2에 도시된 바와 같이, 메모리 카드(200)는 기판(210), 메모리 칩 스택(220), 어떤 몰딩 화합물(230), 및 초박형 플라스틱 셸(240)을 포함한다. 기판(210)은 제1표면(212)과 제2표면(214)을 포함한다. 제1표면(212)은 복수개의 외부 접촉부들(216)을 포함하고 제2표면(214)은 적어도 하나의 공동(202)을 포함한다. 복수개의 내부 접촉부들(218)이 공동(202) 주변에 형성된다. 외부 접촉부들(216)과 내부 접촉부들(218)은 서로 전기적으로 연결된다. 복수개의 메모리 칩들(222, 224, 226, 및 228)이 공동(202) 안쪽의 동일 영역에 포개져 쌓여(stacked) 메모리 칩 스택(220)을 형성한다. 메모리 칩들(220)은 각자의 대응되는 내부 접촉부들(218)에 전기적으로 연결된다.
도 2에 도시된 바와 같이, 몰딩 화합물(230)은 메모리 칩 스택(220)과 내부 접촉부들(218)을 감싼다. 초박형 플라스틱 셸(240)은 제2표면(214)을 커버하고 메모리 칩 스택(220) 위의 영역에서 약 0.1 ~ 0.4mm의 두께를 가진다.
도 3a에서 3e들은 본 발명의 일실시예에 따른 메모리 카드 제조 단계들을 보인 개략적 단면도들이다. 도 3a에서 보이는 바와 같이, 제1표면(212)과 제2표면(214)을 가진 기판(210)이 제공된다. 제1표면(212)은 외부와 데이터를 교환하기 위한 복수개의 외부 접촉부들을 포함한다. 제2표면(214)은 적어도 하나의 공동 (202)을 포함한다. 복수개의 내부 접촉부들(218)이 그 공동(202) 주변에 배치된다. 외부 접촉부들(216)과 내부 접촉부들(218)은 일련의 패턴 회로들(patterned circuits)(미도시)과 블라인드 공도들(blind vias)(미도시)을 통해 서로와 전기적으로 연결된다.
도 3b에 도시된 바와 같이, 제1메모리 칩(222)이 공동(202) 안쪽에 배치된다. 메모리 칩(222)은 도전성 와이어들(206)로 와이어 본딩되어 내부 접촉부들(218)의 일부와 전기적으로 연결된다. 도전성 와이어들(206)은 금이나 알루미늄과 같이 낮은 전기 저항을 가진 도전 물질을 이용해 제조된다. 그리고 나서, 디스펜싱 방법 또는 다른 패키징 방법이 사용되어 메모리 칩(222)과, 대응하는 내부 접촉부들(218)을 에폭시 수지나 폴리마이드 등과 같은 몰딩 화합물(230로 감싼다.
도 3c에 도시된 바와 같이, 제2메모리 칩(224)이 몰딩 화합물(230) 위에 배치된다. 제2메모리 칩(224)은 도전성 와이어들(206)로 와이어 본딩되어 어떤 다른 내부 접촉부들(218)에 전기적으로 연결된다.
그런 다음, 도 3d에 도시된 바와 같이, 도 3b의 단계들이 반복되어 디스펜싱 방법이나 다른 패키징 방법을 사용해 메모리 칩(224) 및 그에 해당하는 내부 접촉부들(218)을 몰딩 화합물(230)로 감싼다. 도 3e에 도시된 바와 같이, 도 3c의 단계들은 그 위에 두 개의 메모리 칩들(226 및 228)을 더 포개도록 반복되어 메모리 칩 스택(220)이 형성된다. 본 발명에서, 스택(220)의 메모리 칩의 개수는 4이다.
도 2에 도시된 것과 같이 열성 플라스틱 접착제(242)가 사용되어 초박형 플라스틱 셸(240)을 기판(212)의 제2표면(214)에 접착해서, 메모리 카드(200)의 내부 구성요소들을 보호하도록 한다. 초박형 플라스틱 셸(240)의 한가지 주요한 양상이, 메모리 칩 스택(220) 위의 영역들의 두께가 약 0.1 ~ 0.4mm라는 것이다. 초박형 플라스틱 셸(240)은 예를 들어 폴리카보네이트, 폴리스티렌, 또는 아크릴로니트릴 부타디엔 스티렌(ABS) 수지를 포함하는 물질로 제조된다.
결국, 메모리 카드는 스마트 미디어 카드의 사양을 만족시키는 몸체를 기진다. 그러나, 본 발명의 이러한 몸체 또는 메모리 카드(200)는 예를 들어 컴팩트 플래쉬 메모리 카드(CF Card), 메모리 스틱 카드(MS Card), 메모리 스틱 듀오 카드(MS Duo Card), 멀티 미디어 카드(MMC), 감축된 크기로 된 멀티 미디어 카드(RS MMC), 미니 보안 디지털 카드(Mini SD card), 보안 디지털 카드(SD Card), μ 카드, 감축된 크기의 μ 카드, 및 기타 아날로그 기능을 가진 미니 메모리 카드들을 포함하는 다른 메모리 장치들의 사양을 만족하도록 제조될 수 있다.
초박형 플라스틱 셸(240)을 제조하기 위해, 특별한 기기 및 방법이 이용된다. 도 4는 초박형 플라스틱 셸을 제조하기 위한 기기를 보인 개략적 단면도이다. 도 4에 도시된 바와 같이, 몰드(310)는 초박형 플라스틱 셸(240)의 몸체 윤곽을 추종한 모양을 가진 내부 공동(312)을 포함한다. 초박형 플라스틱 셸(240)을 제조하는 프로세스시, 몰드 주입 메커니즘(330)을 이용해 몰딩 화합물(332)이 홀(316)을 통해 몰드 공동(312) 안으로 주입된다. 또, 몰드 공동(312)에 연결된 진공 펌프(320)가 압력을 감소시키도록 지속적으로 그 공동(312)으로부터 공기를 흡입한다. 몰드 공동(312)이 낮은 압력을 유지하기 때문에, 몰딩 화합물(332)이 전 공동(312)에 고르게 채워질 수 있다. 궁극적으로, 초박형 플라스틱 셸(240)은 얇은 몸체 및 균질의 구성을 가지게 된다.
초박형 플라스틱 셸(240)이 주입 몰딩에 의해 제조됨을 주지해야 한다. 그러나, 초박형 플라스틱 셸(240)은 다른 기계적 수단에 의해서도 마찬가지로 제조될 수 있다.
종합하면, 본 발명의 메모리 카드는 안에 공동을 가진 기판과 초박형 플라스틱 셸(240)을 포함하여, 메모리 칩들의 스택이 그 공동 안쪽에 포함되어 메모리 카드의 메모리 저장 용량을 늘릴 수 있도록 한다. 또, 초박형 플라스틱 카드를 제조하는 프로세스는 진공 펌프를 가지고 몰드 공동으로부터 공기를 흡입하는 단계를 포함한다. 따라서, 매우 얇은 플라스틱 셸이 만들어질 수 있다.
이 분야의 당업자들에게는 본 발명의 범위와 개념을 벗어남이 없이 본 발명의 구성에 대해 다양한 수정 및 변형이 이뤄질 수 있음이 명백해 보일 것이다. 이러한 관점에서, 본 발명에 대한 상기 수정 및 변형이 이하의 청구범위들과 그 등가적인 내용의 범주 안에 포함된다면, 본 발명은 그러한 수정 및 변형된 것을 커버하도록 된다.
본 발명에 따라 보다 큰 데이터 저장 용량 및 보다 작은 크기를 가진 메모리 카드 구조 및 그 제조 방법을 제공할 수 있다.

Claims (14)

  1. 메모리 카드 구조에 있어서,
    복수개의 외부 접촉부들을 포함한 제1표면과, 주변에 복수개의 내부 접촉부들이 배치된 적어도 하나의 공동(cavity)을 포함한 제2표면을 구비하고, 상기 외부 접촉부들과 상기 내부 접촉부들이 전기적으로 서로 연결되어 있는 기판;
    상기 공동 안쪽의 동일 영역 안에 포개져 메모리 칩 스택을 형성하고, 대응하는 내부 접촉부들과 전기적으로 연결된 복수개의 메모리 칩들;
    상기 메모리 칩들과 상기 내부 접촉부들을 감싸는 몰딩 화합물;
    상기 제2표면을 커버하고, 상기 메모리 칩들 위에서 0.1~0.4mm의 두께의 영역을 갖는 초박형 플라스틱 셸을 포함함을 특징으로 하는 메모리 카드 구조.
  2. 삭제
  3. 제1항에 있어서, 상기 메모리 칩들은 복수개의 도전성 와이어들을 통해 상기 내부 접촉부들에 연결됨을 특징으로 하는 메모리 카드 구조.
  4. 제3항에 있어서, 상기 도전성 와이어들은 금이나 알루미늄 와이어들을 포함함을 특징으로 하는 메모리 카드 구조.
  5. 제1항에 있어서, 이웃하는 메모리 칩들의 각 쌍은 상기 몰딩 화합물을 통해 서로 분리됨을 특징으로 하는 메모리 카드 구조.
  6. 제1항에 있어서, 상기 몰딩 화합물을 이루는 물질은 에폭시(epoxy) 수지 및 폴리이미드(polyimide)로 구성된 그룹으로부터 선택됨을 특징으로 하는 메모리 카드 구조.
  7. 제1항에 있어서, 상기 초박형 플라스틱 셸을 이루는 물질은 폴리카보네이트(polycarbonate), 폴리스티렌(polystyrene), 아크릴로니트릴 부타디엔 스티렌(acrylonitril butadiene styrene, ABS) 수지로 구성된 그룹으로부터 선택됨을 특징으로 하는 메모리 카드 구조.
  8. 메모리 카드를 제조하는 방법에 있어서,
    복수개의 외부 접촉부들을 포함한 제1표면과, 주변에 복수개의 내부 접촉부들이 배치된 적어도 하나의 공동(cavity)을 포함한 제2표면을 구비하고, 상기 외부 접촉부들과 상기 내부 접촉부들이 전기적으로 서로 연결되어 있는 기판을 제공하는 단계;
    상기 공동 안쪽의 동일 영역에 복수개의 메모리 칩들을 포개 메모리 칩 스택을 형성하고, 각 메모리 칩을 대응하는 내부 접촉부들과 전기적으로 연결시키고, 상기 메모리 칩들과 내부 접촉부들을 몰딩 화합물을 이용해 감싸도록 몰딩 프로세스를 수행하는 단계; 및
    상기 제2표면을 커버하고 상기 기판에 접착되며, 상기 메모리 칩들 위에서 0.1~0.4mm의 두께의 영역을 갖는 초박형 플라스틱 셸을 제공하는 단계를 포함함을 특징으로 하는 메모리 카드 제조 방법.
  9. 삭제
  10. 제8항에 있어서, 상기 메모리 칩들을 내부 접촉부들에 연결시키는 단계는 와이어 본딩(wire bonding)을 포함함을 특징으로 하는 메모리 카드 제조 방법.
  11. 제8항에 있어서, 상기 메모리 칩들을 상기 공동 안쪽에 포개는 단계는,
    (a) 제1메모리 칩을 상기 공동 안쪽에 배치하는 단계;
    (b) 제1메모리 칩을 일부 내부 접촉부들과 전기적으로 연결하는 단계;
    (c) 제1몰딩 프로세스를 수행하여 제1메모리 칩과 그에 대응하는 내부 접촉부들을 몰딩 화합물로 감싸는 단계;
    (d) 상기 몰딩 화합물 위에 제2메모리 칩을 배치하는 단계;
    (e) 몰딩 화합물 위에 마지막 메모리 칩이 배치될 때까지 (b), (c), 및 (d) 단계들을 차례로 반복하는 단계; 및
    (f) (b) 및 (c) 단계를 한번 더 반복하여 프로세스를 마치는 단계를 포함함을 특징으로 하는 메모리 카드 제조 방법.
  12. 제8항에 있어서, 상기 메모리 칩들을 내부 접촉부들에 연결하는 단계는 와이어 본딩을 포함함을 특징으로 하는 메모리 카드 제조 방법.
  13. 제8항에 있어서, 상기 몰딩 프로세스는 접착제-디스펜싱(glue-dispensing) 프로세스를 수행하는 단계를 포함함을 특징으로 하는 메모리 카드 제조 방법.
  14. 제8항에 있어서, 상기 초박형 플라스틱 셸을 제조하는 단계는 몰드 주입 프로세스를 포함하고, 상기 몰드 주입 프로세스는,
    진공 펌프 및, 상기 진공 펌프에 링크된 몰드 공동을 가진 몰드를 제공하는 단계; 및
    몰드 주입 메커니즘을 통해 상기 공동 안에 몰딩 화합물을 주입하는 한편 상기 진공 펌프가 지속적으로 상기 공동으로부터 공기를 흡입하는 몰드 주입 프로세스를 수행하는 단계를 포함함을 특징으로 하는 메모리 카드 제조 방법.
KR1020040108989A 2004-10-07 2004-12-20 메모리 카드 구조 및 그 제조 방법 KR100695863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093130325A TW200612345A (en) 2004-10-07 2004-10-07 Structure of memory card and producing method thereof
TW93130325 2004-10-07

Publications (2)

Publication Number Publication Date
KR20060031580A KR20060031580A (ko) 2006-04-12
KR100695863B1 true KR100695863B1 (ko) 2007-03-20

Family

ID=36144437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108989A KR100695863B1 (ko) 2004-10-07 2004-12-20 메모리 카드 구조 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7193304B2 (ko)
JP (1) JP2006107419A (ko)
KR (1) KR100695863B1 (ko)
TW (1) TW200612345A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US8901439B2 (en) * 2006-08-18 2014-12-02 Stats Chippac Ltd. Integrated circuit package system with window opening
US8288860B2 (en) * 2007-09-10 2012-10-16 Stats Chippac Ltd. Memory device system with stacked packages
TWI387068B (zh) * 2009-04-15 2013-02-21 Chipmos Technoligies Inc 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
US8247895B2 (en) 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8330262B2 (en) * 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081699A (ko) * 2000-02-18 2001-08-29 윤종용 고용량 메모리 카드
KR20020007576A (ko) * 2000-07-18 2002-01-29 윤종용 칩 온 보드 타입의 메모리 카드
KR20030014863A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 적층된 초박형 패키지
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6492203B1 (en) * 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
US6492717B1 (en) * 1999-08-03 2002-12-10 Motorola, Inc. Smart card module and method of assembling the same
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6414849B1 (en) * 1999-10-29 2002-07-02 Stmicroelectronics, Inc. Low stress and low profile cavity down flip chip and wire bond BGA package
TW457663B (en) * 2000-11-08 2001-10-01 Advanced Semiconductor Eng Substrate structure of heat spreader and its package
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
TW502406B (en) * 2001-08-01 2002-09-11 Siliconware Precision Industries Co Ltd Ultra-thin package having stacked die
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081699A (ko) * 2000-02-18 2001-08-29 윤종용 고용량 메모리 카드
KR20020007576A (ko) * 2000-07-18 2002-01-29 윤종용 칩 온 보드 타입의 메모리 카드
KR20030014863A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 적층된 초박형 패키지
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드

Also Published As

Publication number Publication date
KR20060031580A (ko) 2006-04-12
TW200612345A (en) 2006-04-16
US7193304B2 (en) 2007-03-20
US20060076662A1 (en) 2006-04-13
JP2006107419A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
US6433285B2 (en) Printed wiring board, IC card module using the same, and method for producing IC card module
US9646905B2 (en) Fingerprint sensor package and method for fabricating the same
US7560857B2 (en) Package structure of MEMS microphone
TWI394238B (zh) 小型模塑記憶卡及其製造方法
US6624005B1 (en) Semiconductor memory cards and method of making same
US6040622A (en) Semiconductor package using terminals formed on a conductive layer of a circuit board
US5926696A (en) Ball grid array plastic package
US20070164407A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
JP2008543059A (ja) 積層化集積回路を備えた集積回路パッケージとそのための方法
US7629679B2 (en) Semiconductor package, memory card including the same, and mold for fabricating the memory card
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
CN101110406A (zh) 一种多芯片封装结构及其封装方法
JP2006107419A (ja) メモリカード構造とその製造方法
US7633763B1 (en) Double mold memory card and its manufacturing method
CN101286502A (zh) 半导体封装结构
US6943438B2 (en) Memory card having a control chip
US7339280B2 (en) Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2006107420A (ja) メモリカード構造とその製造方法
US20040106231A1 (en) Compact electronic device and process of manufacturing the same
US7230279B2 (en) Memory card
US20070018297A1 (en) High-capacity memory card and method of making the same
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
EP1662427A1 (en) Memory card and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee