KR20140030889A - 반도체 칩 패키지 및 그 제조방법 - Google Patents

반도체 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20140030889A
KR20140030889A KR1020120097616A KR20120097616A KR20140030889A KR 20140030889 A KR20140030889 A KR 20140030889A KR 1020120097616 A KR1020120097616 A KR 1020120097616A KR 20120097616 A KR20120097616 A KR 20120097616A KR 20140030889 A KR20140030889 A KR 20140030889A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pcb
mold
resin
molding material
Prior art date
Application number
KR1020120097616A
Other languages
English (en)
Inventor
김포철
이경호
우승완
황영남
함석진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120097616A priority Critical patent/KR20140030889A/ko
Priority to US13/800,662 priority patent/US20140061891A1/en
Priority to JP2013056505A priority patent/JP2014053586A/ja
Publication of KR20140030889A publication Critical patent/KR20140030889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 칩 패키지의 제조방법은, PCB의 상면에 반도체 칩을 실장하는 단계; 반도체 칩이 실장된 PCB를 패키지화하기 위해 제작된 금형의 내부 천장에 휨 억제용 보강부재를 삽입하는 단계; 휨 억제용 보강부재가 그 천장에 삽입된 금형을 상기 반도체 칩이 실장된 PCB를 감싸도록 PCB의 상면부에 결합시키는 단계; 상기 금형의 내부에 몰딩 재료를 사출하여 충전하고, 열을 가하여 몰딩 재료를 경화시키는 단계; 및 몰딩 재료의 경화 후, 상기 금형을 제거하여 반도체 칩 패키지를 완성하는 단계를 포함한다.
이와 같은 본 발명에 의하면, 반도체 칩을 몰딩하기 위한 금형의 내부에 휨 억제용 보강부재를 삽입한 상태에서 금형 내부에 몰딩 재료를 사출하여 경화시킴으로써 휨 억제용 보강부재가 몰딩 재료와 일체로 고착화되어, 경화 과정에서 PCB, 반도체 칩, 몰딩 재료 간의 열팽창계수의 차이로 인해 패키지에 휨이 발생하는 것을 억제할 수 있다.

Description

반도체 칩 패키지 및 그 제조방법{Semiconductor chip package and manufacturing method thereof}
본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것으로서, 특히 반도체 칩을 몰딩하는 과정에서 PCB, 반도체 칩, 몰딩재료(epoxy molding compound: EMC) 간의 열팽창계수의 차이로 인해 패키지에 휨이 발생하는 것을 억제할 수 있는 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
전자 휴대기기의 메모리 용량이 점차 대용량화됨에 따라, 전자 휴대기기 내에 장착되는 반도체 패키지 내의 반도체 칩도 또한 점차 고집적화되고 있다. 이로 인해 반도체 칩의 크기는 점차 대형화되고 있다. 반면에, 전자 휴대기기의 크기가 소형화됨에 따라 패키지 기판에 반도체 칩을 실장하여 제조되는 반도체 칩 패키지는 점차 소형화, 박형화 및 경량화되고 있는 추세이다.
한편, 이상과 같은 반도체 칩 패키지는 통상 수지(resin) 등으로 몰딩되어 외부의 환경으로부터 보호된다. EMC(Epoxy Molding Compound)는 반도체 칩을 외부환경으로부터 보호하는 재료로서, 습기, 충격, 열 등 외부환경으로부터 반도체 칩을 보호하기 위해 사용된다. EMC 재료로는 대부분이 에폭시와 같은 열경화성 수지가 사용된다.
도 1a 내지 도 1c는 종래 반도체 칩 패키지의 제조 과정을 보여주는 도면이다.
도 1a에 도시된 바와 같이, 종래 반도체 칩 패키지 제조 방식은 먼저 반도체 칩(102)을 PCB(101) 위에 접합한 후, PCB(101) 및 반도체 칩(102) 전체를 몰드(금형)(103)로 감싼다.
그런 후, 도 1b에 도시된 바와 같이, 반도체 칩(102)을 보호하기 위해서 몰딩 재료(EMC)(104)가 몰드(103) 내에 사출되고, 열을 가하여 몰딩 재료(104)를 경화시키게 된다.
이후, 도 1c에 도시된 바와 같이, 몰드(103)를 제거하여 반도체 칩 패키지를 완성한다.
그런데, 이상과 같은 종래 반도체 칩 패키지 제조과정에 있어서, 반도체 칩(102)을 보호하기 위해 몰딩 재료(104)를 몰드(103) 내에 사출하고, 열을 가하여 몰딩 재료(104)를 경화시키는 과정에서, PCB(101)와 반도체 칩(102) 및 몰딩 재료(104) 간의 열팽창계수의 차이로 인해 패키지에 휨이 발생하는 문제가 있다.
한국 공개특허공보 공개번호 10-2004-0008080 한국 공개특허공보 공개번호 10-2007-0083021
본 발명은 상기와 같은 종래 반도체 칩 패키지 제조 방식에서의 문제점을 개선하기 위하여 창출된 것으로서, 반도체 칩을 몰딩하는 과정에서 PCB, 반도체 칩, 몰딩 재료(epoxy molding compound: EMC) 간의 열팽창계수의 차이로 인해 패키지에휨이 발생하는 것을 억제할 수 있는 수단이 구비된 반도체 칩 패키지 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 칩 패키지는,
패키지의 베이스를 이루는 PCB;
상기 PCB 상에 실장되는 반도체 칩;
상기 반도체 칩을 포함하여 상기 PCB의 상면부 전체를 몰딩하여 반도체 칩을 외부의 환경으로부터 보호하는 몰딩부; 및
상기 몰딩부의 상단 표면에 접합되며, 상기 몰딩부의 몰딩 재료의 경화 시 상기 PCB, 반도체 칩 및 몰딩 재료 간의 열팽창 계수의 차이로 인한 패키지의 휨을 억제하는 휨 억제용 보강부재를 포함하는 점에 그 특징이 있다.
여기서, 상기 몰딩부의 몰딩 재료로는 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
또한, 상기 휨 억제용 보강부재로는 높은 강성과 낮은 열팽창계수를 갖는 재질이 사용될 수 있다.
이때, 상기 휨 억제용 보강부재로는 탄소섬유 복합재료, 금속 재료 등이 사용될 수 있다.
또한, 상기 휨 억제용 보강부재는 시트형, 십자형, 그물망(격자) 형 등 다양한 형태로 구성될 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 칩 패키지의 제조방법은,
a) PCB의 상면에 반도체 칩을 실장하는 단계;
b) 상기 반도체 칩이 실장된 PCB를 패키지화하기 위해 제작된 금형의 내부 천장에 휨 억제용 보강부재를 삽입하는 단계;
c) 상기 휨 억제용 보강부재가 그 천장에 삽입된 금형을 상기 반도체 칩이 실장된 PCB를 감싸도록 PCB의 상면부에 결합시키는 단계;
d) 상기 금형의 내부에 몰딩 재료를 사출하여 충전하고, 열을 가하여 몰딩 재료를 경화시키는 단계; 및
e) 상기 몰딩 재료의 경화 후, 상기 금형을 제거하여 반도체 칩 패키지를 완성하는 단계;를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 b)에서 상기 휨 억제용 보강부재로는 높은 강성과 낮은 열팽창계수를 갖는 재질이 사용될 수 있다.
이때, 상기 휨 억제용 보강부재로는 탄소섬유 복합재료, 금속재료 등이 사용될 수 있다.
또한, 상기 휨 억제용 보강부재는 시트형, 십자형, 그물망(격자) 형 등 다양한 형태로 구성될 수 있다.
또한, 상기 단계 c)에서 상기 몰딩 재료로는 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
이와 같은 본 발명에 의하면, 반도체 칩을 몰딩하기 위한 금형의 내부에 휨 억제용 보강부재를 삽입한 상태에서 금형 내부에 몰딩 재료를 사출하여 경화시킴으로써 휨 억제용 보강부재가 몰딩 재료와 일체로 고착화되어, 경화 과정에서 PCB, 반도체 칩, 몰딩 재료(epoxy molding compound: EMC) 간의 열팽창계수의 차이로 인해 패키지에 휨이 발생하는 것을 억제할 수 있는 장점이 있다.
도 1a 내지 도 1c는 종래 반도체 칩 패키지의 제조 과정을 보여주는 도면.
도 2는 본 발명의 실시 예에 따른 반도체 칩 패키지의 구조를 보여주는 도면.
도 3은 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법의 실행 과정을 보여주는 흐름도.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법에 따라 반도체 칩 패키지를 제조하는 과정을 순차적으로 보여주는 도면.
도 5는 본 발명에 따른 반도체 칩 패키지의 휨 억제용 보강부재의 다양한 형태를 보여주는 도면.
도 6a 및 도 6b는 종래 방식 및 본 발명의 방법에 따라 각각 제조된 반도체 칩 패키지의 휨 측정 결과를 각각 보여주는 도면.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 반도체 칩 패키지의 구조를 보여주는 도면이다.
도 2를 참조하면, 본 발명에 따른 반도체 칩 패키지는 PCB(201)와, 반도체 칩(202)과, 몰딩부(205) 및 휨 억제용 보강부재(204)를 포함하여 구성된다.
상기 PCB(201)는 패키지의 베이스를 이룬다. 여기서, 이와 같은 PCB(201)는 단일층으로 구성된 것일 수도 있고, 여러 층이 적층되어 구성된 멀티층으로 구성된 것일 수도 있다.
상기 반도체 칩(202)은 상기 PCB(201) 상에 실장된다. 이때, 반도체 칩(202)은 본드 와이어(미도시)에 의해 리드 핑거(미도시)에 전기적으로 접속되거나, 반도체 칩(202)의 본딩 패드(미도시)가 와이어에 의해 PCB(201)의 와이어 본딩용 전도성 패턴(미도시)에 본딩된다.
상기 몰딩부(205)는 상기 반도체 칩(202)을 포함하여 상기 PCB(201)의 상면부 전체를 몰딩하여 반도체 칩(202)을 외부의 환경으로부터 보호한다. 여기서, 이와 같은 몰딩부(205)의 몰딩 재료로는 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
상기 휨 억제용 보강부재(204)는 상기 몰딩부(205)의 상단 표면에 접합되며, 그 몰딩부(205)의 몰딩 재료의 경화 시 상기 PCB(201), 반도체 칩(202) 및 몰딩 재료 간의 열팽창 계수의 차이로 인한 패키지의 휨을 억제한다. 여기서, 이와 같은 휨 억제용 보강부재(204)로는 높은 강성과 낮은 열팽창계수를 갖는 재질이 사용될 수 있다.
이때, 상기 휨 억제용 보강부재(204)로는 탄소섬유 복합재료, 금속 재료 등이 사용될 수 있다.
또한, 상기 휨 억제용 보강부재(204)는 도 5의 (a)에서와 같은 시트형, (b)에서와 같은 십자형, (c)에서와 같은 그물망(격자) 형 등 다양한 형태로 구성될 수 있다.
그러면, 이상과 같은 구성을 갖는 본 발명에 따른 반도체 칩 패키지의 제조방법에 대하여 설명해 보기로 한다.
도 3은 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법의 실행 과정을 보여주는 흐름도이고, 도 4a 내지 도 4e는 본 발명의 실시 예에 따른 반도체 칩 패키지의 제조방법에 따라 반도체 칩 패키지를 제조하는 과정을 순차적으로 보여주는 도면이다.
도 3 및 도 4a 내지 도 4e를 참조하면, 본 발명에 따른 반도체 칩 패키지의 제조방법에 따라, 먼저 PCB(201)의 상면에 반도체 칩(202)을 실장한다(단계 S301). 이때, 전술한 바와 같이, 상기 반도체 칩(202)은 본드 와이어(미도시)에 의해 리드 핑거(미도시)에 전기적으로 접속되거나, 반도체 칩(202)의 본딩 패드(미도시)가 와이어에 의해 PCB(201)의 와이어 본딩용 전도성 패턴(미도시)에 본딩된다.
또한, 상기 반도체 칩(202)이 실장된 PCB(201)를 패키지화하기 위해 제작된 금형(203)의 내부 천장에 휨 억제용 보강부재(204)를 삽입한다(단계 S302).
여기서, 상기 단계 S301과 단계 S302는 반드시 이와 같은 순서로 수행되어야 하는 것으로 한정되는 것은 아니며, 경우에 따라서는 단계 S302가 단계 S301보다 먼저 수행될 수도 있고, 단계 S301과 단계 S302가 동시에 수행될 수도 있다.
또한, 여기서 상기 휨 억제용 보강부재(204)로는 전술한 바와 같이, 높은 강성과 낮은 열팽창계수를 갖는 재질이 사용될 수 있다. 이는 후술되는 몰딩 재료 (205)의 경화 시, PCB(201)와 반도체 칩(202) 및 몰딩 재료(205) 간의 열팽창계수의 차이로 인한 패키지의 휨을 억제하기 위한 것이다.
이때, 상기 휨 억제용 보강부재(204)로는 탄소섬유 복합재료, 금속재료 등이 사용될 수 있다.
또한, 상기 휨 억제용 보강부재(204)는, 전술한 바와 같이, 시트형(도 5의 (a) 참조), 십자형(도 5의 (b) 참조), 그물망(격자) 형(도 5의 (c) 참조) 등 다양한 형태로 구성될 수 있다.
한편, 이상에 의해 PCB(201) 상면에의 반도체 칩(202)의 실장 및 금형(203)내부에의 휨 억제용 보강부재(204)의 삽입이 완료되면, 그 휨 억제용 보강부재 (204)가 그 천장에 삽입된 금형(203)을 상기 반도체 칩(202)이 실장된 PCB(201)를 감싸도록 PCB(201)의 상면부에 결합시킨다(단계 S303)(도 4c 참조).
그런 후, 상기 금형(203)의 내부에 몰딩 재료(205)를 사출하여 충전하고, 열을 가하여 몰딩 재료(205)를 경화시킨다(단계 S304). 여기서, 이와 같은 몰딩 재료 (205)로는 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 등을 포함할 수 있다.
이렇게 하여 몰딩 재료(205)의 경화가 완료되면, 상기 금형(203)을 제거하여 최종적으로 도 4e에 도시된 바와 같은 반도체 칩 패키지를 완성한다(단계 S305).
한편, 도 6a 및 도 6b는 종래 방식 및 본 발명의 방법에 따라 각각 제조된 반도체 칩 패키지의 휨 측정 결과를 보여주는 도면이다.
도 6a를 참조하면, 이는 종래 방식에 따라 제조된 반도체 칩 패키지의 휨 측정 결과를 보여주는 것으로서, 이 경우 휘어진 정도(반도체 칩 패키지의 모서리 부분이 바닥면으로부터 휘어 올라간 높이)가 122㎛로 측정되었다.
도 6b를 참조하면, 이는 본 발명의 방법에 따라 제조된 반도체 칩 패키지(휨 억제용 보강부재(204)로 탄소섬유 복합재료 시트를 사용한 경우임)의 휨 측정 결과를 보여주는 것으로서, 이 경우 휘어진 정도(반도체 칩 패키지의 모서리 부분이 바닥면으로부터 휘어 올라간 높이)가 55㎛로 측정되었다.
이상의 결과로부터 알 수 있는 바와 같이, 본 발명의 방법에 따라 휨 억제용 보강부재를 사용하여 제조된 반도체 칩 패키지의 경우가 종래 방식에 의해 제조된 반도체 칩 패키지의 경우보다 그 휨 정도가 대폭 감소되었음을 알 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 칩 패키지 및 그 제조방법은 반도체 칩을 몰딩하기 위한 금형의 내부에 휨 억제용 보강부재를 삽입한 상태에서 금형 내부에 몰딩 재료를 사출하여 경화시킴으로써 휨 억제용 보강부재가 몰딩 재료와 일체로 고착화되어, 경화 과정에서 PCB, 반도체 칩, 몰딩 재료(epoxy molding compound: EMC) 간의 열팽창계수의 차이로 인해 패키지에 휨이 발생하는 것을 대폭 억제할 수 있는 장점이 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
101,201...PCB 102,202...반도체 칩
103,203...금형(몰드) 104,205...몰딩 재료(몰딩부)
204...휨 억제용 보강부재

Claims (12)

  1. 패키지의 베이스를 이루는 PCB;
    상기 PCB 상에 실장되는 반도체 칩;
    상기 반도체 칩을 포함하여 상기 PCB의 상면부 전체를 몰딩하여 반도체 칩을 외부의 환경으로부터 보호하는 몰딩부; 및
    상기 몰딩부의 상단 표면에 접합되며, 상기 몰딩부의 몰딩 재료의 경화 시 상기 PCB, 반도체 칩 및 몰딩 재료 간의 열팽창 계수의 차이로 인한 패키지의 휨을 억제하는 휨 억제용 보강부재를 포함하는 반도체 칩 패키지.
  2. 제1항에 있어서,
    상기 몰딩부의 몰딩 재료는 열경화성 수지인 반도체 칩 패키지.
  3. 제2항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중의 어느 하나인 반도체 칩 패키지.
  4. 제1항에 있어서,
    상기 휨 억제용 보강부재는 높은 강성과 낮은 열팽창계수를 갖는 재질인, 반도체 칩 패키지.
  5. 제4항에 있어서,
    상기 휨 억제용 보강부재는 탄소섬유 복합재료 또는 금속 재료로 구성된, 반도체 칩 패키지.
  6. 제1항에 있어서,
    상기 휨 억제용 보강부재는 시트형, 십자형, 그물망(격자)형 중 어느 하나의 형태로 구성된, 반도체 칩 패키지.
  7. a) PCB의 상면에 반도체 칩을 실장하는 단계;
    b) 상기 반도체 칩이 실장된 PCB를 패키지화하기 위해 제작된 금형의 내부 천장에 휨 억제용 보강부재를 삽입하는 단계;
    c) 상기 휨 억제용 보강부재가 그 천장에 삽입된 금형을 상기 반도체 칩이 실장된 PCB를 감싸도록 PCB의 상면부에 결합시키는 단계;
    d) 상기 금형의 내부에 몰딩 재료를 사출하여 충전하고, 열을 가하여 몰딩 재료를 경화시키는 단계; 및
    e) 상기 몰딩 재료의 경화 후, 상기 금형을 제거하여 반도체 칩 패키지를 완성하는 단계;를 포함하는 반도체 칩 패키지의 제조방법.
  8. 제7항에 있어서,
    상기 단계 b)에서 상기 휨 억제용 보강부재는 높은 강성과 낮은 열팽창계수를 갖는 재질인, 반도체 칩 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 휨 억제용 보강부재는 탄소섬유 복합재료 또는 금속재료로 구성된, 반도체 칩 패키지의 제조방법.
  10. 제7항에 있어서,
    상기 휨 억제용 보강부재는 시트형, 십자형, 그물망(격자)형 중 어느 하나의 형태로 구성된, 반도체 칩 패키지의 제조방법.
  11. 제7항에 있어서,
    상기 단계 c)에서 상기 몰딩 재료는 열경화성 수지인, 반도체 칩 패키지의 제조방법.
  12. 제11항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중의 어느 하나인, 반도체 칩 패키지의 제조방법.
KR1020120097616A 2012-09-04 2012-09-04 반도체 칩 패키지 및 그 제조방법 KR20140030889A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120097616A KR20140030889A (ko) 2012-09-04 2012-09-04 반도체 칩 패키지 및 그 제조방법
US13/800,662 US20140061891A1 (en) 2012-09-04 2013-03-13 Semiconductor chip package and manufacturing method thereof
JP2013056505A JP2014053586A (ja) 2012-09-04 2013-03-19 半導体チップパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120097616A KR20140030889A (ko) 2012-09-04 2012-09-04 반도체 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140030889A true KR20140030889A (ko) 2014-03-12

Family

ID=50186335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120097616A KR20140030889A (ko) 2012-09-04 2012-09-04 반도체 칩 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US20140061891A1 (ko)
JP (1) JP2014053586A (ko)
KR (1) KR20140030889A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9867283B2 (en) 2015-08-28 2018-01-09 Samsung Electronics Co., Ltd. Package board and prepreg

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837278B2 (en) * 2014-02-27 2017-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Wafer level chip scale package and method of manufacturing the same
JP6713289B2 (ja) * 2016-01-28 2020-06-24 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US10396003B2 (en) 2017-10-18 2019-08-27 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9867283B2 (en) 2015-08-28 2018-01-09 Samsung Electronics Co., Ltd. Package board and prepreg

Also Published As

Publication number Publication date
JP2014053586A (ja) 2014-03-20
US20140061891A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI720081B (zh) 用於照相機模組的基板和具有該基板的照相機模組
JP6105087B2 (ja) Ｍｅｍｓ部品を有するオーバーモールドされたデバイスおよび製造方法
EP2617056B1 (en) Electronic packaging with a variable thickness mold cap
KR20140030889A (ko) 반도체 칩 패키지 및 그 제조방법
US20150116958A1 (en) Circuit board modules having mechanical features
JP2013239660A5 (ko)
KR102253472B1 (ko) 인쇄회로기판 및 그 제조방법
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
CN112242358B (zh) 半导体装置及其制造方法
JP3170627U (ja) 半導体パッケージ構造
US20100155111A1 (en) Mounting structure
JP6003897B2 (ja) 中空封止構造
JP4184333B2 (ja) ゆがみ防止パッケージおよびその製造方法
KR101056749B1 (ko) 반도체 패키지
JP5971860B2 (ja) 樹脂封止モジュールの製造方法、樹脂封止モジュール
US10861798B2 (en) Embedded vibration management system having an array of vibration absorbing structures
JP2013106031A (ja) 半導体パッケージ及びその製造方法
US9768126B2 (en) Stacked semiconductor packages with cantilever pads
US9165794B1 (en) Partial glob-top encapsulation technique
JP2015106649A (ja) 電子装置
KR20110077952A (ko) 반도체 패키지 및 제조방법
KR101148434B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
US20120207971A1 (en) Buffer substrate, buffer sheet and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid