JP4184333B2 - ゆがみ防止パッケージおよびその製造方法 - Google Patents
ゆがみ防止パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4184333B2 JP4184333B2 JP2004344216A JP2004344216A JP4184333B2 JP 4184333 B2 JP4184333 B2 JP 4184333B2 JP 2004344216 A JP2004344216 A JP 2004344216A JP 2004344216 A JP2004344216 A JP 2004344216A JP 4184333 B2 JP4184333 B2 JP 4184333B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- packaging substrate
- structural
- package
- structural reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000002265 prevention Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 92
- 238000004806 packaging method and process Methods 0.000 claims description 89
- 238000000465 moulding Methods 0.000 claims description 43
- 230000002787 reinforcement Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 230000003014 reinforcing effect Effects 0.000 claims description 26
- 239000002775 capsule Substances 0.000 claims description 25
- 150000001875 compounds Chemical class 0.000 claims description 19
- 239000012779 reinforcing material Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 7
- YQOLEILXOBUDMU-KRWDZBQOSA-N (4R)-5-[(6-bromo-3-methyl-2-pyrrolidin-1-ylquinoline-4-carbonyl)amino]-4-(2-chlorophenyl)pentanoic acid Chemical compound CC1=C(C2=C(C=CC(=C2)Br)N=C1N3CCCC3)C(=O)NC[C@H](CCC(=O)O)C4=CC=CC=C4Cl YQOLEILXOBUDMU-KRWDZBQOSA-N 0.000 description 5
- 229940125844 compound 46 Drugs 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
Claims (24)
- 上面および下面を有し、前記上面に少なくともチップ配置領域を有するパッケージング基板と、
前記チップ配置領域に配置された第1のチップと、
前記パッケージング基板の前記下面の側の、前記チップ配置領域の周辺領域の真下に相当する位置に配置される構造強化材と、
前記チップ配置領域内の前記第1のチップを包み込むチップカプセルと、
前記構造強化材を包み込む構造強化材カプセルと、
を有することを特徴とするゆがみ防止パッケージ。 - 請求項1に記載のパッケージにおいて、前記チップカプセルおよび前記構造強化材カプセルの材質が透明なモールディング樹脂からなることを特徴とするパッケージ。
- 請求項2に記載のパッケージにおいて、前記第1のチップが光学デバイスからなることを特徴とするパッケージ。
- 請求項1に記載のパッケージにおいて、さらに、複数の第2のチップを有し、前記第1のチップおよび前記第2のチップが前記チップ配置領域内にアレー状に整然と並べて配置されることを特徴とするパッケージ。
- 請求項1に記載のパッケージにおいて、前記パッケージング基板の前記下面に複数の位置決めホールを有し、前記構造強化材が、位置決めホールに対応する複数の位置決めピンを有することにより、前記位置決めピンが前記位置決めホールに差し込まれ、前記構造強化材が前記パッケージング基板に堅固に固定されることを特徴とするパッケージ。
- 請求項1に記載のパッケージにおいて、前記構造強化材が構造強化用リングからなることを特徴とするパッケージ。
- 請求項6に記載のパッケージにおいて、前記構造強化材の材質が金属からなることを特徴とするパッケージ。
- 請求項6に記載のパッケージにおいて、前記構造強化材の材質がプラスチックからなることを特徴とするパッケージ。
- 請求項1に記載のパッケージにおいて、前記構造強化材が複数の構造強化用バーからなることを特徴とするパッケージ。
- 請求項9に記載のパッケージにおいて、前記構造強化材の材質が金属からなることを特徴とするパッケージ。
- 請求項9に記載のパッケージにおいて、前記構造強化材の材質がプラスチックからなることを特徴とするパッケージ。
- 次の段階からなるパッケージの製造方法であって、
上面および下面を有し、前記上面にチップ配置領域を有するパッケージング基板を用意し、
前記チップ配置領域にチップを配置し、前記パッケージング基板の前記下面の側の、前記チップ配置領域の周辺領域の真下に相当する位置に構造強化材を配置し、
前記パッケージング基板上の前記チップ及び前記構造強化材を包み込むカプセルを形成し、
前記パッケージング基板を裁断して、複数のパッケージユニットを形成するとともに前記構造強化材を除去すること、
を特徴とするパッケージの製造方法。 - 請求項12に記載の方法において、前記ゲートを介して前記モールドの中に前記モールディング化合物を注入する際、前記パッケージング基板の下面が上方を向き、前記パッケージング基板の上面が下方を向いており、そのようにして、前記パッケージング基板が上下逆さの状態で前記モールディング化合物を注入することを特徴とする方法。
- 請求項12に記載の方法において、前記モールディング化合物が透明なモールディング樹脂からなることを特徴とする方法。
- 請求項14に記載の方法において、前記チップが光学デバイスからなることを特徴とする方法。
- 請求項12に記載の方法において、個々のパッケージユニットがランドグリッドアレイ(LGA)パッケージからなることを特徴とする方法。
- 請求項12に記載の方法において、複数の位置決めホールが前記パッケージング基板の下面に配置され、位置決めホールに対応する複数の位置決めピンが前記構造強化材に配置され、それにより、前記位置決めピンが前記位置決めホールに差し込まれ、前記構造強化材が前記パッケージング基板に堅固に固定されることを特徴とする方法。
- 請求項12に記載の方法において、前記構造強化材が構造強化用リングからなることを特徴とする方法。
- 請求項18に記載の方法において、前記構造強化材の材質が金属からなることを特徴とする方法。
- 請求項18に記載の方法において、前記構造強化材の材質がプラスチックからなること
を特徴とする方法。 - 請求項12に記載の方法において、前記構造強化材が複数の構造強化用バーからなることを特徴とする方法。
- 請求項21に記載の方法において、前記構造強化材の材質が金属からなることを特徴とする方法。
- 請求項21に記載の方法において、前記構造強化材の材質がプラスチックからなることを特徴とする方法。
- 請求項21に記載の方法において、前記パッケージング基板上の前記チップを包み込む前記カプセルの形成方法が、
上部モールドと、下部モールドと、およびゲートを有するカプセル形成用モールドを用意し、前記下部モールドは、前記チップに対応するモールディングキャビティーを有し、前記上部モールドは、前記構造強化材に対応するランナーを有し、前記ゲートは、前記カプセル形成用モールド上に設置され前記モールディングキャビティーおよび前記ランナーの両方を接続し、
前記パッケージング基板を前記カプセル形成用モールドの前記上部モールドおよび前記下部モールドの間に設置し、前記チップが前記モールディングキャビティーの中に収まり、前記構造強化材が前記ランナーの中に収まり、
モールディング化合物を前記ゲートを通して前記モールドの中に注入し、パッケージング基板上の前記チップおよび前記構造強化材を包み込む、
ことを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092133698A TWI231578B (en) | 2003-12-01 | 2003-12-01 | Anti-warpage package and method for making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005167242A JP2005167242A (ja) | 2005-06-23 |
JP4184333B2 true JP4184333B2 (ja) | 2008-11-19 |
Family
ID=34618014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344216A Expired - Fee Related JP4184333B2 (ja) | 2003-12-01 | 2004-11-29 | ゆがみ防止パッケージおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7352071B2 (ja) |
JP (1) | JP4184333B2 (ja) |
TW (1) | TWI231578B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080085572A1 (en) * | 2006-10-05 | 2008-04-10 | Advanced Chip Engineering Technology Inc. | Semiconductor packaging method by using large panel size |
JP4769697B2 (ja) | 2006-11-29 | 2011-09-07 | 富士通株式会社 | プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法 |
KR101282627B1 (ko) | 2011-09-07 | 2013-07-12 | 현대자동차주식회사 | 휨 방지 플레이트를 갖는 연료전지용 엔드 플레이트 |
JP2014138088A (ja) * | 2013-01-17 | 2014-07-28 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
US10032692B2 (en) | 2013-03-12 | 2018-07-24 | Nvidia Corporation | Semiconductor package structure |
US9760132B2 (en) * | 2013-09-19 | 2017-09-12 | Nvidia Corporation | Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad |
TWI518854B (zh) * | 2013-12-30 | 2016-01-21 | 財團法人工業技術研究院 | 模封組件及模封材料 |
JP6468455B1 (ja) * | 2017-10-13 | 2019-02-13 | 第一精工株式会社 | 樹脂封止金型及び樹脂封止方法 |
JP7065617B2 (ja) * | 2018-01-12 | 2022-05-12 | 新光電気工業株式会社 | 支持体付基板及びその製造方法 |
CN115954277B (zh) * | 2023-02-21 | 2023-12-22 | 深圳市芯海微电子有限公司 | 一种超薄芯片的封装工艺 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
JPH10284525A (ja) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000223608A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 半導体パッケージ及びその製造方法 |
JP3339838B2 (ja) * | 1999-06-07 | 2002-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
US6469530B1 (en) * | 2000-02-15 | 2002-10-22 | Agilent Technologies, Inc. | Method and apparatus for testing of ball grid array circuitry |
US6348399B1 (en) * | 2000-07-06 | 2002-02-19 | Advanced Semiconductor Engineering, Inc. | Method of making chip scale package |
US6355499B1 (en) * | 2000-07-06 | 2002-03-12 | Advanced Semiconductor Engineering. Inc. | Method of making ball grid array package |
US6770959B2 (en) * | 2000-12-15 | 2004-08-03 | Silconware Precision Industries Co., Ltd. | Semiconductor package without substrate and method of manufacturing same |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
TW498443B (en) * | 2001-06-21 | 2002-08-11 | Advanced Semiconductor Eng | Singulation method for manufacturing multiple lead-free semiconductor packages |
JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6861750B2 (en) * | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
JP4002143B2 (ja) * | 2002-07-10 | 2007-10-31 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20040058478A1 (en) * | 2002-09-25 | 2004-03-25 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
TW571409B (en) * | 2002-12-03 | 2004-01-11 | Advanced Semiconductor Eng | Optical device and packaging method thereof |
KR20050083322A (ko) * | 2004-02-23 | 2005-08-26 | 삼성테크윈 주식회사 | 반도체 패키지용 리이드 프레임과 이의 제조방법 |
US7205178B2 (en) * | 2004-03-24 | 2007-04-17 | Freescale Semiconductor, Inc. | Land grid array packaged device and method of forming same |
-
2003
- 2003-12-01 TW TW092133698A patent/TWI231578B/zh not_active IP Right Cessation
-
2004
- 2004-11-26 US US10/904,760 patent/US7352071B2/en active Active
- 2004-11-29 JP JP2004344216A patent/JP4184333B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7352071B2 (en) | 2008-04-01 |
US20050116359A1 (en) | 2005-06-02 |
TWI231578B (en) | 2005-04-21 |
JP2005167242A (ja) | 2005-06-23 |
TW200520178A (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100731842B1 (ko) | 반도체 장치 및 그 제조방법 | |
CN104584209B (zh) | 薄型衬底PoP结构 | |
KR101323978B1 (ko) | 회로 다이의 패키징 방법 및 전자 디바이스 | |
JP4184333B2 (ja) | ゆがみ防止パッケージおよびその製造方法 | |
US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
US5441918A (en) | Method of making integrated circuit die package | |
CN109801846A (zh) | 一种封装结构及封装方法 | |
KR20040012896A (ko) | 플라스틱 패키지, 배선 보드, 주입 몰드, 전자 구성 요소,플라스틱 패키지 생성 방법 | |
KR100271657B1 (ko) | 칼럼 리드형 반도체 패키지 및 그 제조방법 | |
US20110316151A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
US6867483B2 (en) | Stress-free lead frame | |
US7358598B2 (en) | Process for fabricating a semiconductor package and semiconductor package with leadframe | |
JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
KR101380385B1 (ko) | 일괄 봉지 기술을 이용하는 led 패키지 제조방법 | |
US6921974B2 (en) | Packaged device with thermal enhancement and method of packaging | |
US20050258552A1 (en) | Semiconductor molding method and structure | |
US7701073B2 (en) | Locking feature and method for manufacturing transfer molded IC packages | |
KR101364020B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US9293395B2 (en) | Lead frame with mold lock structure | |
JP2011009604A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI382501B (zh) | Semiconductor device manufacturing method | |
KR20000001008A (ko) | 반도체칩을 내장한 플라스틱 패키지 몰드 장치와 그의 몰딩방법 | |
JP5233288B2 (ja) | 半導体装置の製造方法及び基板 | |
KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
JPH065928A (ja) | 樹脂封止型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |