CN115954277B - 一种超薄芯片的封装工艺 - Google Patents
一种超薄芯片的封装工艺 Download PDFInfo
- Publication number
- CN115954277B CN115954277B CN202310185985.9A CN202310185985A CN115954277B CN 115954277 B CN115954277 B CN 115954277B CN 202310185985 A CN202310185985 A CN 202310185985A CN 115954277 B CN115954277 B CN 115954277B
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- ultrathin
- pressing
- ultrathin chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012536 packaging technology Methods 0.000 title description 3
- 238000004806 packaging method and process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000003825 pressing Methods 0.000 claims abstract description 16
- 238000012858 packaging process Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000003475 lamination Methods 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims abstract description 9
- 238000007639 printing Methods 0.000 claims abstract description 8
- 238000007689 inspection Methods 0.000 claims abstract description 4
- 238000012360 testing method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 238000010330 laser marking Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000000543 intermediate Substances 0.000 abstract 9
- 238000005498 polishing Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000032798 delamination Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000001993 wax Substances 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明涉及芯片封装技术领域，提出了一种超薄芯片的封装工艺，包括以下步骤：步骤S1、对未加工硅片进行减薄，减薄面上粘贴DAF膜并形成第一中间体；步骤S2、裁剪第一中间体以形成多个第二中间体；步骤S3、先将第二中间体贴合在封装基板上，再将待封装的超薄芯片贴合在第二中间体上，并形成第三中间体；步骤S4、借助压合设备对第三中间体进行压合；步骤S5、压合完成后进行外观检查，如果外观完好，则放入烤箱内进行烘烤固化，并形成第四中间体；步骤S6、对第四中间体进行焊线塑封；塑封完成后，依次进行印字、切割和测试。通过上述技术方案，解决了现有技术中芯片封装由于依靠装片设备而造成的生产效率低的问题。
Description
技术领域
本发明涉及芯片封装技术领域，具体的，涉及一种超薄芯片的封装工艺。
背景技术
随着智能化和信息化的快速发展，集成电路芯片不断向高密度、高性能和轻薄短小方向发展，尤其是存储芯片，随着智能化对存储容量要求不断提高及多堆叠技术的发展，存储芯片厚度越来越薄。与此同时，超薄芯片也非常脆弱，易翘曲、易划损、易破碎，封装工艺难度极大，封装良率也不容易控制，稍有不慎极易导致芯片翘曲、碎裂、器件失效等突出问题。
现有技术进行超薄芯片装片，一般是直接将芯片贴合在封装基板上，装片过程依靠优化装片设备参数和装片设备精度要求等方式来控制产品良率，生产效率低下，而且产品良率无法有效提升。
发明内容
本发明提出一种超薄芯片的封装工艺，解决了现有技术中芯片封装由于依靠装片设备而造成的生产效率低的问题。
为解决上述问题，本发明提供一种超薄芯片的封装工艺，所述封装工艺包括以下步骤：
步骤S1、取尚未线路加工的硅片，将所述硅片减薄至150-200um，在减薄面上粘贴DAF膜，并形成第一中间体；
步骤S2、将所述第一中间体裁剪，裁剪后形成多个第二中间体，所述第二中间体的尺寸与待封装的超薄芯片的尺寸为1.1:1至1.5:1；
步骤S3、先将所述第二中间体贴合在封装基板上，再将待封装的超薄芯片贴合在所述第二中间体上，并形成第三中间体，超薄芯片在所述封装基板的投影位于所述第二中间体在所述封装基板上的投影区域内；
步骤S4、借助压合设备对所述第三中间体进行压合，压合温度为140-165℃，压合时间为3-5s；
步骤S5、压合完成后进行外观检查，如果外观异常，则进行回收；如果外观完好，则将所述第三中间体放入烤箱内进行烘烤固化，并形成第四中间体，烘烤温度为145-155℃，烘烤时间为3-3.5h；
步骤S6、对所述第四中间体进行焊线塑封；塑封完成后，按照封装工艺流程进行印字、切割和测试，并最终完成对超薄芯片的封装。
作为进一步的技术方案，所述第二中间体的尺寸与待封装的超薄芯片的尺寸为1.2:1。
作为进一步的技术方案，在所述步骤S3中，所述超薄芯片的中心在所述封装基板上的投影与所述第二中间体的中心在所述封装基板上的投影重合。
作为进一步的技术方案，在所述步骤S3中，超薄芯片的底部贴合在所述第二中间体上。
作为进一步的技术方案，在所述步骤S4中，压合温度为150℃。
作为进一步的技术方案，在所述步骤S1中，采用CMP技术对所述硅片进行减薄。
作为进一步的技术方案，在所述步骤S6中，采用金线或合金线进行焊线。
作为进一步的技术方案，在所述步骤S6中，采用激光打标机对所述第四中间体完成印字。
本发明提供的一种超薄芯片的封装工艺的有益效果为：
1、本发明提供的封装工艺避免了使用装片设备，因此，生产效率不再受到装片设备的限制，从根本上更新了芯片封装的方式，大大提高了芯片封装的效率；
2、超薄芯片在封装过程中，超薄芯片位于第二中间体的中间位置，避免了超薄芯片的悬空设置，进而解决了超薄芯片在封装过程中容易出现的芯片翘曲分层、碎裂等问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明提供的封装工艺的流程图；
图2为本发明提供的超薄芯片、第二中间体和封装基板配合的结构示意图；
图中：
1、超薄芯片；2、第二中间体；3、封装基板。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都涉及本发明保护的范围。
如图1～图2所示，本实施例提出了一种超薄芯片的封装工艺，包括以下步骤：
步骤S1、取尚未线路加工的硅片，将硅片减薄至150-200um，在减薄面上粘贴DAF膜，并形成第一中间体；
步骤S2、将第一中间体裁剪，裁剪后形成多个第二中间体，第二中间体的尺寸与待封装的超薄芯片的尺寸为1.1:1至1.5:1；
步骤S3、先将第二中间体贴合在封装基板上，再将待封装的超薄芯片贴合在第二中间体上，并形成第三中间体，超薄芯片在封装基板的投影位于第二中间体在封装基板上的投影区域内；
步骤S4、借助压合设备对第三中间体进行压合，压合温度为140-165℃，压合时间为3-5s；
步骤S5、压合完成后进行外观检查，如果外观异常，则进行回收；如果外观完好，则将第三中间体放入烤箱内进行烘烤固化，并形成第四中间体，烘烤温度为145-155℃，烘烤时间为3-3.5h；
步骤S6、对第四中间体进行焊线塑封；塑封完成后，按照封装工艺流程进行印字、切割和测试，并最终完成对超薄芯片的封装。
本实施例中，DAF膜由第一胶面、第二胶面和树脂层组成，其中，树脂层具有高导热性，并且树脂层位于第一胶面和第二胶面之间；裁剪后形成的第二中间体的外形与待封装的超薄芯片的外形相似；将超薄芯片放置在第二中间体中的中心区域，并且保证超薄芯片在封装基板上的投影位于第二中间体在封装基板上的投影的区域内，这样就不会使超薄芯片处于部分悬空的状态，进而确保在压合过程中，芯片的各个部位都能受到第二中间体提供的支撑力。
在压合过程中，压合温度低于DAF膜的固化温度，DAF膜的固化温度为175℃，因此，压合温度刚好可以使DAF膜熔融单未固化，能有效增强DAF膜的粘性，进一步避免了超薄芯片的翘曲分层。压合的目的主要是为了防止超薄芯片出现翘起的现象，尤其是针对细长型的超薄芯片，其在封装过程中由于两端受力小于中部的受力，因此容易导致翘起的现象。此外，当压合设备中涉及DB吸嘴时，DB吸嘴一般比芯片面积要小很多，而且DB吸嘴吸附的位置往往位于芯片的中心附近，这就导致芯片翘起的端部无法受到相同的作用力，只能通过再次压合的方式进行补强，从而使得超薄芯片完全贴合好。
如图2所示，超薄芯片位于第二中间体上，第二中间体位于封装基板上，从图2的角度看，超薄芯片的两端分别到第二中间体的两端的距离是相等的，也就是超薄芯片放在第二中间体上的中心位置上。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了第二中间体的尺寸与待封装的超薄芯片的尺寸为1.2:1。
本实施例中，将第二中间体的尺寸设置的比超薄芯片的尺寸大一些，既能保证超薄芯片不会悬空设置，又能提高尚未线路加工的硅片的利用率。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S3中，超薄芯片的中心在封装基板上的投影与第二中间体的中心在封装基板上的投影重合。
本实施例中，在封装基本上，如果超薄芯片的中心投影与第二中间体的中心投影完全重合，那么可以百分百确定，超薄芯片绝对不会悬空设置，并且又由于超薄芯片的投影与第二中间体的投影相似，因此，可以百分百确定超薄芯片受到的应力是稳定的。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S3中，超薄芯片的底部贴合在第二中间体上。
本实施例中，将超薄芯片的底部贴合在第二中间体上，这样有利于降低超薄芯片受到的应力，减少超薄芯片因为应力破碎以及分层的风险。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S4中，压合温度为150℃。
本实施例中，为了优化压合温度，以确保DAF膜的粘性达到最好的效果，将压合温度选择为150℃。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S1中，采用CMP技术对硅片进行减薄。
本实施例中，CMP全称为Chemical Mechanical Polishing，化学机械抛光，是半导体晶片表面加工的关键技术之一。CMP技术包括三道抛光工序，主要运用到的材料包括抛光垫、抛光液、蜡、陶瓷片等。不同工序根据目的的不同，分别需要不同的抛光压力、抛光液组分、pH值、抛光垫材质、结构及硬度等、CMP抛光液和CMP抛光垫是CMP工艺的核心要素，二者的性质影响着表面抛光质量。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S6中，采用金线或合金线进行焊线。
本实施例中，采用高纯度的金线或者合金线进行焊线，能保证焊线的质量，进而提高了超薄芯片封装后的可靠性。
如图1所示，基于与上述实施例1相同的构思，本实施例还提出了在步骤S6中，采用激光打标机对第四中间体完成印字。
本实施例中，激光打标机是用激光束在各种不同的物质表面打上永久的标记。采用激光打标机对第四中间体进行印字，不但提高了印字的效率，还避免了在第四中间体上施加外力，进而提高了封装后的超薄芯片的可靠性。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种超薄芯片的封装工艺，其特征在于，包括以下步骤：
步骤S1、取尚未线路加工的硅片，将所述硅片减薄至150-200um，在减薄面上粘贴DAF膜，并形成第一中间体；
步骤S2、将所述第一中间体裁剪，裁剪后形成多个第二中间体，所述第二中间体的尺寸与待封装的超薄芯片的尺寸为1.1:1至1.5:1；
步骤S3、先将所述第二中间体贴合在封装基板上，再将待封装的超薄芯片贴合在所述第二中间体上，并形成第三中间体，所述超薄芯片的中心在所述封装基板上的投影与所述第二中间体的中心在所述封装基板上的投影重合；
步骤S4、借助压合设备对所述第三中间体进行压合，压合温度为140-165℃，压合时间为3-5s；
步骤S5、压合完成后进行外观检查，如果外观异常，则进行回收；如果外观完好，则将所述第三中间体放入烤箱内进行烘烤固化，并形成第四中间体，烘烤温度为145-155℃，烘烤时间为3-3.5h；
步骤S6、对所述第四中间体进行焊线塑封；塑封完成后，按照封装工艺流程进行印字、切割和测试，并最终完成对超薄芯片的封装。
2.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，所述第二中间体的尺寸与待封装的超薄芯片的尺寸为1.2:1。
3.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，在所述步骤S3中，超薄芯片的底部贴合在所述第二中间体上。
4.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，在所述步骤S4中，压合温度为150℃。
5.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，在所述步骤S1中，采用CMP技术对所述硅片进行减薄。
6.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，在所述步骤S6中，采用金线或合金线进行焊线。
7.根据权利要求1所述的一种超薄芯片的封装工艺，其特征在于，在所述步骤S6中，采用激光打标机对所述第四中间体完成印字。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310185985.9A CN115954277B (zh) | 2023-02-21 | 2023-02-21 | 一种超薄芯片的封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310185985.9A CN115954277B (zh) | 2023-02-21 | 2023-02-21 | 一种超薄芯片的封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115954277A CN115954277A (zh) | 2023-04-11 |
| CN115954277B true CN115954277B (zh) | 2023-12-22 |
Family
ID=87289663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310185985.9A Active CN115954277B (zh) | 2023-02-21 | 2023-02-21 | 一种超薄芯片的封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115954277B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152380A (ja) * | 2017-03-09 | 2018-09-27 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
| WO2022151572A1 (zh) * | 2021-01-18 | 2022-07-21 | 华进半导体封装先导技术研发中心有限公司 | 一种降低塑封晶圆翘曲的封装结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI231578B (en) * | 2003-12-01 | 2005-04-21 | Advanced Semiconductor Eng | Anti-warpage package and method for making the same |
| CN102074559B (zh) * | 2010-11-26 | 2012-11-21 | 天水华天科技股份有限公司 | SiP系统集成级IC芯片封装件及其制作方法 |
-
2023
- 2023-02-21 CN CN202310185985.9A patent/CN115954277B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152380A (ja) * | 2017-03-09 | 2018-09-27 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
| WO2022151572A1 (zh) * | 2021-01-18 | 2022-07-21 | 华进半导体封装先导技术研发中心有限公司 | 一种降低塑封晶圆翘曲的封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115954277A (zh) | 2023-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106233462B (zh) | 半导体器件以及半导体器件的制造方法 | |
| KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050063700A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US20080187613A1 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
| TW200818350A (en) | Semiconductor packaging method by using large panel size | |
| JP2002368160A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| CN105958963B (zh) | 一种封装结构及其制造方法 | |
| CN105810666A (zh) | 一种具有电磁屏蔽功能的封装结构的制作方法 | |
| CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| JP2003086758A (ja) | 半導体装置の製造方法、製造装置、及び、半導体装置 | |
| US20190088578A1 (en) | Substrate for semiconductor elements and semiconductor device | |
| CN110010500A (zh) | 一种高度集成的射频芯片系统级封装工艺 | |
| KR20040027345A (ko) | 회로 장치의 제조 방법 | |
| KR20020096972A (ko) | 회로 장치의 제조 방법 | |
| US11670622B2 (en) | Stacked semiconductor package and packaging method thereof | |
| CN115954277B (zh) | 一种超薄芯片的封装工艺 | |
| CN1747154B (zh) | 晶片支持板、薄膜晶片的保持方法和半导体器件的制造方法 | |
| US6337225B1 (en) | Method of making stacked die assemblies and modules | |
| US8866296B2 (en) | Semiconductor device comprising thin-film terminal with deformed portion | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| CN102263077A (zh) | 一种双扁平无载体无引脚的ic芯片封装件 | |
| TWI278979B (en) | Chip package substrate and manufacturing method thereof | |
| US6933178B1 (en) | Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |