CN102130103A - 外部存储装置和制造外部存储装置的方法 - Google Patents

外部存储装置和制造外部存储装置的方法 Download PDF

Info

Publication number
CN102130103A
CN102130103A CN2010105978879A CN201010597887A CN102130103A CN 102130103 A CN102130103 A CN 102130103A CN 2010105978879 A CN2010105978879 A CN 2010105978879A CN 201010597887 A CN201010597887 A CN 201010597887A CN 102130103 A CN102130103 A CN 102130103A
Authority
CN
China
Prior art keywords
semiconductor chip
external memory
interconnect substrates
inductor
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105978879A
Other languages
English (en)
Other versions
CN102130103B (zh
Inventor
中柴康隆
小川健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201410409959.0A priority Critical patent/CN104253101B/zh
Publication of CN102130103A publication Critical patent/CN102130103A/zh
Application granted granted Critical
Publication of CN102130103B publication Critical patent/CN102130103B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及外部存储装置和制造外部存储装置的方法。存储元件被提供在半导体芯片中，并且电感器和驱动器电路被提供在另一半导体芯片中。外部端子是接触型端子，并且至少一些外部端子是电源端子和接地端子。密封树脂层形成在互连基板的第一表面上方并且密封半导体芯片但是没有覆盖外部端子。电感器形成在没有面对互连基板的半导体芯片的表面处。

Description

外部存储装置和制造外部存储装置的方法
本申请基于日本专利申请No.2009-284348，其内容通过引用合并在此。
技术领域
本发明涉及具有高防篡改性能的外部存储装置和制造外部存储装置的方法。
背景技术
在通过出售内容来获得金钱的业务中，可以出售其中存储内容的外部存储装置，例如，存储卡。在这样的业务模式中，近年来越来越多地通过专用装置来读取被存储在外部存储装置中的内容。当通过典型的存储卡来形成外部存储装置时，信息传输到使用接触型外部端子的专用装置(例如，参见日本未经审查的专利申请公开NO.2009-105126)。
另外，日本未经审查的专利申请公开NO.2002-083894公布了通过在半导体芯片中提供天线线圈执行到外部的信息的非接触型传输。
在通过出售内容来获取金钱的业务中，重要的是，抑制内容的非法复制，即，提高防篡改性能。用于提高防篡改性能的通常方法依赖于软件处理，诸如内容的加密。然而，即使通过软件处理来确保防篡改性能，如果产生诸如解密软件的降低防篡改性能的软件那么能够读取内容。因此，已经很难充分地确保防篡改性能。
发明内容
发明人注意到当如果不通过专用装置读取内容而不能使用内容时，即使内容被读取并且被复制，也能够通过使得不能利用普通产品来形成外部存储装置而确保防篡改性能，因此发明人做出本发明。
在一个实施例中，提供一种外部存储装置，包括：互连基板；至少一个半导体芯片，所述至少一个半导体芯片被布置在互连基板的第一表面上方；存储元件，该存储元件被提供在至少一个半导体芯片中；电感器，该电感器被提供在至少一个半导体芯片中并且将存储在存储元件中的信息通信到外部；驱动器电路，该驱动器电路被提供在至少一个半导体芯片中以驱动电感器；接触型外部端子，该接触型外部端子被提供在互连基板中；以及密封树脂层，该密封树脂层形成在互连基板的第一表面上方并且密封至少一个半导体芯片并且没有覆盖外部端子。电感器形成在没有面对互连基板的半导体芯片的表面处。
当内容被存储在根据本发明的实施例的外部存储装置中并且通过专用装置读取时，需要制造具有与根据本发明的实施例的外部存储装置的仿制品相同的结构的外部存储装置以使用专用内容。在本发明中，通过电感器将存储在存储元件中的信息通信到外部。因为电感器形成在半导体芯片中因此电感器很小。换言之，在不使用半导体工艺的情况下，很难形成具有与本发明的实施例中的电感器相同的直径的电感器。为了实现半导体工艺，要求很大的设备投资。因此，在成本方面，很难制造半导体芯片的仿制品。为此，根据本发明的实施例，即使能够读取存储在外部存储装置中的内容，复制内容的人也不能制备用于存储内容的外部存储装置。结果，提高了防篡改性能。
另外，随着电感器的直径减少电感器的可通信范围变短。另一方面，在本发明中，由于通过密封树脂层同时地密封上述至少一个半导体芯片，因此从电感器到外部存储装置的外表面的距离变短。因此，即使电感器的可通信范围变短，接收器也能够位于可通信范围内。
在另一实施例中，提供了一种制造外部存储装置的方法，包括：在具有接触型外部端子的互连基板的第一表面上方布置至少一个半导体芯片；以及在互连基板的第一表面上方形成密封树脂层使得至少一个半导体芯片被密封并且外部端子没有被覆盖。存储元件被提供在至少一个半导体芯片中。将存储在存储元件中的信息通信到外部的电感器被提供在至少一个半导体芯片中。电感器的驱动器电路被提供在至少一个半导体芯片中。
根据本发明的实施例，能够充分地确保外部存储装置的防篡改性能。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它目的、优点和特征将更加明显，其中：
图1是示出根据第一实施例的外部存储装置的构造的截面图；
图2是外部存储装置的平面图；
图3是示出外部存储装置的使用状态的截面图；
图4是在外部存储装置的使用状态中的等效电路图；
图5是示出根据第二实施例的外部存储装置的使用状态和构造的截面图；
图6是图5中所示的状态中的外部存储装置的等效电路图；
图7是示出根据第三实施例的外部存储装置的构造的平面图；
图8是沿着图7的线B-B’截取的截面图；
图9A和图9B是示出制造图7和图8中所示的外部存储装置的方法的截面图；
图10是示出制造图7和图8中所示的外部存储装置的方法的截面图；
图11是示出根据第四实施例的外部存储装置的构造的截面图；
图12A和图12B是示出制造图11中所示的外部存储装置的方法的截面图；
图13是示出根据第五实施例的外部存储装置的构造的截面图；
图14是示出制造图13中所示的外部存储装置的方法的截面图；
图15是示出根据第六实施例的外部存储装置的构造的截面图；
图16是示出根据第七实施例的外部存储装置的构造的截面图；
图17是示出图16中所示的外部存储装置的修改的视图；
图18是示出根据第八实施例的外部存储装置的构造的截面图；
图19A是示出根据第九实施例的外部存储装置的构造的截面图；
图19B是示出贯通孔的构造的放大平面图；
图20是示出根据第十实施例的外部存储装置的构造的截面图；
图21是示出互连基板的形状的平面图；
图22是示出根据第十一实施例的外部存储装置的构造的截面图；
图23是图22中所示的外部存储装置的平面图；
图24是示出根据第一实施例的外部存储装置的修改的截面图；
图25是示出根据第一实施例的外部存储装置的修改的截面图；
图26是示出根据第一实施例的外部存储装置的修改的截面图；
图27是示出图3的修改的截面图；以及
图28是示出根据第六实施例的外部存储装置的修改的截面图。
具体实施方式
现在在此将参考示出实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替选实施例并且本发明不限于为解释性目的而示出的实施例。
在下文中，将会参考附图描述本发明的实施例。另外，在所有的附图中通过相同的附图标记来表示相同的组件，并且将不会重复其解释。
图1是示出根据第一实施例的外部存储装置10的构造的截面图。外部存储装置10包括互连基板20、至少一个半导体芯片(在图1中所示的示例中，两个半导体芯片110和120)、存储元件122(图4中示出)、电感器114、驱动器电路112(图4中示出)、外部端子40、以及密封树脂层30。半导体芯片110和120被布置在互连基板20的第一表面(例如，上表面)上。存储元件122被提供在半导体芯片110和120中的任意一个中。电感器114也被提供在半导体芯片110和120中的任意一个中。驱动器电路112是驱动电感器114的电路，并且被提供在半导体芯片110和120中的任意一个中。在本实施例中，存储元件122被提供在半导体芯片120中，电感器114被提供在半导体芯片110中，并且驱动器电路112被提供在半导体芯片110中。外部端子40是接触型端子，并且至少一些外部端子40是电源端子和接地端子。密封树脂层30形成在互连基板20的第一表面上并且密封半导体芯片110和120但是没有覆盖外部端子40。另外，电感器114形成在半导体芯片110的没有面对互连基板20的表面处。
互连基板20是印刷电路板，例如，并且至少在第一表面上具有互连。另外，在是第一表面的相反表面的第二表面上，互连基板20具有保护树脂层50(例如，阻焊剂层)。
在图1中所示的示例中，半导体芯片110被固定到互连基板20并且其有源表面向上。多层互连层被提供在半导体芯片110的有源表面上。电感器114形成在多层互连层的一个互连层中，例如，在最上边的互连层中。例如，电感器114的直径等于或者小于1mm。另外，通过键合线210，形成在半导体芯片110的有源表面处的电极焊盘被连接到形成在互连基板20的第一表面处的互连。另外，半导体芯片120被倒装芯片安装在互连基板20上同时其有源表面向下，并且半导体芯片120通过凸块220连接到形成在互连基板20的第一表面处的互连。然而，如图24中所示，半导体芯片120可以通过键合线212连接到互连基板20的互连。另外，半导体芯片110和120通过互连基板20的互连相互连接。
此外，尽管半导体芯片110是为了专门使用而设计的半导体芯片，但是普通用途的存储器芯片，例如普通用途的非易失性存储器芯片也可以用作半导体芯片120。
多个外部端子40被提供在互连基板20的第一表面上。如上所述，至少一些外部端子40是电源端子和接地端子。通过外部端子40被提供到互连基板20的电力至少被提供到电感器114的驱动器电路112。另外，当存储元件122的读取和写入要求电力时，也通过外部端子40提供电力。
通过密封树脂层30同时密封半导体芯片110和120。因此，外部存储装置10中的半导体芯片110的电感器114上面的部分的厚度t能够变小，例如，等于或者小于0.5mm。另外，除了面对外部端子40的侧表面之外，密封树脂层30的侧表面形成与互连基板20的侧表面相同的平面。
此外，如图25中所示，诸如芯片导体和芯片电阻器的无源组件150可以被提供在外部存储装置10的互连基板20的第一表面处。也通过密封树脂层30将无源组件150与半导体芯片110和120同时密封。另外，封装组件(在附图中未示出)可以被提供在互连基板20的第一表面处。
图2是外部存储装置10的平面图。图1等价于沿着图2的线A-A’截取的截面图。图1和图2中所示的外部存储装置10是卡类型存储装置并且在内容被存储在存储元件122的状态中进行销售。被存储在存储元件122中的内容是软件、语音内容、或者图像内容。具体地，例如，被存储在存储元件122中的内容是游戏软件数据、用于计算机终端的软件、音乐数据、或者视频数据。
外部存储装置10和互连基板20具有矩形或者正方平面形状。沿着互连基板20的一侧提供多个外部端子40并且在垂直于所述一侧的方向上延伸。当在平面图中看时，除了提供外部端子40的其一侧附近，互连基板20被密封树脂层30密封。另外，半导体芯片110位于外部端子40的相反侧，并且经过外部存储装置10的中心并且平行于提供外部端子40的一侧的线位于其间。
图3是示出外部存储装置10的使用状态的截面图。从提供外部端子40的一侧开始，在箭头X的方向上，将外部存储装置10插入在专用读取器500的插入孔502中。多个接触型连接端子530被提供在插入孔502内部。在外部存储装置10被插入在插入孔502中的状态下，多个外部端子40接触不同的连接端子530以与其电气地连接。然后，电力被从连接端子530提供到外部存储装置10。另外，在外部存储装置10和插入孔502的内表面之间存在间隙。
另外，读取部510被提供在插入孔502的内表面处。读取部510具有半导体芯片。此半导体芯片具有多层互连层，并且用于接收的电感器514形成在多层互连层中。在外部存储装置10被插入在插入孔502中的状态下，电感器514被布置在面对外部存储装置10的每个电感器114的位置处。如上所述，外部存储装置10中的半导体芯片110的电感器114上面的部分的厚度t小。为此，从电感器114到电感器514的距离可以很短，例如，等于或者小于1mm。因此，即使电感器114的直径等于或者小于1mm，能够执行电感器114和514之间的通信。
此外，如果通过在互连基板上方固定具有电感器514和接收器电路的半导体芯片并且利用密封树脂密封半导体芯片来形成读取部510，那么位于读取部510中的电感器514上方(在图3中，电感器514下方)的部分的厚度能够很小。在该情况下，能够特别地缩短从电感器114到电感器514的距离。
图4是外部存储装置10的使用状态中的等效电路图。外部存储装置10和读取部510通过电感器114和514相互通信。具体地，通过驱动器电路112读取存储在存储元件122中的信息并且通过电感器114输出作为电磁波。通过电磁波，在电感器514中生成感应电流。通过由接收器电路512解释感应电流的强度，存储在存储元件122中的信息被读取到读取部510中。另外，控制从存储元件122读取/写入到存储元件122的控制电路也被提供在半导体芯片110中。从电路的观点，此控制电路位于驱动器电路112和存储元件122之间。
在图4中所示的示例中，提供多组电感器114和514。另外，使用一些电感器114和514的组合执行上述信息的传输。根据预定的规则适当地改变要使用的电感器114和514的组合。
另外，用于传输的电感器和驱动器电路可以被添加到读取部510，并且用于接收的接收器电路和电感器可以被添加到外部存储装置10。在这样的情况下，信息能够被从读取部510传输到外部存储装置10。信息被存储在存储元件122中。
接下来，将会使用图1的截面图描述制造外部存储装置10的方法。首先，半导体芯片110和120被布置在互连基板20的第一表面上。在这样的情况下，半导体芯片120被倒装芯片安装在互连基板20上。然后，使用键合线210将半导体芯片110和互连基板20的互连相互连接。然后，通过执行成型密封将密封树脂层30提供在互连基板20的第一表面上。在这样的情况下，使得密封模具(die)的形状密封树脂层30没有覆盖外部端子40。
接下来，将会描述本实施例的操作和效果。根据本实施例，通过执行电感器114和514之间的通信，通过读取部510读取存储在外部存储装置10中的信息。在这里，因为电感器114形成在半导体芯片110中所以电感器114是小的。换言之，在没有使用半导体工艺的情况下，难以形成具有与电感器114相同的直径的电感器。为了实现半导体工艺，要求大的设施投资。因此，在成本方面，很难制造半导体芯片110的仿制品。为此，根据本实施例，即使能够读取存储在外部存储装置10中的内容，复制内容的人不能制备用于存储内容的外部存储装置。结果，提高了防篡改的性能。
另外，电感器114和驱动器电路112被提供在与具有存储元件122的半导体芯片120分离的半导体芯片110中。因此，通常用途的存储器芯片能够被用作具有存储元件122的半导体芯片120。
另外，由于通过一个密封树脂层30同时密封半导体芯片110和120，很难仅取出一个芯片。为此，很难仅更换半导体芯片110以读取存储在半导体芯片120中的内容。另外，还很难仅取出半导体芯片110和120中存储操作信息的一个芯片以读取操作信息。另外，还很难通过将诱发异常操作的条件应用于负责半导体芯片110和120的安全性的芯片来使安全性无效。因此，提高了防篡改性能。
此外，由于即使半导体芯片110和120的高度是不同也能够平坦地形成密封树脂层30的表面，所以外部存储装置10的机械强度增加。为此，提供用于外部存储装置10的外壳的必要性下降。另外，当提供外壳时，还能够以简单结构使外壳变薄。
另外，密封树脂层30的表面平行于外部端子40。因此，能够容易地并且平滑地执行将外部存储装置10插入读取器500并且从读取器500取出外部存储装置10。为此，不需要在外部存储装置10中提供用于读取器500的插入和取出的引导部。此外，即使提供了引导部，也能够使结构简单。
通常，如果具有复杂的结构的引导部被提供在外部存储装置10中，那么外部存储装置10变厚。因为如果外部存储装置10是厚的，那么电感器114和514之间的距离增加，因此电感器114的直径增加。如果电感器114的直径增加，那么可以以除了半导体工艺之外的方法形成与电感器114兼容的电感器。结果，减少了防篡改性能。
此外，如图26中所示，半导体芯片110的上表面可以位于半导体芯片120的上表面上方。在这样的情况下，电感器114和514之间的距离能够更窄。此外，尽管在本实施例中需要使半导体芯片110上方的密封树脂层30的一部分很薄，但是能够通过使半导体芯片110的上表面位于半导体芯片120的上表面上，来抑制半导体芯片120的表面从密封树脂层30暴露。
此外，在本实施例中，外部端子40形成在在其上安装半导体芯片110和120的互连基板20的第一表面处。另一方面，当外部存储装置10被插入在读取器500中时，为了确保外部端子40和连接端子530之间的连接，读取器500将连接端子530压靠外部端子40。此压力在使外部端子40在外部存储装置10的厚度方向上移动远离读取部510的方向上发挥作用，如图3中的箭头Y所示。
在这里，如上所述，半导体芯片110位于外部端子40的相反侧，并且经过外部存储装置10的中心并且平行于提供外部端子40的一侧的线介于其间。另外，在外部存储装置10和互连孔502的内表面之间存在间隙。因此，如图27中所示，当在平面图中看时位于半导体芯片110和外部端子40之间的突出部504可以被提供在插入孔502的内表面上并且突出部504的顶端可以接触外部存储装置10。在这样的情况下，通过由箭头Y表示的力，以突出部504作为支撑点，外部存储装置10在半导体芯片110的电感器114变得更加靠近读取部510的电感器514的方向上旋转。
图5是示出根据第二实施例的外部存储装置10的使用状态和构造的截面图。图6是在图5中所示的状态中的外部存储装置10的等效电路图。图5和图6是等价于第一实施例的图3和图4的视图。图5和图6中所示的外部存储装置10具有与第一实施例中所示的外部存储装置相同的构造，不同之处在于提供半导体芯片130替代半导体芯片110和120。
半导体芯片130是为专门使用而设计的半导体芯片并且具有存储元件122、驱动器电路112、以及电感器114。此外，在半导体芯片130中，有源表面的相反表面，即，与具有存储元件122、驱动器电路112、以及电感器114的表面相反的表面被固定到互连基板20。通过键合线211，半导体芯片130的电极焊盘被连接到形成在互连基板20的表面处的互连。
而且在本实施例中，能够实现与第一实施例相同的效果。另外，因为存储元件122、驱动器电路112、以及电感器114被提供在一个半导体芯片130中，所以外部存储装置10能够很小。
图7是示出根据第三实施例的外部存储装置10的构造的平面图并且是等价于第一实施例中的图2的视图。图8是沿着图7的线B-B’截取的截面图。根据本实施例的外部存储装置10具有与根据第一实施例的外部存储装置10相同的构造，不同之处在于提供了引导部32。
通过在密封树脂层30中提供不平坦部分来形成引导部32。在本实施例中，引导部32是形成在密封树脂层30的两个相反侧表面处的突出部。在本实施例中，引导部32被提供在外部存储装置10的垂直于提供外部端子40的一侧的两个侧表面处。
图9A、图9B、以及图10是示出制造图7和图8中所示的外部存储装置的方法的截面图。首先，如图9A中所示，制备互连基板20。在此状态中，互连基板20具有变成多个外部存储装置10的部分相互连接的形状。然后，对于变成外部存储装置10的每个部分，半导体芯片110和120(在图9中，仅示出半导体芯片120)被布置在互连基板20上。然后，使用键合线210(在图9中没有示出)将多个半导体芯片10中的每一个连接至互连基板20的互连。
然后，多个半导体芯片110和120被同时密封以形成密封树脂层30。在此状态中，没有为多个外部存储装置10中的每一个单独地提供密封树脂层30。因此，在变成多个外部存储装置10的部分被相互连接的状态下形成密封树脂层30。
接下来，沿着示出互连基板20和密封树脂层30的切割线的各划片线中的下述划片线，移动划片刀400，所述划片线被定位为沿着提供引导部32的侧面。结果，凹槽37形成在密封树脂层30的顶层中。
然后，如图9B中所示，沿着各划片线中的下述划片线，移动划片刀402，所述划片线被定位为沿着提供引导部32的侧面。以该方式，切割位于互连基板20的侧面处的密封树脂层30和互连基板20的部分。划片刀402的宽度可以等于划片刀400的宽度或者可以不同于划片刀400的宽度。结果，形成凹槽38。当在平面图中看时，凹槽38重叠凹槽37，但是凹槽38的底部没有与凹槽37相连接。从凹槽37的底部到凹槽38的底部的距离等于引导部32的厚度。即，在附图中所示的状态中，通过变成引导部32的部分相互连接多个外部存储装置10。
然后，如图10中所示，通过沿着划片线移动划片刀404来切割互连基板20和密封树脂层30。划片刀404的宽度小于划片刀400和402的宽度。因此，多个外部存储装置10被相互分离，并且形成引导部32。
而且在本实施例中，能够实现与第一实施例相同的效果。另外，因为提供了引导部32，所以能够通过在读取器500的插入孔502中形成与引导部32相对应的不平坦部来抑制当将外部存储装置10插入到插入孔502时外部存储装置10的破损。此外，因为引导部32形成在密封树脂层30的侧表面处，因此没有发生由于引导部32导致的从电感器114到电感器514的距离的增加。
图11是示出根据第四实施例的外部存储装置10的构造的截面图。图11等价于沿着图7的线B-B’截取的截面图。除了下述要点之外，图11中所示的外部存储装置10具有与根据第三实施例的外部存储装置10相同的构造。
首先，没有提供引导部32。此外，在密封树脂层30的侧表面当中，平行于外部存储装置10被插入到读取器500的插入孔502中的方向的两个侧表面33位于互连基板20的一个表面上方。因此，在密封树脂层30和互连基板20之间产生台阶差21。台阶差21用作用于插入的引导。
图12是示出制造图11中所示的外部存储装置10的方法的截面图。首先，如图12A中所示，制备互连基板20。在此状态下，互连基板20具有变成多个外部存储装置10的部分相互连接的形状。然后，对于变成外部存储装置10的每个部分，半导体芯片110和120(在图12A中，仅示出半导体芯片120)被布置在互连基板20上。然后，使用键合线210(在图12A中没有示出)将多个半导体芯片10中的每一个连接到互连基板20的互连。
然后，在半导体芯片110和120被安装的状态下的互连基板20被布置在是密封模具的下模610中。然后，与下模610相对应的上模600被布置在下模610和互连基板20上。突出部602被提供在上模600的内表面的顶部中。突出部602具有平坦的顶端。此平坦部分接触台阶差21要形成在互连基板20的划片线中的区域。突出部602的宽度大于稍后要描述的划片刀410的宽度。
接下来，密封树脂被注入到下模610和上模600之间的间隔中。结果，形成密封树脂层30。在此状态下，密封树脂层30没有形成在突出部602位于的部分中。结果，对于每个外部存储装置10，密封树脂层30具有独立的形状。
然后，如图12B中所示，下模610和上模600被移除。然后，通过沿着划片线移动划片刀410来切割互连基板20。结果，相互分离多个外部存储装置10。如上所述，上模600的突出部602的宽度大于划片刀410的宽度。因此，保留通过突出部602覆盖的互连基板20的一部分。这形成台阶差21。
在本实施例中也能够实现与第三实施例相同的效果。与第三实施例相比较，当切割互连基板20以将外部存储装置10分离成各个个体的步骤的数目减少。
图13是示出根据第五实施例的外部存储装置10的构造的截面图。图13是沿着图7的线B-B’截取的截面图。图13中所示的外部存储装置10具有与根据第三实施例的外部存储装置10相同的构造，不同之处在于提供凹槽形状的引导部34替代是突出部的引导部32。
图14是示出制造图13中所示的外部存储装置的方法的截面图。首先，制备互连基板20。在此状态中，互连基板20具有变成多个外部存储装置10的部分被相互连接的形状。然后，对于变成多个外部存储装置10的每一个部分，半导体芯片110和120(在图14中，仅示出半导体芯片120)被布置在互连基板20上。然后，使用键合线210(在图14中未示出)将多个半导体芯片110中的每一个连接到互连基板20的互连。
然后，多个半导体芯片110和120被同时地密封以形成密封树脂层30。在此状态下，没有为多个外部存储装置10中的每一个单独地提供密封树脂层30。因此，在变成多个外部存储装置10的部分被相互连接的状态下形成密封树脂层30。然后，使用划片刀(在附图中没有示出)切割密封树脂层30和互连基板20，使得多个外部存储装置10被分离成各个个体。
然后，使用划片刀420形成凹槽形状引导部34。
在本实施例中也能够实现与第三实施例相同的效果。
图15是示出根据第六实施例的外部存储装置10的构造的截面图并且等价于第一实施例中沿着图2的线A-A’截取的截面图。图15中所示的外部存储装置10具有与根据第一实施例的外部存储装置10相同的构造，不同之处在于提供了支撑构件140。
支撑构件140位于互连基板20的第一表面和半导体芯片110之间。即，支撑构件140被提供在互连基板20的第一表面上，并且半导体芯片110被提供在支撑构件140上。
在本实施例中也能够实现与第一实施例相同的效果。另外，半导体芯片110的上表面可以位于半导体芯片120的上表面下方，例如，像半导体芯片120比半导体芯片110厚的情况一样。在这样的情况下，由于根据半导体芯片120的上表面设计密封树脂层30的厚度，因此会增加从电感器114到密封树脂层30的上表面的厚度t。另一方面，在本实施例中，由于支撑构件140被提供在互连基板20的第一表面和半导体芯片110之间，所以能够减少厚度t。
此外，为了减少电感器114和514之间的距离，需要使位于半导体芯片110的上方的密封树脂层30的部分变薄。另一方面，如图28中所示，如果通过后表面磨削使半导体芯片120变薄，那么半导体芯片110的上表面能够位于半导体芯片120的上表面上方。在这样的情况下，能够抑制从密封树脂层30的半导体芯片120的表面的暴露。
图16是示出根据第七实施例的外部存储装置10的构造的截面图并且等价于第一实施例中沿着图2的线A-A’截取的截面图。除了下述要点之外，图16中所示的外部存储装置10具有与根据第一实施例的外部存储装置10相同的构造。
首先，凹陷36形成在密封树脂层30中。凹陷36至少形成在当在平面图中看时重叠电感器114的区域中。在图16中所示的示例中，凹陷36重叠半导体芯片110的整个表面。此外，当从插入方向X看时，按顺序排列外部端子40、半导体芯片110、以及半导体芯片120。另外，凹陷36被连接到面对外部端子40的密封树脂层30的侧面。换言之，在密封树脂层30中，提供半导体芯片120的区域比其它区域薄。
图17是示出图16中所示的外部存储装置10的修改的视图。在图17中所示的示例中，当在平面视图中看时凹陷36仅重叠半导体芯片110的一部分但是至少重叠电感器114。
同样在本实施例中，能够实现与第一实施例相同的效果。此外，即使半导体芯片110的上表面位于半导体芯片120的上表面下方，也能够减少从电感器114到密封树脂层30的上表面的厚度t。
图18是示出根据第八实施例的外部存储装置10的构造的截面图并且等价于第一实施例中沿着图2的线A-A’截取的截面图。除了下述要点之外，图18中所示的外部存储装置10具有与根据第一实施例的外部存储装置10相同的构造。
半导体芯片110和120位于形成在互连基板20的第一表面上的保护树脂层60(例如，阻焊剂层)上。另外，半导体芯片120没有被倒装芯片安装到互连基板20，并且被布置为其有源表面向上。
另外，外部端子40形成在与第一表面相反的互连基板20的第二表面(例如，背表面)处。通过穿过互连基板20的通孔22，外部端子40被连接到位于互连基板20的第一表面处的互连70和72。互连70通过键合线210被连接到半导体芯片110的电极焊盘，并且互连72通过键合线212被连接到半导体芯片120的电极焊盘。
此外，在图18中所示的示例中，密封树脂层30仅形成在互连基板20的第一侧表面处。因此，外部端子40没有被密封树脂层30覆盖。
同样在本实施例中，能够实现与第一实施例相同的效果。此外，外部端子40形成在与其上安装半导体芯片110和120的表面(第一表面)相反的互连基板20的表面(第二表面)处。当外部存储装置10被插入在图3中所示的读取器500中时，读取器500将连接端子530压靠外部端子40以确保外部端子40和连接端子530之间的连接。此压力在使半导体芯片110的电感器114更加靠近读取部510的电感器514的方向上发挥作用。因此，能够使得电感器114靠近电感器514。
图19A是示出根据第九实施例的外部存储装置10的构造的截面图并且等价于第八实施例中的图18。图19A中所示的外部存储装置10具有与根据第八实施例的外部存储装置10相同的构造，不同之处在于用于对准的贯通孔24被提供在互连基板20中。
图19B是示出贯通孔24的构造的放大平面图。在图19B中，没有示出密封树脂层30。通过与形成通孔22的工艺相同的工艺来形成贯通孔24。因此，导电膜26，例如，Cu膜和Au膜的层压膜形成在贯通孔24的内壁和周围。然而，由于导电膜26没有掩埋整个贯通孔24，所以即使在导电膜26形成之后，通孔27保留在贯通孔24中。另外，导电膜26既没有被连接到互连基板20的电源互连也没有被连接到信号互连或者接地互连。另外，导电膜26可以被连接到接地互连。
此外，如图19A中所示，通过其暴露贯通孔24的开口52和62形成在保护树脂层50和60中。当将半导体芯片110和120布置在互连基板20上时，利用贯通孔24的通孔27作为基准来决定半导体芯片110和120的位置。
接下来，将会描述制造图19A中所示的外部存储装置10的方法。首先，制备互连基板20。在此状态中，互连基板20具有变成多个外部存储装置10的部分被相互连接的形状。然后，对于变成外部存储装置10的每一个部分，半导体芯片110和120被布置在互连基板20上。在这样的情况下，利用贯通孔24的通孔27作为基准来决定半导体芯片110和120的位置。
然后，使用键合线210和212将多个半导体芯片110和120连接到互连基板20的互连70和72。
然后，多个半导体芯片110和120被同时地密封以形成密封树脂层30。在此状态下，没有为多个外部存储装置10中的每一个单独地提供密封树脂层30。因此，在变成多个外部存储装置10的部分被相互连接的状态下形成密封树脂层30。另外，因为通过密封树脂层30来密封互连基板20的第一表面，所以不能够从第一表面侧确认贯通孔24的通孔27。然而，从与第一表面相反的互连基板20的第二表面侧，能够看到通孔27。另外，当形成密封树脂层30时，通孔27可以被事先填充有填充材料以形成密封树脂层30。在这样的情况下，能够抑制通过通孔27到互连基板20的第二表面侧的变成密封树脂层30的树脂的泄漏。此外，在形成密封树脂层30之后可以从互连基板20的第二表面侧移除填充材料或者可以原样保留。
接下来，从互连基板20的第二表面侧，利用贯通孔24的通孔27作为基准来执行对准，并且然后从第二表面侧切割密封树脂层30和互连基板20。结果，以半导体芯片110和120的组为单位将互连基板20和密封树脂层30分离成各个个体并且形成多个外部存储装置10。
同样在本实施例中，能够实现与第一实施例相同的效果。此外，当与本实施例一样，半导体芯片110的电感器114的直径小时，如果在外部存储装置10中出现半导体芯片110的位置的最轻微的偏移，那么读取器500的电感器514和电感器114没有相互重叠。结果，不能够读取信息。另一方面，在本实施例中，利用同一通孔27作为基准来执行当安装半导体芯片110和120时的对准和当通过划片互连基板20和密封树脂层30将多个外部存储装置10分离成多个片时的对准。因此，能够抑制外部存储装置10中的半导体芯片110的位置偏差。特别地，如果通孔27和半导体芯片110形成为相互相邻并且其它的互连或者元件没有位于它们之间，那么能够缩短直到将半导体芯片110安装在互连基板20上的安装器移动以检查通孔27的位置的时间。
另外，贯通孔27、导电膜26、通孔27、以及开口52和62也可以形成在没有变成外部存储装置10中的任意一个的互连基板20的部分中。在这样的情况下，贯通孔24、导电膜26、通孔27、以及开口52和62没有被留在外部存储装置10中。
图20是示出根据第十实施例的外部存储装置10的构造的截面图。除了下述要点之外，图20中所示的外部存储装置10具有与根据第九实施例的外部存储装置10相同的构造。
首先，密封树脂层30也形成在互连基板20的第二表面侧处。在这里，密封树脂层30没有覆盖外部端子40。另外，第九实施例中所示的贯通孔24、导电膜26、通孔27、以及开口52和62形成在没有变成外部存储装置10中的任意一个的互连基板20中。因此，外部存储装置10不具有贯通孔24、导电膜26、通孔27、以及开口52和62。
图21是示出本实施例的互连基板20的形状的平面图。互连基板20具有位于没有重叠互连基板20上的互连和半导体芯片110和120的位置处的多个通孔28和29。通孔28位于变成外部存储装置10的互连基板20的区域中，并且通孔29位于变成外部存储装置10的四个角的互连基板20的部分中的每一个中。通孔28和29用于将密封树脂层30从互连基板20的第一表面侧引导到第二表面侧。即，通过提供通孔28和29，密封树脂层30还能够形成在互连基板20的第二表面侧处。
同样在本实施例中，能够实现与第一实施例相同的效果。另外，因为密封树脂层30还形成在互连基板20的第二表面侧处，因此能够提高外部存储装置10的耐久性。
图22是示出根据第十一实施例的外部存储装置10的构造的截面图。图23是图22中所示的外部存储装置10的平面图。图22等价于沿着图23的线C-C’截取的截面图。除了下述要点之外，图22和图23中所示的外部存储装置10具有与根据第九实施例的外部存储装置10相同的构造。
首先，外部存储装置10具有外壳80。外壳80覆盖互连基板20和密封树脂层30。另外，开口82和84被提供在外壳80中。开口82和84被提供在面对互连基板20的第一表面的区域中。当在平面图中看时，开口82重叠外部端子40并且开口84重叠电感器114。
在图22中所示的示例中，当从外部存储装置10的插入方向X看时，在外部存储装置10中，外部端子40、半导体芯片110、以及半导体芯片120被按顺序排列。另外，在当在平面图中看时，在插入方向X，开口82延伸到外部存储装置10的顶端。此外，如图23中所示，开口84的宽度小于开口82的宽度，并且开口84被连接到开口82。
同样在本实施例中，能够实现与第一实施例相同的效果。另外，因为外壳80覆盖互连基板20和密封树脂层30，所以能够提高外部存储装置10的耐久性。
另外，在外壳80中，开口84被提供在重叠电感器114的位置处。因此，即使提供了外壳80，也能够抑制从电感器114到读取器500的电感器514的距离的增加。
另外，开口84被连接到开口82。在当在平面图中看时，在插入方向X，开口82延伸到外部存储装置10的顶端。因此，能够防止当将外部存储装置10插入到读取器500的插入孔502中时，外壳80和读取器500的读取部510之间的干扰。
虽然参考附图已经描述本发明的第一至第十一实施例，但是这些仅是示出本发明，并且还可以采用其它的各种构造。
显然的是，本发明不限于上述实施例，而是在不脱离本发明的范围和精神的情况下可以进行修改和改变。

Claims (18)

1.一种外部存储装置，包括：
互连基板；
布置在所述互连基板的第一表面上方的至少一个半导体芯片；
存储元件，所述存储元件被提供在至少所述一个半导体芯片中；
电感器，所述电感器被提供在至少所述一个半导体芯片中并且把存储在所述存储元件中的信息通信到外部；
驱动器电路，所述驱动器电路被提供在至少所述一个半导体芯片中以便驱动所述电感器；
接触型外部端子，所述接触型外部端子被提供在所述互连基板中；以及
密封树脂层，所述密封树脂层形成在所述互连基板的所述第一表面上方并且密封至少所述一个半导体芯片并且没有覆盖所述外部端子，
其中所述电感器形成在所述半导体芯片的没有面对所述互连基板的表面处。
2.根据权利要求1所述的外部存储装置，
其中所述外部端子是将电力提供到至少所述驱动器电路的电源端子。
3.根据权利要求1所述的外部存储装置，
其中所述电感器的直径等于或者小于1mm。
4.根据权利要求1所述的外部存储装置，
其中所述外部存储装置是卡类型的。
5.根据权利要求1所述的外部存储装置，进一步包括：
引导部，所述引导部是利用所述密封树脂层而提供的不平坦部。
6.根据权利要求5所述的外部存储装置，
其中所述外部存储装置的平面形状是大致矩形或者大致正方形，并且
所述引导部形成在所述外部存储装置的两个相反侧表面处。
7.根据权利要求1所述的外部存储装置，
其中所述第一和第二半导体芯片被提供作为至少所述一个半导体芯片，
所述第一半导体芯片具有所述电感器和所述驱动器电路，
所述第二半导体芯片具有所述存储元件，并且
所述第一和第二半导体芯片通过所述互连基板相互连接。
8.根据权利要求7所述的外部存储装置，进一步包括：
支撑构件，所述支撑构件位于所述第一半导体芯片和所述互连基板的所述第一表面之间；并且
所述第一半导体芯片被布置为具有所述电感器和所述驱动器电路的有源表面与所述第一表面相反。
9.根据权利要求1所述的外部存储装置，
其中在当在平面图中看时重叠所述电感器的区域中，所述密封树脂层具有凹陷。
10.根据权利要求1所述的外部存储装置，
其中所述存储元件是非易失性的。
11.根据权利要求1所述的外部存储装置，
其中所述外部端子被提供在所述互连基板的所述第一表面处。
12.根据权利要求1所述的外部存储装置，
其中所述外部端子形成在所述互连基板的第二表面处，所述第二表面是所述第一表面的相反表面。
13.根据权利要求1所述的外部存储装置，进一步包括：
形成在所述互连基板中的用于对准的贯通孔。
14.根据权利要求13所述的外部存储装置，进一步包括：
第一保护绝缘层，所述第一保护绝缘层覆盖所述互连基板的所述第一表面；
第二保护绝缘层，所述第二保护绝缘层覆盖所述互连基板的第二表面，所述第二表面是所述第一表面的相反表面；
第一开口，所述第一开口被提供在所述第一保护绝缘层中以便暴露所述贯通孔；以及
第二开口，所述第二开口被提供在所述第二保护绝缘层中以便暴露所述贯通孔。
15.根据权利要求1所述的外部存储装置，进一步包括：
外壳，所述外壳在内部包括所述互连基板和所述密封树脂层；和
开口，所述开口被提供在面对所述互连基板的所述第一表面的所述外壳的区域中并且重叠所述外部端子和所述电感器。
16.一种制造外部存储装置的方法，包括：
在具有接触型外部端子的互连基板的第一表面上方布置至少一个半导体芯片；和
在所述互连基板的所述第一表面上方形成密封树脂层，使得至少所述一个半导体芯片被密封并且所述外部端子没有被覆盖，
其中所述存储元件被提供在至少所述一个半导体芯片中，
把存储在所述存储元件中的信息通信到外部的电感器被提供在至少所述一个半导体芯片中，并且
所述电感器的驱动器电路被提供在至少所述一个半导体芯片中。
17.根据权利要求16所述的方法，
其中用于对准的贯通孔被提供在所述互连基板中，
在将至少所述一个半导体芯片布置在所述互连基板的所述第一表面上方的所述步骤中，利用所述贯通孔作为基准将多组至少所述一个半导体芯片布置在所述第一表面上方，并且
在所述互连基板上方形成所述密封树脂层的所述步骤之后包括：从所述互连基板的第二表面一侧利用所述贯通孔作为基准来执行对准，其中所述第二表面是所述第一表面的相反表面，并且然后以一组至少所述一个半导体芯片为单位从所述第二表面侧将所述互连基板分离成多个片。
18.根据权利要求17所述的方法，
其中所述互连基板包括：第一保护绝缘层，所述第一保护绝缘层覆盖所述第一表面；第二保护绝缘层，所述第二保护绝缘层覆盖所述第二表面，所述第二表面是所述第一表面的相反表面；第一开口，所述第一开口被提供在所述第一保护绝缘层中以便暴露所述贯通孔；以及第二开口，所述第二开口被提供在所述第二保护绝缘层中以便暴露所述贯通孔。
CN201010597887.9A 2009-12-15 2010-12-15 外部存储装置和制造外部存储装置的方法 Expired - Fee Related CN102130103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410409959.0A CN104253101B (zh) 2009-12-15 2010-12-15 外部存储装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009284348A JP5297992B2 (ja) 2009-12-15 2009-12-15 外部記憶装置
JP2009-284348 2009-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410409959.0A Division CN104253101B (zh) 2009-12-15 2010-12-15 外部存储装置

Publications (2)

Publication Number Publication Date
CN102130103A true CN102130103A (zh) 2011-07-20
CN102130103B CN102130103B (zh) 2014-10-01

Family

ID=44142666

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410409959.0A Expired - Fee Related CN104253101B (zh) 2009-12-15 2010-12-15 外部存储装置
CN201010597887.9A Expired - Fee Related CN102130103B (zh) 2009-12-15 2010-12-15 外部存储装置和制造外部存储装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410409959.0A Expired - Fee Related CN104253101B (zh) 2009-12-15 2010-12-15 外部存储装置

Country Status (3)

Country Link
US (2) US8705238B2 (zh)
JP (1) JP5297992B2 (zh)
CN (2) CN104253101B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543909A (zh) * 2012-03-01 2012-07-04 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110287A (ja) * 2011-11-22 2013-06-06 Yazaki Corp 電子部品モジュール
KR20160066311A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167719A (ja) * 1990-10-30 1992-06-15 Omron Corp データキャリア
JPH08195579A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd プリント基板用搬送パレット
JP2004295172A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置
JP2006108496A (ja) * 2004-10-07 2006-04-20 Hitachi Maxell Ltd 半導体装置
JP2007133630A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd カード型情報装置およびその製造方法
CN101159038A (zh) * 2006-09-29 2008-04-09 株式会社瑞萨科技 存储卡及其制造方法
US20080093720A1 (en) * 1999-08-04 2008-04-24 Super Talent Electronics, Inc. Single Chip USB Packages With Contact-Pins Cover

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204292A (ja) * 1995-01-26 1996-08-09 Tokin Corp 電子部品の実装基板、実装治具及びその実装方法
JP3378435B2 (ja) * 1995-09-29 2003-02-17 株式会社東芝 超高周波帯無線通信装置
US5952040A (en) * 1996-10-11 1999-09-14 Nanomaterials Research Corporation Passive electronic components from nano-precision engineered materials
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
KR200291282Y1 (ko) * 1999-04-14 2002-10-14 앰코 테크놀로지 코리아 주식회사 반도체패키지용 인쇄회로기판
US7466556B2 (en) * 1999-08-04 2008-12-16 Super Talent Electronics, Inc. Single chip USB packages with swivel cover
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3377786B2 (ja) 2000-06-21 2003-02-17 日立マクセル株式会社 半導体チップ
JP2003036427A (ja) * 2001-03-02 2003-02-07 Sony Corp 半導体集積回路装置、携帯端末装置、および決済方法
US6639309B2 (en) * 2002-03-28 2003-10-28 Sandisk Corporation Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board
US6665201B1 (en) * 2002-07-24 2003-12-16 Hewlett-Packard Development Company, L.P. Direct connect solid-state storage device
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US6854984B1 (en) * 2003-09-11 2005-02-15 Super Talent Electronics, Inc. Slim USB connector with spring-engaging depressions, stabilizing dividers and wider end rails for flash-memory drive
US7476105B2 (en) * 2004-08-06 2009-01-13 Super Talent Electronics, Inc. Super-digital (SD) flash card with asymmetric circuit board and mechanical switch
JP2006350541A (ja) 2005-06-14 2006-12-28 Hitachi Maxell Ltd 非接触通信担体
JP2009513098A (ja) * 2005-10-21 2009-03-26 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド 無線デバイスにおいて電力を受信および管理するためのシステムおよび方法
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
JP2007213212A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp Ｉｃカードおよびその製造方法
US20070187822A1 (en) * 2006-02-14 2007-08-16 Yi-Cheng Chen Patterned gold bump structure for semiconductor chip
US7652892B2 (en) * 2006-03-03 2010-01-26 Kingston Technology Corporation Waterproof USB drives and method of making
JP5006640B2 (ja) 2006-12-22 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
JP5115144B2 (ja) 2007-10-22 2013-01-09 株式会社デンソー 電子装置
JPWO2009113373A1 (ja) * 2008-03-13 2011-07-21 日本電気株式会社 半導体装置
US20100237462A1 (en) * 2009-03-18 2010-09-23 Benjamin Beker Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167719A (ja) * 1990-10-30 1992-06-15 Omron Corp データキャリア
JPH08195579A (ja) * 1995-01-17 1996-07-30 Nippondenso Co Ltd プリント基板用搬送パレット
US20080093720A1 (en) * 1999-08-04 2008-04-24 Super Talent Electronics, Inc. Single Chip USB Packages With Contact-Pins Cover
JP2004295172A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置
JP2006108496A (ja) * 2004-10-07 2006-04-20 Hitachi Maxell Ltd 半導体装置
JP2007133630A (ja) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd カード型情報装置およびその製造方法
CN101159038A (zh) * 2006-09-29 2008-04-09 株式会社瑞萨科技 存储卡及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543909A (zh) * 2012-03-01 2012-07-04 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
CN102543909B (zh) * 2012-03-01 2016-08-17 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法

Also Published As

Publication number Publication date
CN102130103B (zh) 2014-10-01
US9666659B2 (en) 2017-05-30
JP2011128719A (ja) 2011-06-30
US8705238B2 (en) 2014-04-22
CN104253101B (zh) 2017-06-09
US20110141681A1 (en) 2011-06-16
US20140191363A1 (en) 2014-07-10
JP5297992B2 (ja) 2013-09-25
CN104253101A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
US10685275B2 (en) Method for fabricating a smart card device
CN102130103B (zh) 外部存储装置和制造外部存储装置的方法
US20150129665A1 (en) Connection bridges for dual interface transponder chip modules
US11630981B2 (en) Connection bridges for dual interface transponder chip modules
WO2015071086A1 (en) Connection bridges for dual interface transponder chip modules
KR20180124052A (ko) 칩 카드들 및 칩 카드 안테나 지지체들의 제조 방법들
JP5040371B2 (ja) 非接触型データキャリア装置
JP4929930B2 (ja) アンテナシート、ｉｃインレット及び情報記録媒体
KR100987215B1 (ko) 스마트 카드 제조방법
JP5748886B2 (ja) 外部記憶装置
WO2017038684A1 (ja) 積層体、カード
JP2023017659A (ja) デュアルインターフェースカードおよびその製造方法
CA2940186C (en) Card having an electronic component disposed in an embossing region and corresponding method of manufacture
JP2013175233A (ja) 外部記憶装置
JP2023028239A (ja) デュアルインターフェースカードおよびその製造方法
JP2024016768A (ja) Ｉｃカード
JP2012063989A (ja) Ｉｃモジュール及びｉｃカード
JP2021018516A (ja) Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
JP2013077245A (ja) Ｉｃカード
JP2013206122A (ja) Ｉｃモジュールとこれを搭載したｉｃカード
JP2005293144A (ja) 半導体メモリカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141001

Termination date: 20201215

CF01 Termination of patent right due to non-payment of annual fee