JP2013026411A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013026411A
JP2013026411A JP2011159251A JP2011159251A JP2013026411A JP 2013026411 A JP2013026411 A JP 2013026411A JP 2011159251 A JP2011159251 A JP 2011159251A JP 2011159251 A JP2011159251 A JP 2011159251A JP 2013026411 A JP2013026411 A JP 2013026411A
Authority
JP
Japan
Prior art keywords
resin
lead frame
resin sheet
lead
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011159251A
Other languages
English (en)
Inventor
Shigeru Fujii
茂 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2011159251A priority Critical patent/JP2013026411A/ja
Publication of JP2013026411A publication Critical patent/JP2013026411A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】従来の半導体装置の製造方法では、製造工程上にのみ用いる粘着シートを用いていたため、製造コストを低減し難いという問題があった。
【解決手段】本発明の半導体装置の製造方法では、リードフレーム２の裏面に樹脂シート１を貼り合せた後、ダイボンディング工程、ワイヤーボンディング工程、樹脂モールド工程、樹脂パッケージの個片化工程を行う。そして、樹脂シート１は、樹脂モールドされた樹脂と一体化し、樹脂パッケージの一部として用いられる。この製造方法により、樹脂シート１は破棄されることはなく、製造コストが低減され、また、樹脂パッケージの薄型化も実現される。
【選択図】図１

Description

本発明は、樹脂シートをパッケージの一部として用い、パッケージの薄型化や小型化を実現する半導体装置の製造方法に関する。
従来の半導体装置の製造方法一実施例として、下記の製造方法が知られている。
図７（Ａ）に示す如く、電気的絶縁性を有するベースフィルム３１上に剥離可能に金属層３２が設けられた転写フィルム３３を準備し、例えば、エッチングにより、その金属層３２をパターニングし、ダイボンド部３４と回路パターン３５を形成する。
図７（Ｂ）に示す如く、ダイボンド部３４に金メッキ等を施し、ダイボンド部３４に半導体チップ３６を接合した後、半導体チップ３６と回路パターン３５とをボンディングワイヤー３７にて電気的に接続する。尚、所望の回路パターン３５には、適宜、回路部品３８を接合する。
図７（Ｃ）に示す如く、金属層３２が配置されたベースフィルム３１の片面側を樹脂により封止し、半導体チップ３６、ボンディングワイヤー３７、回路パターン３５等を一体に被覆する封止樹脂３９を形成する。
図７（Ｄ）に示す如く、封止樹脂３９からベースフィルム３１を剥離することで、半導体装置４０が完成する。そして、半導体装置４０は、封止樹脂３９の裏面側からダイボンド部３４及び回路パターン３５が露出した状態にて、電子機器等に実装して用いられる。
一方、図７（Ｅ）に示す如く、封止樹脂３９の裏面側に保護コーティング４１を施し、回路パターン３５の一部のみが保護コーティング４１から露出し、その露出領域を外部接続用の端子部４２として用いる場合でも良い（例えば、特許文献１参照。）。
また、前述した半導体装置の製造方法と同様に、ベースフィルム上に剥離可能に金属層が設けられた転写フィルムを用いた製造方法が知られている（例えば、特許文献２参照。）。
特開平３−９９４５６号公報（第５−７頁、第１−３図） 特開平３−９４４６０号公報（第５−７頁、第１−３図）
前述した半導体装置の製造方法では、図７（Ｄ）に示す如く、半導体装置４０の小型化や薄型化を実現するため、転写フィルム３３を用い、封止樹脂３９を形成した後に、ベースフィルム３１を封止樹脂３９から剥離することで、半導体装置４０の薄型化を実現している。この製造方法により、ベースフィルム３１は、製造工程上において用いられるのみであり、材料コストを低減し難いという問題がある。
更に、前述した製造方法により形成される半導体装置４０は、封止樹脂３９の裏面側からダイパッド部３４及び回路パターン３５が露出した状態にて、電子機器等に実装されるため、ダイパッド部３４等の絶縁性が得られないため、基板設計上の制約が発生するという問題がある。
更に、ダイパッド部３４等が封止樹脂３９から露出しているため耐湿性も確保し難く、製品信頼性も得られ難いという問題がある。また、ダイパッド部３４等が封止樹脂３９から露出するため、封止樹脂３９とダイパッド部３４等との密着領域が少なく、密着性が悪い構造となる。そして、半導体チップ３６等から発生する熱により、半導体装置４０が、熱膨張と熱収縮とを繰り返すことで、ダイパッド部３４等が封止樹脂３９から抜け落ち易くなるという問題もある。
一方、前述した封止樹脂３９裏面側の絶縁性や耐湿性等の製品信頼性の問題を解決するために、図７（Ｅ）に示す如く、封止樹脂３９の裏面側に保護コーティング４１を形成し、対処することも可能である。
しかしながら、封止樹脂３９の裏面側では、封止樹脂３９、ダイパッド部３４（回路パターン３５）及び保護コーティング４１を構成する材料の熱膨張係数がそれぞれ異なるため、前述した熱膨張と熱収縮との繰り返しにより、それぞれの境界領域から剥離し易く、耐湿性等の製品信頼性が得られ難いという問題がある。そして、保護コーティング４１でなく、封止樹脂３９によりダイパッド部３４等を完全に被覆することで、前述した問題を解決することも可能である。この場合、半導体装置４０の薄膜化を実現するためには、ダイパッド部３４等の裏面側の樹脂厚みを薄くする必要があり、その裏面側への樹脂注入が難しく、未充填領域が発生し易くなるという新たな問題が発生する。
前述した各事情に鑑みて成されたものであり、本発明の半導体装置の製造方法は、樹脂シート上にリードフレームを貼り合わせ、前記リードフレームのアイランド上面に半導体素子を固着し、前記半導体素子と前記アイランドの周囲に配置された前記リードフレームのリードとを電気的に接続する工程と、前記リードフレームを樹脂封止金型内に配置し、前記アイランド、前記リード及び前記半導体素子を被覆するように、前記樹脂封止金型内に樹脂を注入し、少なくとも前記樹脂と前記樹脂シートの一部とが一体となる樹脂パッケージを形成する工程と、前記リードの一部が露出するように前記樹脂シートの一部を除去した後、前記樹脂シートを貼り合せた状態にて前記樹脂パッケージを前記リードフレームから切断する工程とを有することを特徴とする。
本発明では、リードフレームに貼り合わされた樹脂シートが、樹脂パッケージの一部として用いられることで、製造コストが低減される。
また、本発明では、樹脂シートがアイランド等の裏面側を被覆することで、未充填領域の発生を防止し、樹脂パッケージの薄型化が実現される。
また、本発明では、樹脂系の除去に優れるＣＯ２レーザーを用いることで、リードへのダメージを大幅に低減できる。
また、本発明では、樹脂シートと樹脂モールドされた樹脂とが一体化し、その組成も近似することで、熱応力により重合領域での剥離が発生し難く、耐湿性が向上される。
また、本発明では、樹脂シートを用いることで、アイランド等と樹脂パッケージとの密着領域が増大し、アイランド等が樹脂パッケージから抜け落ちることが防止される。
また、本発明では、樹脂シートを除去した後に、露出するリードにメッキ層を形成することで、実装領域の目視確認も可能となり、実装信頼性が向上される。
本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）平面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）斜視図、（Ｂ）断面図、（Ｃ）断面図である。 従来の実施の形態における半導体装置の製造方法を説明するための（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図、（Ｅ）断面図である。
以下に、本発明の半導体装置の製造方法について説明する。図１（Ａ）及び（Ｂ）は、樹脂シート上にリードフレームを貼り合わせる工程を説明する図である。図２（Ａ）は、リードフレーム上に半導体素子を固着する工程を説明する図である。図２（Ｂ）は、半導体素子とリードフレームとを金属細線にて接続する工程を説明する図である。図３、図４（Ａ）及び（Ｂ）は、樹脂モールド工程を説明する図である。図５は、樹脂シートをレーザー除去する工程を説明する図である。図６（Ａ）〜（Ｃ）は、樹脂パッケージをリードフレームから個片化する工程及びその樹脂パッケージを説明する図である。
先ず、図１（Ａ）に示す如く、樹脂シート１及びリードフレーム２を準備する。樹脂シート１は、リードフレーム２から樹脂パッケージを個片化した後も樹脂パッケージの一部としても用いられるため、例えば、エポキシ樹脂等の熱硬化性樹脂から構成される。そして、樹脂シート１の厚みは、例えば、３０μｍである。尚、樹脂シート１には、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）等の無機フィラーが含有される場合でも良く、この場合には、樹脂シート１からの放熱性が向上される。
次に、リードフレーム２は、例えば、銅を主材料とするものが用いられるが、Ｆｅを主材料とする場合でも良く、リードフレーム２の厚みは、例えば、２００μｍである。そして、リードフレーム２には、一点鎖線で示すように、複数の搭載部３が形成され、搭載部３は、例えば、リードフレーム２の長手方向（紙面Ｘ軸方向）へと複数配置される。図示したように、搭載部３は、主に、アイランド４と、アイランド４の周囲に配置された複数のリード５と、アイランド４を支持する吊りリード６とから構成される。リード５が、リードフレーム２の枠体７、８と連結することで、リード５はリードフレーム２に支持される。同様に、吊りリード６が、リードフレーム２の枠体７、８と連結することで、アイランド４はリードフレーム２に支持される。尚、リードフレーム２の長手方向には、その上下端部領域にインデックス孔９が設けられ、各工程での位置決めに用いられる。
次に、図１（Ｂ）に示す如く、樹脂シート１上面にリードフレーム２を貼り合わせる。図１（Ｂ）は、図１（Ａ）のＡ−Ａ線方向の断面図である。尚、樹脂シート１上面にリードフレーム２を貼り合せた状態のものを準備する場合でも良い。
前述したように、樹脂シート１は、エポキシ樹脂等により構成され、半硬化（Ｂステージ）状態である。そして、樹脂シート１をリードフレーム２形状に切断し、樹脂シート１上面にリードフレーム２を位置合わせして配置した後、リードフレーム２上からローラー等を用いて押圧することで、リードフレーム２は、樹脂シート１上面に貼り合わされる。この貼り合わせ状態では、樹脂シート１とリードフレーム２とは仮固定の状態であり、樹脂モールド工程にて樹脂シート１の一部が溶融し、両者は密着して固定される。また、樹脂シート１は、半硬化状態のため、加工性に優れ、切断時にクッラク等は入り難いが、仮に、クラック等が入った場合でも、樹脂モールド工程時に軟化再溶融することで、クラック等が、樹脂パッケージに残存することが防止される。
次に、図２（Ａ）に示す如く、樹脂シート１が貼り合わされたリードフレーム２を、例えば、加熱機構が組み込まれたダイボンド装置の載置台（図示せず）上に配置する。そして、載置台上にて搭載部３（図１（Ａ）参照）毎にクランパー（図示せず）にて固定し、アイランド４上に接着材１０を用いて半導体素子１１を固着する。
次に、図２（Ｂ）に示す如く、樹脂シート１が貼り合わされ、半導体素子１１が固着されたリードフレーム２をワイヤーボンディング装置の載置台（図示せず）上に配置する。そして、半導体素子１１の電極パッド（図示せず）とリード５とを金属細線１２にて電気的に接続する。
次に、図３に示す如く、樹脂封止金型１３内に樹脂シート１が貼り合わされたリードフレーム２を配置し、樹脂封止金型１３のキャビティ１４内へ樹脂を注入し、樹脂パッケージを形成する。
具体的には、下金型１５の上面に樹脂シート１が当接するように、樹脂封止金型１３内にリードフレーム２を配置する。そして、リードフレーム２の各搭載部３は個別に樹脂モールドされるため、各搭載部３間に位置する樹脂シート１及びリードフレーム２を上金型１６及び下金型１５により挟持する。ここで、樹脂シート１は、リードフレーム２よりも少し小さい形状に切断され、複数の搭載部３の配置領域を囲むように配置されたリードフレーム２の枠体７には、樹脂シート１が貼り合わされていない領域がある。そして、樹脂封止金型１３は、この樹脂シート１が貼り合わされていない領域を上金型１６及び下金型１５により挟持することで、リードフレーム２全体をしっかりと固定することができる。前述したように、樹脂シート１は、半硬化状態であり、樹脂モールド時の高温状態によりその一部が再溶融するからである。
そして、樹脂封止金型１３にはヒータ機構（図示せず）が装備され、樹脂封止金型１３は、そのヒータ機構により、少なくとも樹脂シート１の一部が溶融して加熱硬化する温度（例えば１７０℃以上）まで加熱される。そして、キャビティ１４内に樹脂シート１及びリードフレーム２を位置固定した後、樹脂封止金型１３を加熱することで、時間の経過と共に樹脂シート１の一部は溶融して軟化する。この状態にて、トランスファーモールドにより、キャビティ１４内にエポキシ樹脂等、樹脂シート１を構成する樹脂と同じ熱硬化性樹脂、あるいは、組成の近い熱硬化性樹脂を注入する。
この製造方法により、図４（Ａ）及び（Ｂ）に示す如く、リードフレーム２には、搭載部３毎に樹脂パッケージ１７が形成される。そして、キャビティ１４内に注入された熱硬化性樹脂は、アイランド４等のリードフレーム２の表面側を被覆しつつ、アイランド４とリード５間等のリードフレーム２のパターン間の隙間も充填する。そして、熱硬化性樹脂と樹脂シート１とは、そのパターン間の隙間にて重合しながら硬化することで、両樹脂の一体化が高められ、この重合領域での耐湿性が確保される。尚、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ線方向の断面図である。
また、アイランド４やリード５、吊りリード６の裏面には、予め、樹脂シート１が配置されることで、アイランド４やリード５、吊りリード６の裏面側に樹脂を廻り込ませる必要がなく、樹脂パッケージ１７での未充填領域の発生を防止できる。そして、樹脂パッケージ１７のアイランド４等の裏面側の厚みは、樹脂シート１の厚みとなることで、樹脂パッケージ１７の薄型化が実現される。また、樹脂シート１により樹脂パッケージ１７裏面の絶縁性も実現されることで、基板設計上の自由度が向上される。
次に、図５（Ａ）に示す如く、樹脂シート１の一部をレーザー除去し、樹脂シート１の除去領域から、外部端子として用いるリード５及び吊りリード６の一部を露出させる。尚、樹脂シート１は、砂状のハッチングにて示す。
前述したように、リードフレーム２の搭載部３の裏面側には、その全面に樹脂シート１が貼り合わされているため、樹脂パッケージ１７の裏面側には、リードフレーム２が露出していない。そこで、レーザー照射装置として、例えば、ＣＯ２レーザーを準備し、リードフレーム２裏面側からレーザー加工を行う。ＣＯ２レーザーは、主に、熱加工となるため樹脂系の材料の除去に適しているため、リードフレーム２にも照射されるが、リードフレーム２へのダメージを最小限に抑えることができる。
図示の如く、一点鎖線は樹脂パッケージ１７を示すが、外部端子として用いられるリード５及び吊りリード６の一部が、樹脂パッケージ１７の裏面側から露出するように、リード５及び吊りリード６上の樹脂シート１を除去する。前述したように、ＣＯ２レーザーを用いることで、リード５及び吊りリード６は除去されない。
次に、前述したように、樹脂パッケージ１７は、搭載部３毎に個別に樹脂モールドされるため、樹脂パッケージ１７の外周囲には、若干、薄い樹脂ばりは発生するが、樹脂シート１のみが存在する状態となる。そこで、ＣＯ２レーザーを用い、樹脂パッケージ１７の外形に沿って一環状に樹脂シート２を除去することで、図示したように、樹脂パッケージ１７の外形には、リード５及び吊りリード６が露出した状態となる。
尚、リード５間やリード５と吊りリード６間等のリードフレーム２のパターン間の隙間に硬化した樹脂も、樹脂パッケージ１７の外形に沿って同時にレーザー除去される。
次に、図５（Ｂ）は、図５（Ａ）のＣ−Ｃ線方向の断面図を示すが、リード５及び吊りリード６は、主に、樹脂パッケージ１７の裏面側（実装面側）に露出し、その先端側が、若干、樹脂パッケージ１７の側面から導出する。その導出領域は、リードフレーム２から樹脂パッケージ１７を切断する工程での支持領域として用いられる。尚、実装領域として用いられるリード５及び吊りリード６の長さは、リード５及び吊りリード６と樹脂パッケージ１７との密着強度と、樹脂パッケージ１７を実装基板上に実装した際の実装強度とが比較考慮され、適宜、設計変更が可能である。
次に、図６（Ａ）に示す如く、樹脂パッケージ１７から露出するリード５及び吊りリード６表面にメッキ層１８を形成した後、リードフレーム２から樹脂パッケージ１７を切断する。
先ず、複数の樹脂パッケージ１７が形成されているリードフレーム２（図５（Ａ）参照）をメッキ液内に浸漬し、樹脂シート１から露出するリード５及び吊りリード６表面にＳｎメッキやＳｎ−ＢｉメッキやＰｄメッキ等のメッキ層１８を形成する。
図６（Ｂ）は、図６（Ａ）のＤ−Ｄ線方向の断面図を示すが、リード５及び吊りリード６の裏面は、樹脂シート１の厚み（例えば、３０μｍ）だけ、樹脂パッケージ１７の裏面側から窪んだ状態である。そこで、樹脂シート１を除去した後に、露出したリード５及び吊りリード６に対してメッキ層１８を形成することで、メッキ層１８の厚み分だけリード５及び吊りリード６の実装面を樹脂パッケージ１７の裏面側（実装面側）へ近づけることができる。例えば、メッキ層１８を３０μｍ程度形成することで、前述した窪み領域が埋められ、リード５及び吊りリード６の実装面が、実質、樹脂パッケージ１７の裏面と同じ面まで配置される。この構造により、リード５及び吊りリード６自体は、樹脂シート１の窪んだ領域内に配置されるが、メッキ層１８の存在により、実装時の目視確認も可能となり、実装信頼性も向上される。尚、実装信頼性の得られる構造であれば、メッキ層１８の膜厚は、適宜、設計変更が可能である。
次に、樹脂シート１を剥がすことなく、メッキ層１８が形成されたリードフレーム２をパンチ用の台座（図示せず）上に配置し、樹脂パッケージ１７の側面近傍に導出するリード５及び吊りリード６上面を支持部材（図示せず）で固定する。そして、リード５及び吊りリード６をパンチ（図示せず）にて切断することで、樹脂パッケージ１７がリードフレーム２から分離切断され、半導体装置１９が完成する。
前述したように、樹脂シート１は、樹脂パッケージ１７の一部として用いられることで、製造工程用の粘着シートを用いる必要がなく、製造コストが低減される。また、樹脂シート１を用いることで、アイランド４やリード５、吊りリード６と樹脂パッケージ１７との密着領域が増大し、アイランド４等が樹脂パッケージ１７から抜け落ち難い構造が実現される。更に、樹脂シート１と樹脂モールドされた樹脂とは、その組成が近いものが用いられ、一体化することで、樹脂パッケージ１７の熱膨張、熱収縮の繰り返しにより、耐湿性が悪化することが防止される。尚、リード５及び吊りリード６は、樹脂パッケージ１７の側面から、例えば、０．２ｍｍ程度導出した形状となる。
尚、本実施の形態では、樹脂パッケージ１７が、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）型パッケージとして成形される場合について説明したが、この場合に限定するものではない。例えば、図６（Ｃ）に示す如く、リード２０が、樹脂パッケージ２１の側面から導出し、その導出したリード２０が、ガルウイング形状に加工され、外部端子として用いられる場合でも良い。
また、図示していないが、同様に、樹脂シートを用いたＭＡＰ（Ｍａｔｒｉｘ Ａｒｒａｙ Ｐａｃｋａｇｉｎｇ ｍｅｔｏｄ）方式の樹脂パッケージも成形することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
１ 樹脂シート
２ リードフレーム
３ 搭載部
４ アイランド
５ リード
６ 吊りリード
７ 枠体
１１ 半導体素子
１３ 樹脂封止金型
１７ 樹脂パッケージ
１８ メッキ層

Claims (5)

  1. 樹脂シート上にリードフレームを貼り合わせ、前記リードフレームのアイランド上面に半導体素子を固着し、前記半導体素子と前記アイランドの周囲に配置された前記リードフレームのリードとを電気的に接続する工程と、
    前記リードフレームを樹脂封止金型内に配置し、前記アイランド、前記リード及び前記半導体素子を被覆するように、前記樹脂封止金型内に樹脂を注入し、少なくとも前記樹脂と前記樹脂シートの一部とが一体となる樹脂パッケージを形成する工程と、
    前記リードの一部が露出するように前記樹脂シートの一部を除去した後、前記樹脂シートを貼り合せた状態にて前記樹脂パッケージを前記リードフレームから切断する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記樹脂シートを除去する工程では、実装領域として用いる前記リードのみを前記除去領域から露出させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂シートは、ＣＯ２レーザー照射により除去することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記樹脂パッケージを形成する工程では、前記樹脂は、前記リードフレーム上面及び前記リードフレームのパターン間の隙間に充填され、前記樹脂と前記樹脂シートとは、前記リードフレームのパターン間の隙間にて重合し、一体化することを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記樹脂シートを除去した後、前記除去領域から露出する前記リードにメッキ層を形成する工程を有することを特徴とする請求項２から請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2011159251A 2011-07-20 2011-07-20 半導体装置の製造方法 Withdrawn JP2013026411A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011159251A JP2013026411A (ja) 2011-07-20 2011-07-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159251A JP2013026411A (ja) 2011-07-20 2011-07-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013026411A true JP2013026411A (ja) 2013-02-04

Family

ID=47784402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159251A Withdrawn JP2013026411A (ja) 2011-07-20 2011-07-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013026411A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046578A (ja) * 2013-07-31 2015-03-12 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046578A (ja) * 2013-07-31 2015-03-12 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US10366945B2 (en) 2013-07-31 2019-07-30 Nichia Corporation Lead frame, lead frame with resin attached thereto, resin package, light emitting device, and method for manufacturing resin package

Similar Documents

Publication Publication Date Title
JPH0794553A (ja) 半導体装置およびその製造方法
WO2016166834A1 (ja) 半導体装置
US20180122728A1 (en) Semiconductor packages and methods for forming same
JP2013258348A (ja) 半導体装置の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP3522177B2 (ja) 半導体装置の製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP2002093982A (ja) 半導体装置及びその製造方法
JP2013026411A (ja) 半導体装置の製造方法
JPH11251504A (ja) 電子部品及びその製造方法
JP5056429B2 (ja) 半導体装置の製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP5233338B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2004015015A (ja) 半導体装置及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2009289926A (ja) 電子部品装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130927

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007