JPS58196035A - 半導体素子の電極形成方法 - Google Patents
半導体素子の電極形成方法Info
- Publication number
- JPS58196035A JPS58196035A JP57078940A JP7894082A JPS58196035A JP S58196035 A JPS58196035 A JP S58196035A JP 57078940 A JP57078940 A JP 57078940A JP 7894082 A JP7894082 A JP 7894082A JP S58196035 A JPS58196035 A JP S58196035A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lead
- film
- insulating film
- out part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフィルムキャリア方式等に用いる半導体素子の
電極形成方法に関するものである。
電極形成方法に関するものである。
従来、フィルムキャリア方式等で用いらｎる半導体素子
の電極（通常、突起電極と称す）の形成方法は次のよう
なものである。すなわち、半導体素子の酸化膜上に社等
により金属配線層及び前記金属配線層から延在した電極
導出部を形成せしめその上に保護膜としての絶縁膜（例
えば５ｉ０２ 。
の電極（通常、突起電極と称す）の形成方法は次のよう
なものである。すなわち、半導体素子の酸化膜上に社等
により金属配線層及び前記金属配線層から延在した電極
導出部を形成せしめその上に保護膜としての絶縁膜（例
えば５ｉ０２ 。
Ｓｉ３Ｎ４ ）を形成した後、前記電極導出部上の前記
絶縁膜を開孔し電極導出部を露出する。その後前記電極
導出部を含む絶縁膜上全面にバリア層として金属膜を単
層あるいは複数層（例えばＯｒ −Ｃｕ 。
絶縁膜を開孔し電極導出部を露出する。その後前記電極
導出部を含む絶縁膜上全面にバリア層として金属膜を単
層あるいは複数層（例えばＯｒ −Ｃｕ 。
Ｔｉ −Ｐｔ 、 Ｔｉ−Ｐｄ等）被着形成した後、前
記電極導出部を含みその周辺まで開孔したレジスト膜を
フォトリソグラフィ技術により形成する。その後、前記
金属膜を電極としてレジスト膜から露出している電極導
出部及びその周辺の金属層にメノギ（通常人Ｕを使用）
膜を形成し突起電極を形成する。その後、フォトレジス
ト膜を除去した後突起電極及びその周辺部にフォトレジ
スト膜を形成し、不要となった金属膜部をエツチングし
た後、再度フォトレジスト膜を除去して突起電極形成分
終了する。第１図に、上述した半導体素子の電極形成方
法により形成さｎた突起電極の断面図を示した。
記電極導出部を含みその周辺まで開孔したレジスト膜を
フォトリソグラフィ技術により形成する。その後、前記
金属膜を電極としてレジスト膜から露出している電極導
出部及びその周辺の金属層にメノギ（通常人Ｕを使用）
膜を形成し突起電極を形成する。その後、フォトレジス
ト膜を除去した後突起電極及びその周辺部にフォトレジ
スト膜を形成し、不要となった金属膜部をエツチングし
た後、再度フォトレジスト膜を除去して突起電極形成分
終了する。第１図に、上述した半導体素子の電極形成方
法により形成さｎた突起電極の断面図を示した。
第１図に於いて、１は半導体基板、２は半導体基板１の
上に形成さｎた酸化膜、３は酸化膜２の上に被着形成さ
ｎたムｌ配線、４及び４′は開孔さｎた電極導出部、・
を除いた半導体素子上を被う絶縁膜、６は電極導出部及
びその周辺部に被着形成した金属膜、６は金属膜６上に
メッキ形成さｎた突起電極である。
上に形成さｎた酸化膜、３は酸化膜２の上に被着形成さ
ｎたムｌ配線、４及び４′は開孔さｎた電極導出部、・
を除いた半導体素子上を被う絶縁膜、６は電極導出部及
びその周辺部に被着形成した金属膜、６は金属膜６上に
メッキ形成さｎた突起電極である。
ところで、以上のような半導体素子の突起電極を形成す
る際、基板下地の構造上、あるいは、メッキの特性上、
突起電極の周辺が盛り上り、第１図に示すように中央部
が凹状になった突起電極６になる場合が多い。
る際、基板下地の構造上、あるいは、メッキの特性上、
突起電極の周辺が盛り上り、第１図に示すように中央部
が凹状になった突起電極６になる場合が多い。
第２図にフィルムキャリア方式のリードが第１図に示す
突起電極にボンディングさｎた状態を示した。ボンディ
ングの際、通常多く採用さｎているのはムｕ −Ｓｎの
共晶ボンディングであり、第２図に於いて、突起電極６
の素材がｈｕで、リード７の素材はＣｕリードにＳｎメ
ッキをしたものが用いらｎる。このようｆｉ Ａｎ−８
ｎ共晶ポンデイングの際、第１図の突起電極６のように
中央部が凹状になっていると第２図のボンディング状態
図のように周辺の盛り上った部分８，８′は強く共晶す
るが、中央部はリード部７と突起電極６０間に隔間が生
じて充分な共晶ができず、したがって金属突起電極とリ
ード間の全体的な接着強度が弱くなることになる。
突起電極にボンディングさｎた状態を示した。ボンディ
ングの際、通常多く採用さｎているのはムｕ −Ｓｎの
共晶ボンディングであり、第２図に於いて、突起電極６
の素材がｈｕで、リード７の素材はＣｕリードにＳｎメ
ッキをしたものが用いらｎる。このようｆｉ Ａｎ−８
ｎ共晶ポンデイングの際、第１図の突起電極６のように
中央部が凹状になっていると第２図のボンディング状態
図のように周辺の盛り上った部分８，８′は強く共晶す
るが、中央部はリード部７と突起電極６０間に隔間が生
じて充分な共晶ができず、したがって金属突起電極とリ
ード間の全体的な接着強度が弱くなることになる。
不発明は、上述のような従来技術の問題点を解消する目
的でなさ扛たもので、半導体素子の突起電極表面が凹凸
な面をもって形成さｎたことを特徴とする。
的でなさ扛たもので、半導体素子の突起電極表面が凹凸
な面をもって形成さｎたことを特徴とする。
以下、本発明の詳細な説明する。第３図（１Ｌ）〜（ｄ
）は本発明の一実施例の工程を示すものである。
）は本発明の一実施例の工程を示すものである。
即ち、第３図（＆）のように、半導体基板１の上に酸化
膜２を形成し、さらにその上にム１を被着し、フォトエ
ツチング法によりム１配線３を形成して半導体素子を作
製する。つづいて、半導体素子全面にＳｉＯ２，’Ｉ）
ルイＬｔｆ、、 ５ｉ５Ｎ４等ノ絶縁膜４ ｆｉ”
ＣＶＤ法あるいはスパッタ法等により形成した後、突起
電極を形成する位置の電極導出部上の絶縁膜を選択除去
して電極導出部９を開孔する。この時電極導出部９の任
意の一部分に絶縁膜１ｏを残して開孔する。次いで第３
図ｔｂ）のように電極導出部９を含む絶縁膜４．・４′
、及び１ｏ上に、金属膜６を被着形成する。次に第３図
（Ｃ）に示すようにフォトリソグラフィ技術により電極
導出部９及びその周辺を除いた領域をフォトレジスト膜
１１で被覆した後、金属膜６をメッキ用の電極としてフ
ォトレジスト膜１１から露出した領域にムＵメッキを施
し突起電極６としへものである。この時、突起電極６の
表面の形状は先に電極導出部９の一部分に残存せしめた
絶縁膜の厚み分だけ盛り上ジ、突起電極６の周辺部と合
わせて全体的に凹凸が形成さｎる。次いで第３図（（１
）に示す様に、【Ｃ）図の７オトレジスト膜１１を除去
した後、突起電極６及びその周辺部の金属膜５ｆ：フォ
トレジスト膜で被覆し、不要となった金属膜を選択エツ
チングし次いで、フｉ）レジスト膜も除去する。
膜２を形成し、さらにその上にム１を被着し、フォトエ
ツチング法によりム１配線３を形成して半導体素子を作
製する。つづいて、半導体素子全面にＳｉＯ２，’Ｉ）
ルイＬｔｆ、、 ５ｉ５Ｎ４等ノ絶縁膜４ ｆｉ”
ＣＶＤ法あるいはスパッタ法等により形成した後、突起
電極を形成する位置の電極導出部上の絶縁膜を選択除去
して電極導出部９を開孔する。この時電極導出部９の任
意の一部分に絶縁膜１ｏを残して開孔する。次いで第３
図ｔｂ）のように電極導出部９を含む絶縁膜４．・４′
、及び１ｏ上に、金属膜６を被着形成する。次に第３図
（Ｃ）に示すようにフォトリソグラフィ技術により電極
導出部９及びその周辺を除いた領域をフォトレジスト膜
１１で被覆した後、金属膜６をメッキ用の電極としてフ
ォトレジスト膜１１から露出した領域にムＵメッキを施
し突起電極６としへものである。この時、突起電極６の
表面の形状は先に電極導出部９の一部分に残存せしめた
絶縁膜の厚み分だけ盛り上ジ、突起電極６の周辺部と合
わせて全体的に凹凸が形成さｎる。次いで第３図（（１
）に示す様に、【Ｃ）図の７オトレジスト膜１１を除去
した後、突起電極６及びその周辺部の金属膜５ｆ：フォ
トレジスト膜で被覆し、不要となった金属膜を選択エツ
チングし次いで、フｉ）レジスト膜も除去する。
以上のような工程により形成さｎた第３図（ｄ）の突起
電極６においては突起電極６の表面上に複数の凹凸が形
成さｎているからＣｕ １７−ドと接合する領域が多く
なり％Ｃｕ リードと突起電極との耐着強度が増加する
ことになる。第２図の従来の例に示したようなボンディ
ングの際に発生する中央部の共晶不良状態が生じること
がなく、極めて強い接着強度をもつムｕ −ａｎの共晶
ボンディングが可能となった。尚、電極導出部９の任意
の一部分に残す絶縁膜１ｏは例えば第４図（！Ｌ）及び
（ｂ）に示すような形状を得る事が出来るが開孔部内の
残存させた絶縁膜の形状２寸法は任意に形成できるもの
であって、本発明は開孔部内の絶縁膜の形状９寸法にこ
だわるものでＦｆ、ない。
電極６においては突起電極６の表面上に複数の凹凸が形
成さｎているからＣｕ １７−ドと接合する領域が多く
なり％Ｃｕ リードと突起電極との耐着強度が増加する
ことになる。第２図の従来の例に示したようなボンディ
ングの際に発生する中央部の共晶不良状態が生じること
がなく、極めて強い接着強度をもつムｕ −ａｎの共晶
ボンディングが可能となった。尚、電極導出部９の任意
の一部分に残す絶縁膜１ｏは例えば第４図（！Ｌ）及び
（ｂ）に示すような形状を得る事が出来るが開孔部内の
残存させた絶縁膜の形状２寸法は任意に形成できるもの
であって、本発明は開孔部内の絶縁膜の形状９寸法にこ
だわるものでＦｆ、ない。
以上、詳述したごとく、本発明によｔば、従来行ってき
た突起電極の形成方法の工程と何ら変わることなく、た
だ単に、電極導出部上の絶縁膜上の開孔部の形成時のマ
スクパターンを電極導出部上の開孔部内の一部分に絶縁
膜を残存させるマスクパターンを用いるだけで、従来問
題となっていたボンディング時の突起電極とＣｕ リー
ドとの接着不良を解消することが可能となる。さらに劫
−８ｎ共晶ボンデイングにおいては、ボンディング時に
共晶物が流扛出して半導体素子の端部において電気的に
短絡を起こすという場合もあったが、突起電極の表面を
凹凸にすることにより、共晶物がＣｕリードと突起電極
との接合部の凹部に流ｎ込むことになり、前記した様な
事故も未然に防止できるものである。
た突起電極の形成方法の工程と何ら変わることなく、た
だ単に、電極導出部上の絶縁膜上の開孔部の形成時のマ
スクパターンを電極導出部上の開孔部内の一部分に絶縁
膜を残存させるマスクパターンを用いるだけで、従来問
題となっていたボンディング時の突起電極とＣｕ リー
ドとの接着不良を解消することが可能となる。さらに劫
−８ｎ共晶ボンデイングにおいては、ボンディング時に
共晶物が流扛出して半導体素子の端部において電気的に
短絡を起こすという場合もあったが、突起電極の表面を
凹凸にすることにより、共晶物がＣｕリードと突起電極
との接合部の凹部に流ｎ込むことになり、前記した様な
事故も未然に防止できるものである。
以上、不発明をムｎ−８ｎ共晶ボンディングを例にとっ
て説明したが、こ扛に限定さｎることなく、他の突起電
極例えば、半田、Ｃｕ、 五ｇ等でフィルムキャリア
方式で突起電極とリードとを接合する場合に使用できる
ものである。
て説明したが、こ扛に限定さｎることなく、他の突起電
極例えば、半田、Ｃｕ、 五ｇ等でフィルムキャリア
方式で突起電極とリードとを接合する場合に使用できる
ものである。
第１図は従来の半導体素子の突起電極形状の断面図、第
２図は第１図の半導体素子の突起電極にリードをボンデ
ィングした状態の断面図、第３図の（→〜（ｄ）は不発
明の一実施例にかかる半導体素子の突起電極形成方法を
示す断面図、第４図［ａ＞、 （ｂ）は不発明で用いた
電極導出部内の一部に絶縁膜を残した一実施例を示した
図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・ム１配線、４．４’・・・・・・絶縁膜、
５・・・・・・金属膜、６・・・・・・突起電極、７・
・・・・・リード、８，８′・・・・・・ムｕ −Ｓｎ
共晶部、９・・・・・・電極導出部、１０・・・・・・
絶縁膜、１１・・・・・・フォトレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 （ｂ）
２図は第１図の半導体素子の突起電極にリードをボンデ
ィングした状態の断面図、第３図の（→〜（ｄ）は不発
明の一実施例にかかる半導体素子の突起電極形成方法を
示す断面図、第４図［ａ＞、 （ｂ）は不発明で用いた
電極導出部内の一部に絶縁膜を残した一実施例を示した
図である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・ム１配線、４．４’・・・・・・絶縁膜、
５・・・・・・金属膜、６・・・・・・突起電極、７・
・・・・・リード、８，８′・・・・・・ムｕ −Ｓｎ
共晶部、９・・・・・・電極導出部、１０・・・・・・
絶縁膜、１１・・・・・・フォトレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第４
図 （ｂ）
Claims (1)
- 半導体素子上に金属配線層および前記金属配線層が延在
した電極導出部を形成する工程と、前記金属配線層およ
び前記電極導出部を含む半導体素子上に絶縁膜を形成す
る工程と、前記電極導出部上の絶縁膜に開孔し、前記電
極導出部を露出せしめる際、前記開孔部内の任意の部分
に前記絶縁膜を残存し開孔する工程と、前記電極導出部
を含む絶縁膜全面に金属膜を被着する工程と、前記金属
膜上に前記電極導出部を含む領域を開孔したフォトレジ
スト膜パターンを形成する工程と、前記金属膜を電極と
して、前記フォトレジスト膜から露出する金属膜に突起
電極を形成する工程と、前記フォトレジスト膜を除去し
た後、突起電極および突起電極周辺にフォトレジスト膜
を形成せしめ、前記金属膜をエツチングする工程とを具
備したことを特徴とする半導体素子の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078940A JPS58196035A (ja) | 1982-05-10 | 1982-05-10 | 半導体素子の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078940A JPS58196035A (ja) | 1982-05-10 | 1982-05-10 | 半導体素子の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196035A true JPS58196035A (ja) | 1983-11-15 |
Family
ID=13675874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078940A Pending JPS58196035A (ja) | 1982-05-10 | 1982-05-10 | 半導体素子の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233741A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1982
- 1982-05-10 JP JP57078940A patent/JPS58196035A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233741A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05198716A (ja) | リードフレームの製造方法 | |
| JPS58196035A (ja) | 半導体素子の電極形成方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| JPH05299420A (ja) | 半導体装置 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPS6235651A (ja) | バンプ電極の作成方法 | |
| JPS63272058A (ja) | 半導体装置の製造方法 | |
| JPH0395931A (ja) | 半導体装置及びその製造方法 | |
| JPH06140406A (ja) | バンプを備える半導体素子 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH0343780B2 (ja) |