JPS63272058A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 テープ・オートマティック・ボンディング（Ｔｎｐｅ　
Ａｕｔｏｓ＋ａｔｉｃ　Ｂｏｎｄｉｎｇ、　ＴＡＢ　）
方式のためのバンプを形成する場合に、バンプ形成レジ
ストがネガレジストであれば、不良品チップに金メッキ
をつけないようにしてコスト低減を図る方法で、ステッ
パーにより１チツプ毎に不良品チップのみ露光して金メ
ッキがつかないようにする。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特にＴＡＢ方式
に用いるバンプの形成方法の改良に関するものである。

〔従来の技術〕

第３図の従来例平面図を参照すると、半導体チップ３１
に形成された電極３２と配線３３の接続方法としては、
ワイヤボンディング法が用いられていた。

図示しないボンディング装置から配線３３を引き出し、
配線３３の端部を電極３２上に配置し、例えば超音波を
用いて図示しないウェッジで配線３３を電極３２上に接
着する。かかる方法の実施においては、ボンディング装
置のウェッジなどの寸法の関係から電極３２間には所定
の距離をとらなければならず、それが半導体チップ３１
の集積度を高める際の障害であった。

かかる問題を解決するために開発されたのが第４図に示
されるＴＡＢ方式で、半導体基板４１上に形成された例
えばアルミニウム（Ａｆ）の電極４２（この電極は第３
図の電極３２に相当する）上に作られた絶縁膜４３に窓
開けし、この開口部にバリアメタル４４を介して金（Ａ
ｕ）のバンプ４５が設けられている。バンプ４５とのコ
ンタクトをとるには、テープに貼り付けたインナーリー
ド４６をバンプ４５に熱圧着し、バンプ４５とインナー
リード４６とを接続する。この方法によると、バンプ４
５のピッチヲ１００μｍと小にすることができるだけで
なく、すべての電極４５とすべてのインナーリード４６
とを一時に接続することができる利点がある。

第４図に示すバンプ４５を作るには、第５図の断面図を
参照すると、半導体基板４１上に＾ｌの電極４２、絶縁
膜４３を作り、それに図示の如く窓開けをなした後に全
面にバリアメタル４４をスパッタまたは蒸着で形成し、
全面にレジスト４７を塗布しそれを図示の如くバターニ
ングし、次いで金をメッキしてバンプ４５を作る。この
レジスト４７の膜厚は３０μ階程度にする。

レジスト４７を３０μ−と膜厚大に形成する理由はレジ
ストを第６図に示す如（１，０μｍ程度に薄く作ると、
金のメッキにおいてメッキされる金が等友釣に拡がって
、きのこ状の形のものとなる。そうなると、横に拡がっ
た拡大部が高集積化の妨げとなるだけでなく、バンプの
幅ＷがバンプとＡＩ電極の接触部の幅Ｗ′よりも大きく
なりすぎ、バンプが不安定になってバンプと電極との間
の接触不良の原因となる。さらには、拡大部の存在によ
って、バンプと電極との接触状態を点検し難くなる問題
もある。そこで、レジストを厚くして第４図、５図に示
されるストレート・バンプと呼称される拡がることなく
直立したバンプを形成するようになった。なお前記した
バリアメタルには、Ａｊ！、Ａｕとの間の反応を防止し
、導電性が良く　（低抵抗の）、かつＡｊ！、Ａｕとの
密着性の良いパラジウム（Ｐｄ）チタン（Ｔｉ）などを
用いる。第５図のレジスト４７を除去し、金のバンプ４
５をマスクにしてバリアメタル４４をエツチングすると
、第４図に示される構造が得られる。

〔発明が解決しようとする問題点〕

前記したバンプ形成レジスト４７がネガレジストの場合
、マスクコンタクトアライナ−を使い１枚のマスクで露
光し、レジストを現像し、しかる後に金メッキを付ける
が、この方法では不良チップ部にも金メッキがなされる
。

第７図の平面図を参照すると、ウェハ５１のレジスト４
７をマスク（図示せず）を通して露光し現像した場合、
図に符号５２を付した不良チップ部においても、その１
つずつの電極について第５図に示される如くにレジスト
４７がパターニングされ、不良チップ部の１つずつの電
極上にバンプが形成される。なお、第７図において個々
のチップ部には第３図に示される如くに電極が形成され
、各電極の上にバンプが形成されるものであるが、図に
おいて電極は部分的に示される。なお、符号５３は良品
チップ部である。

その結果、不良チップ部の電極上に形成されたバンプの
金メッキは無駄なものとなり、不良チップ部の発生率に
応じて金メッキの浪費となり、半導体装置の製造歩留り
が低下する問題がある。

本発明はこのような点に鑑みて創作されたもので、不良
チップには金メッキがつけられず、金メッキの浪費を防
止する方法を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明第１実施例の断面図で、図中、１は半導
体基板（シリコンウェハ）１．２は電極、３は絶縁膜、
４は開口部、５はバリアメタル、６は導電膜、７はネガ
レジスト、８はマスクパターン、９は良品チップ部、１
０は不良品チップ部、１１はバンプ、１２はダイシング
部である。

本発明第１実施例においては、ネガレジスト７をウェハ
全体にわたって露光し、次いで、基板１に形成されたデ
バイスの一次試験の結果によって不良品チップ部１０と
判定された部分の上のレジストのみを選択的に露光し、
不良品チップ部１０の開口部１２にレジストを残し、そ
れによって不良品チップ部１０にはバンプ１１が形成さ
れないようにする。

〔作用〕

ネガレジストにおいては、露光された部分は現像後もそ
のまま残り、露光されなかった部分が現像において熔融
する。上記方法においては、第１回目の露光で開口部４
の部分はすべて露光されていないので、チップが良品で
も不良品でも開口部４の部分ではすべてレジストが溶融
してそこにバンプが金メッキで形成されるはずであるが
、不良品チップ部１０のみ再度選択的に露光するので、
不良品チップ部１０の開口部４にはレジストが残り、従
ってそこにバンプがメッキされることが防止される。

〔実施例〕

以下、図面を参照して本発明実施例を詳細に説明する。

先ず、第１図を参照し本発明の第１実施例を説明する。

第１図（ａ）に示される如く、半導体基板１　（シリコ
ンウェハ）上に従来技術の場合と同様に例えばＡＩの電
極２を形成し、全面に例えぼりん・シリケートガラス（
１’ＳＧ）の絶縁膜３（膜厚１〜２μｍ）を形成し、次
いで電極２のほぼ中央部分を露出する如く絶縁膜３に開
口部４を設ける。引続き基板１に形成されたデバイスの
一次試験を行う。

この試験で９は良品チップ部、１０は不良品チップ部と
判明したとする。

次いで、第１図（ｂｌに示される如く、バリアメタル５
としてＴｉを０．３μ閘、導電膜としてＰｄを０．３μ
ｍの厚さに蒸着、スパッタで被着し、その上にネガレジ
スト７　（例えば商品名０Ｐ−２なるネガレジストを３
０μｍの膜厚に塗布し、マスクコンタクトアライナ−（
例えば商品名ＰＬＡなるアライナ−）で１度にウェハ全
面にわたって露光する。マスクには開口部４をマスクす
るマスクパターン８が設けであるので図に符号７ａを付
した開口部４の上方部分は未露光部である。このまま現
像すると、未露光部７ａが溶融して良品チップ部９と不
良品チップ部１０の未露光部７ａが共に溶融することに
なる。

そこで、本発明第１実施例においては、前記したマスク
を用いる露光の後に、第１図（Ｃ）に示されル如＜ステ
ッパー（例えば商品名ＮＳＲまたはＦＰＡなるステッパ
ー）より一次試験の結果を入れて、不良品チップ部のみ
選択的に全面露光を行う。そあ結果、不良品チップ部１
０の未露光部７ａは露光され名。引続きレジストを現像
すると、良品チップ部９の開口部１３のみが開口され、
不良品チップ部１０の部分１４は開口されずレジストが
残る。

次いで、メッキを行うと、第１図（ｄ）に示される如く
不良品部１０では導電膜６がレジストによってマスクさ
れているのでその部分は通電することなく、金メッキが
付かず、良品チップ部９の部分にのみバンプ１１がメッ
キされる。

以下、レジストを除去し、バンプ１１をマスクに導電膜
６、バリアメタル５をエツチングしダイシング部１２に
沿ってダイシングをなし、ウェハを個々のチップに切断
する。

本発明の第２実施例は、前記第１実施例ではネガレジス
トを用いたのに対し、ポジレジストを使用する。

第２図は本発明第２実施例を示すものであるが先ず第２
図（ａｌに示される如く、半導体基板１上に＾Ｅ電極２
、絶縁Ｍ！１３を形成し、絶縁膜３に開口部４を形成し
、基板１に形成されたデバイスの一次試験を行い、良品
チップ部９と不良品チップ１０とを選別する。この工程
は第１実施例の場合と同様である。

次に、第２図（ｂｌに示される如く、Ｔｉのバリアメタ
ル５、Ｐｄの導電膜６を形成しくこの工程も第１実施例
の場合と同じである）、ポジレジスト１５（例えば商品
名０ＦＰＲ８００のレジスト）を３．０μ−の厚さに塗
布し、ステッパーによって開口部４の部分のみが透明に
なったマスク１６を用いて露光し現像すると、良品チッ
プ部９の露光された部分のみが溶融するから、良品チッ
プ部９の開口部１７のみが開口される。

次にバンプ形成用レジストとしてネガレジスト（ＯＰ−
２）　１Ｂを３０μ−の膜厚に形成し、マスクコンタク
トアライナ−により不良チップ部１０の開口部４および
前記の開口部１７を露光し引続き現像すると、第２図（
Ｃ）に示される如く、良品チップ部のみに電極１２に達
する開口部１７ができ、次いでメッキを行うと、良品チ
ップ部の開口部１７内のみにメッキが付いてバンプ１１
が形成される。

以下、第１実施例の場合と同様の工程でバンプが設けら
れたチップが得られる。

ここで第７図を参照すると、従来例では良品チップ部と
同様不良品チップ部５２においてもバンプが形成された
のであるが、第１．第２実施例においては、良品チップ
部５３にのみメッキが付いてバンプが作られるのである
。

上記した第２実施例で、ポジレジストを３．０μ−の膜
厚に塗布し、露光、現像をなし、しかる後に３０μｍネ
ガレジストを塗布しそれを露光、現像する工程を用いる
理由は、現在の技術では高感度のポジレジストが提供さ
れないからである。ボ　　□ジレジストに高感度のもの
が得られるようになれば第１実施例において、ポジレジ
ストのみ３０μｍの膜厚に塗布し、その後にステッパー
で良品チップ部のみ露光することが可能となる。

〔発明の効果〕

以上述べてきたように本発明によれば、ＴＡＢ方式に用
いるバンプの形成において、不良品チップ部にバンプが
形成されることが防止され、金の浪費が抑えられ半導体
装置製造歩留りの向上に有効である。

【図面の簡単な説明】

第１図は本発明第１実施例の断面図、 第２図は本発明第２実施例の断面図、 第３図は従来例電極配置の平面図、 第４図はＴＡＢ方式の断面図、 第５図はバンプの形成方法を示す断面図、第６図はきの
こ形バンプの断面図、 第７図は従来例の問題点を示す平面図である。 第１図と第２図において、 ｌは半導体基板、 ２は電極、 ３は絶縁膜 ４は開口部、 ５はバリアメタル、 ６は導電膜、 ７はネガレジスト、 ８はマスクパターン、 ９は良品チップ部、 １０は不良品チップ部、 １１はバンプ、 １２はダイシング部、 １３は開口部、 １４は開口されない部分、 １５はポジレジスト、 １６はマスク、 １７は開口部、 １８はネガレジストである。 代理人　　弁理士　　久木元　　　彰 復代理人　弁理士　　大　菅　義　之 鋒朗引腎以チ１（回国 第１図 鏝１＠ＩｔＰｋ［！、＋ｆＢΣ１ 第３図 ＴＡＢγ式゛め＠ｔＪ工 第４図 〜１ 本発明寮２焚狩ｄ１１耐眸釦巧 第２図 ハ゛〉７−肯り液力゛シムｙｃ／Ｆｔ町重■訂第５図 さζ二（クバ〉７翫能午置ｎ訂 第６図

Claims (2)

【特許請求の範囲】
1. （１）テープ・オートマティック・ボンディングに用い
   るバンプを形成するにおいて、 半導体基板（１）上に電極（２）を形成し、全面に絶縁
   膜（３）を形成して該絶縁膜に電極のほぼ中央部分を露
   出する開口部（４）を窓開けし、同基板（１）のチップ
   部の一次試験をなす工程、バリアメタル（５）、導電膜
   （６）を全面に形成し、その上にネガレジスト（７）を
   塗布し、開口部（４）の上方部分を未露光部（７ａ）と
   する露光を行う工程、前記一次試験の結果に基づき、不
   良チップ部（１０）の開口部（４）のみを選択的に露光
   する工程、 ネガレジスト（７）を現像し、良品チップ部（９）の開
   口部（１３）のみにメッキをつけてバンプ（１１）を形
   成することを特徴とする半導体装置の製造方法。
2. （２）前記した一次試験の後に全面にポジレジスト（１
   ５）を塗布し、該一次試験の結果に基づき良品チップ部
   （９）の開口部（４）の上方のみ露光し現像して開口部
   （１７）を形成する工程と、全面にネガレジスト（１８
   ）を塗布し、マスクを通して前記開口部（１７）および
   不良品チップ部（１０）の開口部（４）の上方を露光し
   、現像によって開口部（１７）の上方のみ開口し、該開
   口部（１７）内にのみメッキを付けてバンプ（１１）を
   形成する工程を含む特許請求の範囲第１項記載の方法。