JPH06140406A - バンプを備える半導体素子 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 半導体素子の外部端子を構成するバンプの浸
みだしを防止する点。 【構成】 配線層１０と他の配線層１５の間に位置する
絶縁物層１１に開口部１４とバンプ用孔部１３を形成
後、バリヤメタル層１６ならびにバンプ１７を設ける方
式を採って、バンプ成分の浸みだしによる弊害を防止す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体素子の外部端子
に係わり、特に、タブにより電気的接続を行う機種の外
部端子の改良に好適する。

【０００２】

【従来の技術】益々集積度が向上する半導体素子の組立
は、リ−ドフレ−ムを利用する方式と、例えばポリイミ
ド樹脂によるタブ方式に分けられる。後者にあっては、
いわゆるバンプを利用して多ピン端子の半導体素子を、
回路パタ−ンに組立てるもので、バンプが不可欠にな
り、代表的なバンプ構造を図１及び図４により説明す
る。

【０００３】図１は、バンプ１により配線層２と電気的
に接続する構造を断面図により明らかにしている。即ち
図示しない半導体素子と電気的に接続する配線層２を覆
って絶縁物層３を設け、配線層２に対応する絶縁物層３
例えばＰＳＧ（Phospho Silicate Glass) 部分をフォト
リソグラフィ技術を利用して除去し、露出する配線層３
及び絶縁物層３の露出部にバリヤメタル層４を形成す
る。この工程においてレジスト層５を被覆したバリヤメ
タル層４のパタ−ニング工程における断面図を図２に示
し、図３にはバンプ１の完成後の上面を明らかにしてお
り、図４は、レジスト層５によるバンプ１のパタ−ニン
グ工程を示した。

【０００４】

【発明が解決しようとする課題】図２は、絶縁物層３及
び配線層２の露出面にバリヤメタル層４を被覆後、バン
プ１を電解メッキ法により重ねて形成する際に、レジス
ト層５をマスクとして利用するが、レジスト層５とバリ
ヤメタル層４の密着性が悪くて、両者間にバンプ１が浸
みだすことがある。この状態を図３と図４に示した。即
ち、図３がバンプ１の上面図、図４が断面図であり、バ
ンプ１の構成金属である金の浸みだし層６が明瞭であ
る。一方半導体素子の集積度の増大ならびにチップサイ
ズ（ＣｈｉｐＳｉｚｅ）の縮小に伴って、外部端子のピ
ッチを小さくすることが求められている。

【０００５】しかし、レジスト層５とバリヤメタル層４
間にバンプ１の成分が浸みだすと、外部端子との間で短
絡事故が発生する。

【０００６】本発明は、このような事情により成された
もので、新規なバンプ構造を備える半導体素子を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】半導体素子を覆う絶縁物
層と，この絶縁物層に埋設し、前記半導体素子つと電気
的に接続する配線層と，前記絶縁物層部分を除去して露
出する配線層の表面部分と，この表面部分を覆って設け
るバリヤ層と，このバリヤ層に接して形成するバンプ
と，前記バンプに対応して前記絶縁物層に埋設する他の
配線層と，前記バンプ層及び他の配線層間に位置する配
線層部分と，この配線層部分に重ねる前記絶縁物層部分
に形成する開口部とに本発明に係わるバンプ構造を備え
る半導体素子の特徴がある。

【０００８】

【作用】配線層を覆った絶縁物層即ちパッシベイション
層ならびにこれに重ねたバリヤ層を貫通する開口部を設
置してバンプによる浸みだしを防止するが、開口部の設
置位置は、バンプ及び他の配線層間に位置する配線層部
分である。

【０００９】

【実施例】本発明に係わる実施例を図５乃至図７を参照
して説明する。図５は本発明により完成するバンプ付近
の上面図であり、その断面構造を図６に明らかにした。
このバンプは、いわゆるタブ方式によりマウントする半
導体素子の外部端子を構成する。

【００１０】図６に示すように、図示しない半導体素子
と電気的に接続する配線層１０を覆って絶縁物層１１を
設け、配線層１０に対応する絶縁物層１１例えばＰＳＧ
部分を例えばポジ型フォトレジスト１２（図６のポジ型
フォトレジスト１２はバンプの電解メッキ時に使用す
る）を利用するフォトリソグラフィ技術を利用してパタ
−ニング工程を行う。

【００１１】絶縁物層１１は、いわゆるパッシベイショ
ン(Passivation) 層として機能するものであり、この外
に窒化珪素と、ＰＳＧと窒化珪素の複合層も配線層１０
に重ねて形成してパッシベイション層として利用でき
る。

【００１２】配線層１０の幅即ち図６におけるａ−ｂ間
の距離は、９０μｍ〜１００μｍが一般的であり、前記
パタ−ニング工程によって配線層１０のａ−ｂ間に、ほ
ぼ３０μｍのバンプ用孔部１３と開口部１４を設置す
る。本実施例における開口部１４は、リング状に形成し
ているが、他の形成方法もある。

【００１３】即ち、絶縁物層１１に埋設しかつ半導体素
子に電気的に接続する配線層１０は、１方向に形成する
だけでなく、配線層１０に交差する方向に他の配線層１
５を形成する。従って開口部１４は、配線層１０と他の
配線層１５間に位置する絶縁物層１１部分に設けること
が必要になる。しかも両配線層１０、１５が互いに直交
する方向のみでなく、平行方向や交差する方向に形成す
る場合がある。

【００１４】このいずれの場合にも開口部１４は、配線
層１０と他の配線層１５間に位置する絶縁物層１１部分
に設ける。配線層１１ならびに他の配線層１５は、Alま
たはAl合金(Al-Si、Al-Si-Cu) を通常利用する。

【００１５】バンプ用孔部１３と開口部１４を形成して
露出した絶縁物層１１には、バリヤメタル層１６を形成
する。これは、Ti-Ni-Auの３層から成り、Tiが絶縁物層
１１に接し、Auが後述するバンプ１７を構成するAuと共
晶を形成して接続する。

【００１６】バリヤメタル層１６は、公知のスパッタリ
ング法か真空蒸着法により厚さ約１μｍに堆積してバン
プ１７と両配線層１４、１５間に生ずる恐れのある不都
合を防止する。

【００１７】バリヤメタル層１６の形成後バンプ１７を
電解メッキ法により析出し、その最上面の寸法は、４０
μｍ〜５０μｍとする。この電解メッキ法工程に先だっ
て、バンプ用孔部１３の開いた例えばポジ型フォトレジ
スト１２を被覆し、工程完了後除去して図７に示す断面
構造とする。フォトレジスト１２は、いわゆる孔開きパ
タ−ンだけでなく逆パタ−ン方式でも可能なことは勿論
である。

【００１８】このようなバンプ１７は、半導体素子の外
部端子として機能するものであり、半導体素子は、公知
のいわゆるタブ方式によりマウントする。

【００１９】図５は、前記のようにバンプ１７付近の上
面図であるが、バリヤメタル層１６用の窓１８を記載し
ている。また、図６と図７には、ポジ型フォトレジスト
１２を利用してバンプ１７を電解メッキする際に金の浸
みだし部１９が開口部１４によりとぎれていることが明
らかされており、本発明の効果を明瞭に示している。

【００２０】

【発明の効果】本発明に係わるバンプを備える半導体素
子では、バンプと配線層間に開口部を形成しているの
で、微小なピッチで形成したバンプからの浸みだしによ
る欠点を除去することができる。

【図面の簡単な説明】

【図１】従来のバンプの断面図である。

【図２】図１のバンプ形成工程におけるフォトレジスト
の難点を示す断面図である。

【図３】図３は、図１のバンプ付近の上面図である。

【図４】バンプ形成工程後のフォトレジスト除去前の断
面図である。

【図５】本発明に係わるバンプ付近の上面図である。

【図６】本発明に係わるバンプ形成工程直後の断面図で
ある。

【図７】本発明に係わるバンプ形成工程完了後の断面図
である。

【符号の説明】

１、１７：バンプ、 ２、１０、１５：配線層、 ３、１１：絶縁物層、 ４、１６：バリヤメタル層、 ５、１２：レジスト層、 １３：バンプ用孔部、 １４：開口部、 ６、１９：金の浸みだし部、

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体素子を覆う絶縁物層と，この絶縁
   物層に埋設し、前記半導体素子と電気的に接続する配線
   層と，前記絶縁物層部分を除去して露出する配線層の表
   面部分と，この表面部分を覆って設けるバリヤ層と，こ
   のバリヤ層に接して形成するバンプと，前記バンプ層に
   対応して前記絶縁物層に埋設する他の配線層と，前記バ
   ンプ層及び他の配線層間に位置する配線層部分と，この
   配線層部分に重ねる前記絶縁物層部分に形成する開口部
   とを具備することを特徴とするバンプを備える半導体素
   子