JPH023234A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH023234A
JPH023234A JP15049088A JP15049088A JPH023234A JP H023234 A JPH023234 A JP H023234A JP 15049088 A JP15049088 A JP 15049088A JP 15049088 A JP15049088 A JP 15049088A JP H023234 A JPH023234 A JP H023234A
Authority
JP
Japan
Prior art keywords
layer
power supply
wiring layer
wiring
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15049088A
Other languages
English (en)
Inventor
Takashi Matsuoka
敬 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15049088A priority Critical patent/JPH023234A/ja
Publication of JPH023234A publication Critical patent/JPH023234A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分計〕 この発明は、例えばGaAs半導体基板上にメッキ配線
を形成する場合の半導体装置の構造およびその製造方法
に関するものである。
〔従来の技術〕
第3図は従来のメッキ配線を有する半導体装置の製造工
程を示す断面図であり、図において、1は例えばGa人
人事半導体らなる基板、2は^U等の第1配線層、3a
、3bはフォトレジスト、4は電解メッキを成長させる
ために必要な給電層、5は電解メッキ法により成長形成
されたメッキ金属である。
次に第3図(a)〜(h)によって従来の製造工程を説
明する。まず第3図(a)に示すように基板1の上に第
1配線層2を形成した後、この上に第1のフォトレジス
ト3aにより給電層形成のためのパターンを形成する(
第3図(b))。そして、その全面に給電層4を形成し
く第3図(C))、さらにその上にフォトレジスト3b
によりメッキ成長のためのパターンを形成する(第3図
(d))。
次に、第3図(e)のようにフォトレジスト3bのパタ
ーンに沿って電解メッキ法により給電層4上にメッキ配
線5を成長させる。その後上層のフォトレジスト3bの
除去を行い(第3図(f) ) 、そして給電層4のエ
ツチング除去を行い(第3図(g))、最後に下層のフ
ォトレジスト3aの除去を行ってメッキ配線を有する半
導体装置(第3図(h))を得る。
なお、下層にフォトレジスト3aによりパターンを形成
したのは、第3図(芯)に示したように、給電層4をエ
ツチング除去させろ際に発生するダメージから基板1及
び第1層配線2を守るのに必要であるためである。
〔発明が解決しようとする課題〕
上記従来の半導体装置およびその製造方法によれば、メ
ッキ配!s5の下に給電層4が残った構造となり、その
部分で剥離等を起こしやすく信頼性に問題があった。ま
た第3図(g)に示した給電層4を除去する工程におい
て、サイドエッチの大きなウェットエツチング方法は適
用できず、サイドエッチの少ないイオンミリング法を用
いて除去を行っているが、その際基板1等へのダメージ
をなくすため給電層4の下にレジスト層3aを設ける必
要があり工程が複雑となる。さらにはレジストマスクを
2度形成し、写真製版を2回行う必要があり、装置全体
の微細化が困難となる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、信頼性の高い半導体装置を得ろとともに、そ
の製造方法においてウェットエツチング法も適用できか
つ工程が簡略化するとともに、マスク合せも1回ですみ
微細化も可能なものを提供することを目的とする。
〔課題を解決するための手段〕
第1の発明に係る半導体装置は、第1の配線層が基板上
あるいは多層構造の上面に形成されており、その配線層
上に直接給電層を介さずに電解メッキ法によりメッキ配
線層が形成されたものである。
第2の発明に係る半導体装置の製造方法は、第1の配線
層が形成された半導体装置の一面にエツチング選択性の
ある給電層を形成し、その給電層上に電解メッキ配線の
ためのパターンが形成されたレジスト層を堆積させ、そ
のレジスト層をマスクとして上記配線層上の給電層を除
去し、その除去した部分の配線層上に電解メッキにより
配線層を形成し、その後上記レジスト層と残りの給電層
を除去したものである。
〔作用〕
第1の発明におけろ半導体装置は、第1の配線層の上に
直接メッキ配線層が形成され、メッキ配線層のはく離等
が生ぜず動作が安定する。第2の発明における半導体装
置の製造方法は、基板又は第1の配線層に対して充分に
エツチング選択性を有する給電層を形成しており、その
給電層の除去工程においてドライエッチ法又はウェット
エッチ法のいずれでも適用できる。またマスクによる写
真製版工程が1回ですむ。さらには最終的にメッキ配線
層の下に給電層が残らない構造を製作できる。
〔実施例〕
以下、第1の発明に係る半導体装置の一実施例を図につ
いて説明する。第1図において、1は例えばGaAs半
導体からなる基板、2は上記基板1上に形成された人U
等からなる第1配m層、5は上記配線層2上に、給電層
を介さずに直接電解メッキ法により成長形成させたメッ
キ配線層である。このような半導体装置によれば、配線
層2上に給電層を介さず直接メッキ配線層5を形成させ
ているので、給電層をエツチング除去する際の欠陥が残
らないこととなる。よってメッキ配*ji5のはく離も
生じに<<、動作も安定する。すなわち信頼性が大幅に
向上するものである。
次に第2の発明に係る半導体装置の製造方法の一実施例
を第2図により説明する。図において、1は基板、2は
配線層、3はレジスト層(フォトレジスト)、4は給電
層、5はメッキ配線層である。
まず第2図(a)に示すように基板1上に第1配線層2
を形成した後、この第1配線層2を含む基板1上に給電
層4を形成させる(第2図(b))。この際給電層4と
しては上記基板1及び配線層2に対しエツチングの際の
選択性が充分ある導電膜(例えばCr)を用いる。次に
メッキを成長させるためのマスク用として、レジスト(
フォトレジスト)層3によりパターンを形成する。(第
2図(C))。
その後第2図(d)に示すように上記レジスト層3をマ
スクとして、第1配線層2上に形成されていた給電層4
の除去を行う(例えば02プラズマによるエツチング除
去)。なおこの場合02プラズマの代わりに硝酸セシウ
ム等によるウェットエツチングを適用してもよい。次に
第2図(e)に示すように給電JI4及び第1配置!j
JIJi12を介して電解メッキを行えば、マスクパタ
ーンに沿って第1配線R2の上にメッキ配線層5を成長
させることができろ。その後レジスト層3の除去(第2
図(f))を行い、最後に残りの給電層4の除去(第2
図(g))を行う。最後の給電層4の除去工程において
は、第3図(h)に示したように第1配線l112とメ
ッキ配線層5の間に給電層4を介していないので、ウェ
ットエツチングあるいはドライエツチングのどちらの方
法でも給%EJI4のエツチング除去が可能となる。
上記のような製造方法による利点は、まず給電H4を基
板1あるいは第1配線層2に対して充分にエツチング選
択性のある導電膜を適用する事により、従来(第3図)
に用いた給電層4の下のレジスト53aを省略すること
ができ、工程が簡略となり、その上最終的にメッキ配線
層5の下に給電層4が残らない構造となり、ウェットエ
ッチ法あるいはドライエッチ法のどちらでも適用が可能
となる。このことは従来のように高価なドライエッチ装
置を利用する必要がな(なる。
さらにマスク合せ工程が1工程ですむこととなり、工程
の簡略化、パターンの微細化が可能となる。
なお上記実施例においては、例えばGa人人事半導体ら
なる基板上にメッキ配線層を形成した場合について説明
したが、基板はその他の半導体基板あるいは半輪゛縁性
基板、サファイア、アルミナ等の絶縁性基板でもよい。
また第1図、第2図において、第1配線R2の例を示し
たが、多層配線構造であってももちろん適用できろ。
〔発明の効果〕
第1の発明である半導体装置によれば、第1の配線層の
上に直接メッキ配線層を形成する構成としたので、メッ
キ配II層のはく離等が生ぜず動作も安定し信頼性が大
幅に向上する効果がある。
第2の発明である半導体装置の製造方法によれば、メッ
キ配線層の下に給電層を残さず、またその給fJJIを
エツチング選択性の十分な導電膜とすることにより、ド
ライエッチ法又はウェットエッチ法のどちらでも適用で
きろとともに、工程が簡略化する。またマスク合せが1
回ですみ配線構造の微細化も可能となる効果がある。
【図面の簡単な説明】
第1図は第1の発明の一実施例による半導体装置を示す
断面図、第2図は第2の発明の一実施例による半導体装
置の製造工程を示す断面図、第3図は従来の半導体装置
の製造工程を示す断面図である。 図中、1は基板、2は第1配線層、3はレジスト層、4
は給電層、5はメッキ配msである。 なお、図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)少なくともその一面に配線層が形成された半導体
    装置と、この配線層上に給電層を介さず直接電解メッキ
    により形成されたメッキ配線層とを備えた半導体装置。
  2. (2)配線層が形成された半導体装置の一面にエッチン
    グ選択性のある給電層を形成する工程と、上記給電層上
    にレジスト層を形成し電解メッキ配線のためのパターン
    を形成する工程と、上記レジスト層をマスクとして上記
    配線層上に形成された給電層を除去する工程と、電解メ
    ッキ成長により上記配線層上にメッキ配線層を形成する
    工程と、上記レジスト層及び給電層を除去する工程とか
    らなる半導体装置の製造方法。
JP15049088A 1988-06-17 1988-06-17 半導体装置及びその製造方法 Pending JPH023234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15049088A JPH023234A (ja) 1988-06-17 1988-06-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15049088A JPH023234A (ja) 1988-06-17 1988-06-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH023234A true JPH023234A (ja) 1990-01-08

Family

ID=15498010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15049088A Pending JPH023234A (ja) 1988-06-17 1988-06-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH023234A (ja)

Similar Documents

Publication Publication Date Title
JPH023234A (ja) 半導体装置及びその製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH0293081A (ja) 多層膜のエッチング法
JPH05218212A (ja) 半導体装置の製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPH03248528A (ja) 半導体装置の製造方法
JPH0290623A (ja) 半導体装置の製造方法
JP2564045B2 (ja) 半導体チップの製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPH02123511A (ja) 薄膜磁気ヘッド
JPS58202555A (ja) 半導体装置の製造方法
JPH0223029B2 (ja)
JPS62261137A (ja) テープキャリアの製造方法
JPH0463434A (ja) 半導体装置
JPS605543A (ja) 半導体装置の製造方法
JPH01144651A (ja) 半導体装置の製造方法
JPH04264733A (ja) 集積回路装置のバンプ電極用下地膜の形成方法
JPH05315321A (ja) メッキ配線の製造方法
JPH0350828A (ja) 金配線の形成方法
JPS6046049A (ja) 半導体装置の製造方法
JPS63124552A (ja) 半導体装置の製造方法
JPH10229271A (ja) 電子装置の製造方法
JPS61229377A (ja) ジヨセフソン集積回路の製造方法