JP2564045B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法Info
- Publication number
- JP2564045B2 JP2564045B2 JP3037151A JP3715191A JP2564045B2 JP 2564045 B2 JP2564045 B2 JP 2564045B2 JP 3037151 A JP3037151 A JP 3037151A JP 3715191 A JP3715191 A JP 3715191A JP 2564045 B2 JP2564045 B2 JP 2564045B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- electrode layer
- wafer
- specific region
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体チップの製造方
法に関し、より詳しくは、ウエハの裏面の特定領域にダ
イボンド用の蝋材を設ける方法に関する。
法に関し、より詳しくは、ウエハの裏面の特定領域にダ
イボンド用の蝋材を設ける方法に関する。
【０００２】
【従来の技術】従来、半導体レーザを作り込んだウエハ
の裏面にダイボンド用の蝋材を設ける場合、図３に示す
ように、まず、ウエハ１１の裏面(金属層ＡuＧe／ＡuＳ
n／Ａｕからなる電極層２が形成されている）１１bにホ
トレジスト１３を塗布して、ホトエッチングによりパタ
ーン加工する。すなわち、塗布したホトレジスト１３の
うち蝋材を設けるべき領域Ａに存する部分を除去する一
方、蝋材を設けるべきでない領域Ｂに存する部分を残し
ておく。次に、このウエハ１１の裏面１１b側にＰbＳn,
Ｉn,ＡuＳnなどの金属を含む蝋材１４を蒸着する。そし
て、リフトオフ法により、上記残したホトレジスト１３
をアセトンで溶かして、上記蝋材１４のうち領域Ｂに蒸
着した部分を剥離・除去する一方、領域Ａに蒸着した部
分を残すようにする。この後、蝋材１４を除去した領域
Ｂ内で上記ウエハ１１がへき開され、チップ化される。
の裏面にダイボンド用の蝋材を設ける場合、図３に示す
ように、まず、ウエハ１１の裏面(金属層ＡuＧe／ＡuＳ
n／Ａｕからなる電極層２が形成されている）１１bにホ
トレジスト１３を塗布して、ホトエッチングによりパタ
ーン加工する。すなわち、塗布したホトレジスト１３の
うち蝋材を設けるべき領域Ａに存する部分を除去する一
方、蝋材を設けるべきでない領域Ｂに存する部分を残し
ておく。次に、このウエハ１１の裏面１１b側にＰbＳn,
Ｉn,ＡuＳnなどの金属を含む蝋材１４を蒸着する。そし
て、リフトオフ法により、上記残したホトレジスト１３
をアセトンで溶かして、上記蝋材１４のうち領域Ｂに蒸
着した部分を剥離・除去する一方、領域Ａに蒸着した部
分を残すようにする。この後、蝋材１４を除去した領域
Ｂ内で上記ウエハ１１がへき開され、チップ化される。
【０００３】
【発明が解決しようとする課題】しかしながら、上に述
べたように蝋材１４の下にホトレジスト１３の層のみを
挟んでリフトオフを行う場合、蝋材１４を蒸着したと
き、領域Ａと領域Ｂの境界で蝋材１４がつながってしま
い(図３中、つながった箇所を１４aで示す)、このため
不要箇所(領域Ｂ)の蝋材１４を巧く除去できないという
問題がある。
べたように蝋材１４の下にホトレジスト１３の層のみを
挟んでリフトオフを行う場合、蝋材１４を蒸着したと
き、領域Ａと領域Ｂの境界で蝋材１４がつながってしま
い(図３中、つながった箇所を１４aで示す)、このため
不要箇所(領域Ｂ)の蝋材１４を巧く除去できないという
問題がある。
【０００４】そこで、この発明の目的は、ウエハ裏面の
特定領域にダイボンド用の蝋材を設けるためにリフトオ
フを行う際に、不要箇所の蝋材を容易かつ確実に除去で
き、したがって、工程を円滑に進めることができる半導
体チップの製造方法を提供することにある。
特定領域にダイボンド用の蝋材を設けるためにリフトオ
フを行う際に、不要箇所の蝋材を容易かつ確実に除去で
き、したがって、工程を円滑に進めることができる半導
体チップの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明の半導体チップの製造方法は、電極層で覆
われたウエハ裏面の特定領域にダイボンド用の蝋材を設
ける半導体チップの製造方法であって、上記電極層の表
面に、上記電極層および上記蝋材に対して選択的にエッ
チング可能な材料からなる金属層を設ける工程と、上記
金属層の表面にホトレジストを塗布し、ホトエッチング
により、上記ホトレジストのうち上記特定領域内に存す
る部分を除去する一方、上記ホトレジストのうち上記特
定領域外に存する部分を残す工程と、上記残したホトレ
ジストをマスクとして上記金属層のうち上記特定領域内
に存する部分および上記特定領域の周囲の上記ホトレジ
スト下の部分を上記電極層に対して選択的にエッチング
して上記電極層を露出させる工程と、このウエハの裏面
側に蝋材を蒸着する工程と、リフトオフ法により、上記
ホトレジストを有機溶剤で溶かして、上記蝋材のうち上
記特定領域外に蒸着された部分を除去する一方、上記蝋
材のうち上記特定領域内に蒸着された部分を残す工程
と、上記特定領域外にに残った上記金属層を上記電極層
および蝋材に対して選択的にエッチングして除去する工
程を有することを特徴としている。
に、この発明の半導体チップの製造方法は、電極層で覆
われたウエハ裏面の特定領域にダイボンド用の蝋材を設
ける半導体チップの製造方法であって、上記電極層の表
面に、上記電極層および上記蝋材に対して選択的にエッ
チング可能な材料からなる金属層を設ける工程と、上記
金属層の表面にホトレジストを塗布し、ホトエッチング
により、上記ホトレジストのうち上記特定領域内に存す
る部分を除去する一方、上記ホトレジストのうち上記特
定領域外に存する部分を残す工程と、上記残したホトレ
ジストをマスクとして上記金属層のうち上記特定領域内
に存する部分および上記特定領域の周囲の上記ホトレジ
スト下の部分を上記電極層に対して選択的にエッチング
して上記電極層を露出させる工程と、このウエハの裏面
側に蝋材を蒸着する工程と、リフトオフ法により、上記
ホトレジストを有機溶剤で溶かして、上記蝋材のうち上
記特定領域外に蒸着された部分を除去する一方、上記蝋
材のうち上記特定領域内に蒸着された部分を残す工程
と、上記特定領域外にに残った上記金属層を上記電極層
および蝋材に対して選択的にエッチングして除去する工
程を有することを特徴としている。
【０００６】
【作用】蝋材を蒸着する段階で、ウエハの裏面側では蝋
材を設けるべき特定領域とその周囲の領域との間の境界
に、金属層とホトレジスト層の厚みを合わせた段差が生
じている。すなわち、従来に比して上記金属層の分だけ
段差が大きくなっている。したがって、蒸着した蝋材は
従来に比して上記境界でつながり難くなる。しかも、上
記金属層のうち上記特定領域の周囲のホトレジスト下の
部分はエッチングで除去され、上記ホトレジストは上記
境界でオーバーハングの状態になっている。したがっ
て、上記蝋材はさらにつながり難くなり、完全に分離さ
れる。したがって、不要箇所の蝋材がリフトオフ法によ
って容易かつ確実に剥離・除去される。
材を設けるべき特定領域とその周囲の領域との間の境界
に、金属層とホトレジスト層の厚みを合わせた段差が生
じている。すなわち、従来に比して上記金属層の分だけ
段差が大きくなっている。したがって、蒸着した蝋材は
従来に比して上記境界でつながり難くなる。しかも、上
記金属層のうち上記特定領域の周囲のホトレジスト下の
部分はエッチングで除去され、上記ホトレジストは上記
境界でオーバーハングの状態になっている。したがっ
て、上記蝋材はさらにつながり難くなり、完全に分離さ
れる。したがって、不要箇所の蝋材がリフトオフ法によ
って容易かつ確実に剥離・除去される。
【０００７】
【実施例】以下、この発明の半導体チップの製造方法を
実施例により詳細に説明する。
実施例により詳細に説明する。
【０００８】図１(a)に示すように、ウエハ１の裏面１b
はＡuＧe／ＡuＳn／Ａuからなる電極層２で覆われてお
り、ウエハ１の表面は図示しないＡlパターンが形成さ
れているものとする。
はＡuＧe／ＡuＳn／Ａuからなる電極層２で覆われてお
り、ウエハ１の表面は図示しないＡlパターンが形成さ
れているものとする。
【０００９】 まず、同図(a)に示すように、ウエハ
１の裏面１bに、スパッタ法または抵抗加熱法により金
属アルミニウム層３を蒸着する。
１の裏面１bに、スパッタ法または抵抗加熱法により金
属アルミニウム層３を蒸着する。
【００１０】 次に、同図(b)に示すように、ウエハ
１の表面１aとアルミニウム層３の表面３aに、それぞれ
ホトレジストＲ１,Ｒ２を塗布しプリベイクを行う。そ
して、同図(c)に示すように、ウエハ表面１aのホトレジ
ストＲ１はそのままとし、アルミニウム層表面３aのホ
トレジストＲ２をホトエッチングによりパターン加工す
る。すなわち、ホトレジストＲ２のうち蝋材を設けるべ
き領域Ａ内に存する部分を除去する一方、蝋材を設ける
べきでない領域Ｂに存する部分を残しておく。
１の表面１aとアルミニウム層３の表面３aに、それぞれ
ホトレジストＲ１,Ｒ２を塗布しプリベイクを行う。そ
して、同図(c)に示すように、ウエハ表面１aのホトレジ
ストＲ１はそのままとし、アルミニウム層表面３aのホ
トレジストＲ２をホトエッチングによりパターン加工す
る。すなわち、ホトレジストＲ２のうち蝋材を設けるべ
き領域Ａ内に存する部分を除去する一方、蝋材を設ける
べきでない領域Ｂに存する部分を残しておく。
【００１１】 次に、同図(d)に示すように、上記ウ
エハ１をリン酸に浸漬して、アルミニウム層３のうち上
記領域Ａに存する部分をホトレジストＲ２をマスクとし
て選択的にエッチングする。このとき、アルミニウム層
３のうち領域Ａの周囲のホトレジストＲ２下の部分３b
を若干エッチングするまでエッチングを行う(オーバー
エッチ)。なお、このエッチングの際、ウエハ１の裏面
１a(Ａlパターン)はホトレジストＲ１によって保護され
ている。
エハ１をリン酸に浸漬して、アルミニウム層３のうち上
記領域Ａに存する部分をホトレジストＲ２をマスクとし
て選択的にエッチングする。このとき、アルミニウム層
３のうち領域Ａの周囲のホトレジストＲ２下の部分３b
を若干エッチングするまでエッチングを行う(オーバー
エッチ)。なお、このエッチングの際、ウエハ１の裏面
１a(Ａlパターン)はホトレジストＲ１によって保護され
ている。
【００１２】 次に、同図(e)に示すように、このウ
エハ１の裏面１b側に、ＰbＳn,Ｉn,ＡuＳnなどの金属お
よび蝋材４を蒸着する。このとき、上記領域Ａと領域Ｂ
との間の境界にアルミニウム層とホトレジスト層Ｒ２の
厚みを合わせた段差が生じており、しかもホトレジスト
Ｒ２はこの境界でオーバーハングの状態になっている。
したがって、図２に示すように、蒸着した蝋材４のうち
領域Ａ内に存する部分４aと領域Ｂ内に存する部分４bと
の間に隙間Ｃが生じ、両部分４a,４bはこの境界で完全
に分離される。
エハ１の裏面１b側に、ＰbＳn,Ｉn,ＡuＳnなどの金属お
よび蝋材４を蒸着する。このとき、上記領域Ａと領域Ｂ
との間の境界にアルミニウム層とホトレジスト層Ｒ２の
厚みを合わせた段差が生じており、しかもホトレジスト
Ｒ２はこの境界でオーバーハングの状態になっている。
したがって、図２に示すように、蒸着した蝋材４のうち
領域Ａ内に存する部分４aと領域Ｂ内に存する部分４bと
の間に隙間Ｃが生じ、両部分４a,４bはこの境界で完全
に分離される。
【００１３】 続いて、図１(f)に示すように、リフ
トオフ法により、上記ホトレジストＲ２(およびＲ１)を
アセトンなどの有機溶剤で溶かして、蝋材４のうち上記
領域Ｂ内に蒸着された部分４bを除去する一方、上記領
域Ａ内に蒸着された部分４aを残すようにする。上に述
べたように両部分４a,４bは完全に分離されているの
で、不要箇所(領域Ｂ)の蝋材４bは容易かつ確実に剥離
・除去される。なお、このとき、ウエハ１の表面１a側
のホトレジストＲ１も上記アセトンによって溶けてしま
い、消失する。
トオフ法により、上記ホトレジストＲ２(およびＲ１)を
アセトンなどの有機溶剤で溶かして、蝋材４のうち上記
領域Ｂ内に蒸着された部分４bを除去する一方、上記領
域Ａ内に蒸着された部分４aを残すようにする。上に述
べたように両部分４a,４bは完全に分離されているの
で、不要箇所(領域Ｂ)の蝋材４bは容易かつ確実に剥離
・除去される。なお、このとき、ウエハ１の表面１a側
のホトレジストＲ１も上記アセトンによって溶けてしま
い、消失する。
【００１４】 次に、同図(g)に示すように、ウエハ
１の表面１aに再びホトレジストＲ３を塗布する。そし
て、同図(h)に示すように、上記ウエハ１をリン酸に浸
漬して、領域Ｂに残ったアルミニウム層３を除去する。
このとき、ウエハ表面１aのＡlパターンはホトレジスト
Ｒ３に保護されているのでエッチングされることはな
く、また、ウエハ裏面１bの電極層２,蝋材４aはリン酸
に耐性があってエッチングされることがない。この後、
上記領域Ｂ内でウエハ１を分割し、チップ化する。
１の表面１aに再びホトレジストＲ３を塗布する。そし
て、同図(h)に示すように、上記ウエハ１をリン酸に浸
漬して、領域Ｂに残ったアルミニウム層３を除去する。
このとき、ウエハ表面１aのＡlパターンはホトレジスト
Ｒ３に保護されているのでエッチングされることはな
く、また、ウエハ裏面１bの電極層２,蝋材４aはリン酸
に耐性があってエッチングされることがない。この後、
上記領域Ｂ内でウエハ１を分割し、チップ化する。
【００１５】このように、この発明によれば、不要箇所
の蝋材４bを容易かつ確実に除去でき、したがって工程
を円滑に進めることができる。
の蝋材４bを容易かつ確実に除去でき、したがって工程
を円滑に進めることができる。
【００１６】
【発明の効果】以上より明らかなように、この発明の半
導体チップの製造方法は、電極層で覆われたウエハ裏面
の特定領域にダイボンド用の蝋材を設ける半導体チップ
の製造方法であって、上記電極層の表面に、上記電極層
および上記蝋材に対して選択的にエッチング可能な材料
からなる金属層を設ける工程と、上記金属層の表面にホ
トレジストを塗布し、ホトエッチングにより、上記ホト
レジストのうち上記特定領域内に存する部分を除去する
一方、上記ホトレジストのうち上記特定領域外に存する
部分を残す工程と、上記残したホトレジストをマスクと
して上記金属層のうち上記特定領域内に存する部分およ
び上記特定領域の周囲の上記ホトレジスト下の部分を上
記電極層に対して選択的にエッチングして上記電極層を
露出させる工程と、このウエハの裏面側に蝋材を蒸着す
る工程と、リフトオフ法により、上記ホトレジストを有
機溶剤で溶かして上記蝋材のうち上記特定領域外に蒸着
された部分を除去する一方、上記蝋材のうち上記特定領
域内に蒸着された部分を残す工程と、上記特定領域外に
に残った上記金属層を上記電極層および蝋材に対して選
択的にエッチングして除去する工程を有しているので、
不要箇所の蝋材を容易かつ確実に除去でき、したがって
工程を円滑に進めることができる。
導体チップの製造方法は、電極層で覆われたウエハ裏面
の特定領域にダイボンド用の蝋材を設ける半導体チップ
の製造方法であって、上記電極層の表面に、上記電極層
および上記蝋材に対して選択的にエッチング可能な材料
からなる金属層を設ける工程と、上記金属層の表面にホ
トレジストを塗布し、ホトエッチングにより、上記ホト
レジストのうち上記特定領域内に存する部分を除去する
一方、上記ホトレジストのうち上記特定領域外に存する
部分を残す工程と、上記残したホトレジストをマスクと
して上記金属層のうち上記特定領域内に存する部分およ
び上記特定領域の周囲の上記ホトレジスト下の部分を上
記電極層に対して選択的にエッチングして上記電極層を
露出させる工程と、このウエハの裏面側に蝋材を蒸着す
る工程と、リフトオフ法により、上記ホトレジストを有
機溶剤で溶かして上記蝋材のうち上記特定領域外に蒸着
された部分を除去する一方、上記蝋材のうち上記特定領
域内に蒸着された部分を残す工程と、上記特定領域外に
に残った上記金属層を上記電極層および蝋材に対して選
択的にエッチングして除去する工程を有しているので、
不要箇所の蝋材を容易かつ確実に除去でき、したがって
工程を円滑に進めることができる。
【図１】 この発明の一実施例の半導体チップの製造方
法を説明する工程図である。
法を説明する工程図である。
【図２】 ウエハの裏面に蝋材を蒸着した状態を示す図
である。
である。
【図３】 従来の半導体チップの製造方法を説明する図
である。
である。
１ ウエハ １a 表面 １b 裏面 ２ 電極層 ３ アルミニウム層 ４ 蝋材 Ａ 蝋材を設けるべき領域 Ｂ 蝋材を設けるべきでない領域 Ｃ 隙間 Ｒ１,Ｒ２,Ｒ３ ホトレジスト
Claims (1)
- 【請求項１】 電極層で覆われたウエハ裏面の特定領域
にダイボンド用の蝋材を設ける半導体チップの製造方法
であって、上記電極層の表面に、上記電極層および上記
蝋材に対して選択的にエッチング可能な材料からなる金
属層を設ける工程と、上記金属層の表面にホトレジスト
を塗布し、ホトエッチングにより、上記ホトレジストの
うち上記特定領域内に存する部分を除去する一方、上記
ホトレジストのうち上記特定領域外に存する部分を残す
工程と、上記残したホトレジストをマスクとして上記金
属層のうち上記特定領域内に存する部分および上記特定
領域の周囲の上記ホトレジスト下の部分を上記電極層に
対して選択的にエッチングして上記電極層を露出させる
工程と、このウエハの裏面側に蝋材を蒸着する工程と、
リフトオフ法により、上記ホトレジストを有機溶剤で溶
かして、上記蝋材のうち上記特定領域外に蒸着された部
分を除去する一方、上記蝋材のうち上記特定領域内に蒸
着された部分を残す工程と、上記特定領域外にに残った
上記金属層を上記電極層および蝋材に対して選択的にエ
ッチングして除去する工程を有することを特徴とする半
導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037151A JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037151A JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275441A JPH04275441A (ja) | 1992-10-01 |
| JP2564045B2 true JP2564045B2 (ja) | 1996-12-18 |
Family
ID=12489610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037151A Expired - Fee Related JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564045B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544676B2 (ja) * | 1999-12-21 | 2010-09-15 | ローム株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-03-04 JP JP3037151A patent/JP2564045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04275441A (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008537A (en) | Semiconductor device with heat dissipation metal layer and metal projections | |
| JP2564045B2 (ja) | 半導体チップの製造方法 | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| JPH07120642B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| US6897080B2 (en) | Method for manufacturing diffraction grating of Laser Diode | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| US6238845B1 (en) | Method of forming lead frames with preformation support | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPS63107049A (ja) | 半導体装置の製造方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JP3201369B2 (ja) | 高周波用半導体チップの製造方法 | |
| JPH0653249A (ja) | 半導体装置の製造方法 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 | |
| JP2823046B2 (ja) | 半導体装置およびその製造方法 | |
| JPH023234A (ja) | 半導体装置及びその製造方法 | |
| JPH01165125A (ja) | 半導体装置の製造方法 | |
| JPH05136140A (ja) | 半導体装置の製造方法 | |
| JPH04144245A (ja) | 半導体装置 | |
| JPH03135035A (ja) | 半導体装置の製造方法 | |
| JPS63293831A (ja) | 半導体ウェハの結晶エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |