JP3201369B2 - 高周波用半導体チップの製造方法 - Google Patents

高周波用半導体チップの製造方法

Info

Publication number
JP3201369B2
JP3201369B2 JP1111799A JP1111799A JP3201369B2 JP 3201369 B2 JP3201369 B2 JP 3201369B2 JP 1111799 A JP1111799 A JP 1111799A JP 1111799 A JP1111799 A JP 1111799A JP 3201369 B2 JP3201369 B2 JP 3201369B2
Authority
JP
Japan
Prior art keywords
plating
semiconductor chip
gaas
chip
frequency semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1111799A
Other languages
English (en)
Other versions
JP2000208565A (ja
Inventor
昭 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1111799A priority Critical patent/JP3201369B2/ja
Publication of JP2000208565A publication Critical patent/JP2000208565A/ja
Application granted granted Critical
Publication of JP3201369B2 publication Critical patent/JP3201369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波用半導体チ
ップの製造方法に関するものである。
【０００２】
【従来の技術】従来の高周波用半導体チップは図３に示
すように、ＧａＡｓ１の底面及び側面がＰＨＳメッキ２
で被覆されており、しかもＰＨＳメッキ２がＧａＡｓ１
の側面の上縁まで被覆されており、スクライブメッキ５
がＧａＡｓ１の側面及び上面の一部を被覆している。
【０００３】さらに、ＧａＡｓ１の上面には、スクライ
ブメッキ５で覆われていない部分にパッド３が設けられ
ており、パッド３にボンデング線４が施されている。
【０００４】
【発明が課題しようとする課題】しかしながら従来構造
では、ＧａＡｓ１の側面上縁までスクライブメッキ５が
施してあるため、ボンディング線４を施す際、ボンデイ
ング線４を短くするためにボンデイング線４を低く張る
と、ボンデイング線４とスクライブメッキ５とがショー
トする場合がある。
【０００５】上述したショートを回避するようにボンデ
イング線４を高く張ると、ボンデイング線４が長くな
り、ボンディング線４による寄生インダクタンスのため
高周波特性が劣化するという問題がある。
【０００６】次に、高周波用半導体チップの上面周辺に
スクライブメッキ５を施す理由について図4に基づいて
製造プロセスに従って説明する。
【０００７】まず図４（ａ）に示すように、表面電極の
形成が完了した半導体基板をワックス・レジスト等の貼
付け材料６を用いて石英等の貼付け基板７に貼付け、そ
の後、チップ分離予定部のＧａＡｓ１を部分的にエッチ
ングする。
【０００８】図４（ａ）の工程が終了した後、図４
（ｂ）に示す工程において、メッキ電流パス用金属８を
ＧａＡｓ１の底面及び側面に渡って形成し、かつＰＨＳ
メッキ用レジスト９を形成し、次に図４（ｃ）に示すよ
うに、ＰＨＳメッキ１０をＧａＡｓ１の底面及び側面に
形成する。
【０００９】次に、ＰＨＳメッキ用レジスト９を除去
し、ＰＨＳメッキ１０をマスクとしてメッキ電流パス用
金属８をエッチングして除去し、最後に貼付け材料６を
溶解してＧａＡｓ１を基板７から分離すると、図３に示
す高周波用半導体チップが得られる。
【００１０】図４に示す半導体チップの製造工程におい
て、チップとしてのＧａＡｓ１を分離するためＧａＡｓ
１をエッチングする領域には、貼付け材料６がＧａＡｓ
１側の表面に露出しないようにするため、スクライブメ
ッキ５がパターン形成されている必要がある。
【００１１】何故ならば、貼付け材料６がチップとして
のＧａＡｓ１の表面側に露出すると、ＧａＡｓ１を選択
的にエッチングするためのレジスト９を除去する際に使
用する有機溶媒により貼付け材料６が溶解し、ＧａＡｓ
１が基板７から剥離したり、溶解した貼付け材料６が汚
染の原因になって、スクライブメッキ５を形成するため
のメッキ電流パス用金属８が剥離するという問題が生じ
る。
【００１２】前記問題を解決するため、上述したように
スクライブメッキ５がパターン形成されている必要があ
る。
【００１３】スクライブメッキ５がパターン形成されて
いる必要があるが、従来構造では、ＧａＡｓ１の側面上
縁までスクライブメッキ５が施してあるため、上述した
ようにボンデイング線４とスクライブメッキ５とがショ
ートするという問題、及びボンデイング線４による寄生
インダクタンスに基づく高周波特性の劣化という問題が
ある。
【００１４】本発明の目的は、スクライブメッキを排除
して、ボンデイング線とスクライブメッキとがショート
するという問題、及びボンデイング線による寄生インダ
クタンスに基づく高周波特性の劣化という問題を解決し
た高周波用半導体チップの製造方法を提供することにあ
る。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る高周波用半導体チップの製造方法は、
半導体基板上に高周波用半導体チップを形成する高周波
用半導体チップの製造方法において、 貼付け材料を用い
て前記半導体基板を貼付け基板に貼り付ける工程と、 チ
ップ分離予定部に舌片部を残して前記貼付け材料の露出
を防止する工程とを含むものである。
【００１６】
【００１７】
【００１８】
【００１９】また、前記高周波用半導体チップの底面及
び側面を補強用メッキで被覆する工程と、 前記高周波用
半導体チップを個々に分離するためにエッチングを行う
工程とを更に含み、 前記エッチングを行う工程において
は、エッチング時間をオーバーにし、前記高周波用半導
体チップの上部側面が前記補強用メッキより内側になる
ようにアンダーカットするものである。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【００２１】図１は、本発明の一実施形態に係る高周波
用半導体チップを示す断面図、図２は、本発明の一実施
形態に係る高周波用半導体チップの製造方法を工程順に
示す断面図である。
【００２２】図１に示すように本発明の一実施形態に係
る高周波用半導体チップは、高周波用チップとしてのＧ
ａＡｓ１の底面１ａ及び側面１ｂを補強用メッキとして
のＰＨＳメッキ２で被覆している。
【００２３】本発明の一実施形態に係る高周波用半導体
チップにおいては、ＧａＡｓ１の側面をＰＨＳメッキ２
で被覆するには、ＧａＡｓ１の側面上縁から下方に後退
した高さ位置Ｈまでの側面１ｂをＰＨＳメッキ２で被覆
するように制限し、かつＧａＡｓ１の上面周辺から従来
必要としたスクライブメッキ５を排除している。
【００２４】さらに本発明の一実施形態に係る高周波用
半導体チップにおいては、ＧａＡｓ１の側面上縁から下
方に後退した高さ位置Ｈまでの側面１ａを被覆するＰＨ
Ｓメッキ２の上縁２ａは、横方向に張り出させて設け、
露出したチップ１の側面上部をＰＨＳメッキ２の上縁２
ａより内側に配置し、露出したチップ１の側面上部をハ
ンドリング時に保護するようになっている。
【００２５】また本発明の一実施形態に係る高周波用半
導体チップにおいは、従来例と同様にＧａＡｓ１の上面
にパッド３を設け、パッド３にボンデイング線４を施し
ている。
【００２６】なお、本発明の一実施形態では、高周波用
チップとしてＧａＡｓ１を用いたが、これに限定される
ものではなく、高周波用チップとしてはＧａＡｓ以外の
ものを用いてもよい。
【００２７】以上のように本発明の実施形態では、通常
２０〜５０μｍ厚の薄い高周波用チップ１の強度を保持
するため、ＧａＡｓ１の側面上縁から下方に後退した高
さ位置Ｈまでの側面１ｂをＰＨＳメッキ２で被覆するよ
うに制限しているが、チップ１の底面１ａ、及び側面１
ｂの必要な高さ位置ＨまでをＡｕ等のＰＨＳメッキ２で
被覆しているため、チップ１の側面１ｂの強度を低下す
ることがない。
【００２８】さらに本発明の実施形態では、ＧａＡｓ１
の上面周辺からスクライブメッキ５を排除したため、ボ
ンデイング線４を短くするためにボンデイング線４を低
く張ったとしても、ボンデイング線４とスクライブメッ
キ５とがショートする場合を回避することができるばか
りでなく、ボンディング線４の寄生インダクタンスによ
る高周波特性の劣化を抑制することができる。
【００２９】次に、本発明の一実施形態に係る高周波用
半導体チップの製造方法を工程順に図２に基づいて説明
する。
【００３０】まず図２（ａ）に示すように、表面電極形
成が完了した半導体基板をワックス・レジスト等の貼付
け材料６を用いて石英等の貼付け基板７に貼り付け、チ
ップ分離予定部のＧａＡｓ１上にレジスト１０を選択的
にパターニングして形成し、レジスト１０をマスクとし
てＧａＡｓ１を部分的にエッチングする。
【００３１】図２（ａ）において、レジスト１０をマス
クとしてＧａＡｓ１を部分的にエッチングする際に、レ
ジスト１０で被覆されたＧａＡｓ１の周辺部に貼付け基
板７からＧａＡｓ１の底面１ａ側に隆起した舌片部１ｃ
を残して、ＧａＡｓ１をエッチングする。
【００３２】本発明の実施形態においては、舌片部１ｃ
は、１０〜３０μｍの膜厚をもって、分離されるＧａＡ
ｓ１の周辺部に残っているため、従来のスクライブメッ
キ５に代わって、貼付け材料６がＧａＡｓ１の表面側
（図２での底面１ａ側）に露出するのを防止している。
【００３３】次に図２（ｂ）に示すように、レジスト１
０を除去し、その後、ＧａＡｓ１の底面１ａ及び側面１
ｂ、さらにＧａＡｓ１の周辺部に位置する舌片部１ｃに
渡ってメッキ電流パス用金属８を形成する。
【００３４】さらに、分離するＧａＡｓ１毎にＰＨＳメ
ッキ用レジスト９を形成する。
【００３５】さらに図２（ｃ）に示すように、メッキ電
流パス用金属８にメッキ電流を通電し、ＧａＡｓ１の底
面１ａ及び側面１ｂを被覆するＰＨＳメッキ２を形成す
る。
【００３６】本発明の一実施形態に係る高周波用半導体
チップにおいては、舌片部１ｃは、１０〜３０μｍの膜
厚をもって、分離されるＧａＡｓ１の周辺部に残ってい
るため、ＧａＡｓ１の側面１ｂをＰＨＳメッキ２で被覆
する際に、図１に示すようにＧａＡｓ１の側面上縁から
下方に後退した高さ位置Ｈまでの側面１ｂをＰＨＳメッ
キ２で被覆するように制限し、かつＧａＡｓ１の上面周
辺から従来必要としたスクライブメッキ５を排除するこ
とができる。
【００３７】最後に、ＰＨＳレジスト９を除去した後、
ＰＨＳメッキ２をマスクとしてメッキ電流パス用金属
８、ＧａＡｓ１をエッチングして、ＧａＡｓ１を個々に
分離する。
【００３８】ＧａＡｓ１をエッチングする際には、エッ
チング時間をオーバーにし、図１に示すようにＧａＡｓ
１の上部側面がＰＨＳメッキ２より内側になるようにア
ンダーカットさせ、図１に示す構造のチップが得られ
る。
【００３９】
【発明の効果】以上のように本発明によれば、チップ周
辺にスクライブメッキが存在せず、ボンディング線を低
く配線することができ、したがって高周波特性の低下を
抑止することができる。
【００４０】さらにチップ周辺にスクライブメッキが存
在しないため、その分だけボンディング用パッドをチッ
プ周辺に配置することができ、ボンディング線の短縮率
を向上することができるとともに、チップサイズを縮小
することができる。
【００４１】さらにチップの底面及び側面には、ＰＨＳ
メッキが存在するため、チップ強度を低下することがな
く、高周波用チップとして必要な強度を確保することが
できる。
【００４２】さらにチップをピンセットでハンドリング
する際に横に張り出したＰＨＳメッキをピンセットで挟
むことになり、ピンセットがチップに直接接触しないた
め、高周波用チップの強度を低下することがない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波用半導体チッ
プを示す断面図である。
【図２】本発明の一実施形態に係る高周波用半導体チッ
プの製造方法を工程順に示す断面図である。
【図３】従来例に係る高周波用半導体チップを示す断面
図である。
【図４】従来例に係る高周波用半導体チップの製造方法
を工程順に示す断面図である。
【符号の説明】
１ ＧａＡｓ（チップ） ２ ＰＨＳメッキ ３ パッド ４ ボンデイング線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812 H01L 21/301 H01L 21/306 H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に高周波用半導体チップを
    形成する高周波用半導体チップの製造方法において、 貼付け材料を用いて前記半導体基板を貼付け基板に貼り
    付ける工程と、 チップ分離予定部に舌片部を残して前記貼付け材料の露
    出を防止する工程とを含むことを特徴とする高周波用半
    導体チップの製造方法。
  2. 【請求項２】 前記高周波用半導体チップの底面及び側
    面を補強用メッキで被覆する工程と、 前記高周波用半導体チップを個々に分離するためにエッ
    チングを行う工程とを更に含み、 前記エッチングを行う工程においては、 エッチング時間
    をオーバーにし、前記高周波用半導体チップの上部側面
    が前記補強用メッキより内側になるようにアンダーカッ
    トすることを特徴とする請求項１に記載の高周波用半導
    体チップの製造方法。
JP1111799A 1999-01-19 1999-01-19 高周波用半導体チップの製造方法 Expired - Fee Related JP3201369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1111799A JP3201369B2 (ja) 1999-01-19 1999-01-19 高周波用半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1111799A JP3201369B2 (ja) 1999-01-19 1999-01-19 高周波用半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2000208565A JP2000208565A (ja) 2000-07-28
JP3201369B2 true JP3201369B2 (ja) 2001-08-20

Family

ID=11769078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1111799A Expired - Fee Related JP3201369B2 (ja) 1999-01-19 1999-01-19 高周波用半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP3201369B2 (ja)

Also Published As

Publication number Publication date
JP2000208565A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
US7476968B2 (en) Semiconductor device including an under electrode and a bump electrode
US7553751B2 (en) Method of forming solder bump with reduced surface defects
US5309025A (en) Semiconductor bond pad structure and method
JPH04155835A (ja) 集積回路装置の製造方法
JP3201369B2 (ja) 高周波用半導体チップの製造方法
KR100345165B1 (ko) 반도체 패키지의 절단 방법
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
JPH03198342A (ja) 半導体装置の製造方法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
KR100620911B1 (ko) 반도체 소자의 골드 범프 제조방법
JPH05283412A (ja) 半導体装置，およびその製造方法
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
JP2734585B2 (ja) 半導体装置の製造方法
KR100651576B1 (ko) 리드 고정용 리드락 테이프의 부착 방법
JPH04217324A (ja) 半導体装置の製造方法
US6074948A (en) Method for manufacturing thin semiconductor device
KR100247700B1 (ko) 반도체장치의 제조방법
JP2906762B2 (ja) 半導体装置
JP2848488B2 (ja) 半導体装置とその製造方法
KR100275949B1 (ko) 반도체장치의제조방법
JPH04264733A (ja) 集積回路装置のバンプ電極用下地膜の形成方法
JPH03139841A (ja) はんだバンプ構造
JPS6045041A (ja) 半導体装置およびその製造方法
JPH0732157B2 (ja) 半導体装置およびその製造方法
JPS61141157A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees