JP2906762B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2906762B2 JP2906762B2 JP3235658A JP23565891A JP2906762B2 JP 2906762 B2 JP2906762 B2 JP 2906762B2 JP 3235658 A JP3235658 A JP 3235658A JP 23565891 A JP23565891 A JP 23565891A JP 2906762 B2 JP2906762 B2 JP 2906762B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heat sink
- semiconductor device
- outer peripheral
- sink metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
ヒートシンクを備える半導体装置に関する。
ヒートシンクを備える半導体装置に関する。
【０００２】
【従来の技術】従来のヒートシンクを備える半導体装置
は、図３に示すようにチップを構成する化合物半導体基
板１１の外周部の表面にアース電極１２と接触している
金めっき層１３を形成し、裏面のヒートシンク金属１４
をチップ外周部において金めっき層１３に接触させた構
造を有している。又、他の構造として、図４に示すよう
に化合物半導体基板２１の側面にはヒートシンク金属２
４を存在させず、アース電極２２の直下のチップにコン
タクトホール２３を形成し、このコンタクトホール２３
を通してアース電極２２をヒートシンク金属２４に接続
させた構造を有している。図４に示す構造は図３に示す
構造の半導体装置よりもアース電極のインダクタンスの
低減及び熱抵抗の低減等の効果を有している。
は、図３に示すようにチップを構成する化合物半導体基
板１１の外周部の表面にアース電極１２と接触している
金めっき層１３を形成し、裏面のヒートシンク金属１４
をチップ外周部において金めっき層１３に接触させた構
造を有している。又、他の構造として、図４に示すよう
に化合物半導体基板２１の側面にはヒートシンク金属２
４を存在させず、アース電極２２の直下のチップにコン
タクトホール２３を形成し、このコンタクトホール２３
を通してアース電極２２をヒートシンク金属２４に接続
させた構造を有している。図４に示す構造は図３に示す
構造の半導体装置よりもアース電極のインダクタンスの
低減及び熱抵抗の低減等の効果を有している。
【０００３】
【発明が解決しようとする課題】このような従来の半導
体装置では、特に図３に示した半導体装置では、チップ
表面の外周部に金めっき層１３が存在するため、パッケ
ージ基板１５とチップの電極をボンディングワイヤ１６
で接続する際に、金めっき層１３との接触を回避するた
めにボンディングワイヤ１６をループ形成する必要があ
り、ボンディングワイヤが長くなって入力インダクタン
スが高くなるという問題がある。又、図４に示した半導
体装置では、裏面のヒートシンク金属２４を半導体基板
２１よりも面積を大きくした場合、チップはヒートシン
ク金属２４が縮まる方向へ反るため、ヒートシンク金属
２４と半導体基板２１の接触部の半導体基板端にストレ
スが集中し、ヒートシンク金属２４と半導体基板２１に
部分的な剥がれが発生し、熱抵抗を上昇させる問題があ
る。逆に半導体基板２１よりもヒートシンク金属２４の
面積が小さい場合は、チップハンドリングの際、半導体
基板２１の端にチップ搬送治具が接触し、半導体基板２
１の端が割れ、信頼度が低下する問題が生じる。本発明
の目的は、ボンディングワイヤを短縮でき、かつチップ
の信頼性を高めることが可能なヒートシンクを有する半
導体装置を提供することにある。
体装置では、特に図３に示した半導体装置では、チップ
表面の外周部に金めっき層１３が存在するため、パッケ
ージ基板１５とチップの電極をボンディングワイヤ１６
で接続する際に、金めっき層１３との接触を回避するた
めにボンディングワイヤ１６をループ形成する必要があ
り、ボンディングワイヤが長くなって入力インダクタン
スが高くなるという問題がある。又、図４に示した半導
体装置では、裏面のヒートシンク金属２４を半導体基板
２１よりも面積を大きくした場合、チップはヒートシン
ク金属２４が縮まる方向へ反るため、ヒートシンク金属
２４と半導体基板２１の接触部の半導体基板端にストレ
スが集中し、ヒートシンク金属２４と半導体基板２１に
部分的な剥がれが発生し、熱抵抗を上昇させる問題があ
る。逆に半導体基板２１よりもヒートシンク金属２４の
面積が小さい場合は、チップハンドリングの際、半導体
基板２１の端にチップ搬送治具が接触し、半導体基板２
１の端が割れ、信頼度が低下する問題が生じる。本発明
の目的は、ボンディングワイヤを短縮でき、かつチップ
の信頼性を高めることが可能なヒートシンクを有する半
導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の裏面に設けたヒートシンク金属を、半導体
基板に開設したコンタクトホールを通して基板表面のア
ース用電極に接続させ、かつ半導体基板の外周部では半
導体基板の裏面側から厚さ方向の一部にまで突出させる
ように構成する。
半導体基板の裏面に設けたヒートシンク金属を、半導体
基板に開設したコンタクトホールを通して基板表面のア
ース用電極に接続させ、かつ半導体基板の外周部では半
導体基板の裏面側から厚さ方向の一部にまで突出させる
ように構成する。
【０００５】
【作用】本発明によれば、ヒートシンク金属は半導体基
板の外周部の表面側に存在しないため、ボンディングワ
イヤを短縮することが可能となり、かつ外周部では厚さ
方向の一部に存在するためにチップの剥がれや欠け、及
び反りを防止する。
板の外周部の表面側に存在しないため、ボンディングワ
イヤを短縮することが可能となり、かつ外周部では厚さ
方向の一部に存在するためにチップの剥がれや欠け、及
び反りを防止する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の半導体装置の一実施例の断面図であ
る。チップを構成する化合物半導体基板１には所要の素
子が形成され、その表面の複数箇所にはアース用電極２
が設けられる。このアース用電極２はチップの外周部に
は設けられていない。そして、このアース用電極２の直
下の半導体基板１にはコンタクトホール３が開設され、
このコンタクトホール３を含む半導体基板の裏面にはヒ
ートシンク金属４が形成され、コンタクトホール３を通
してアース用電極２に電気接続されている。このヒート
シンク金属４は所要の厚さに形成されるが、チップの外
周部においては、半導体基板１の裏面側を略円弧状にエ
ッチング除去し、このエッチング除去した段部５にヒー
トシンク金属４の周辺部を存在させている。即ち、ヒー
トシンク金属４はチップの外周部においては、半導体基
板１の裏面側から厚さ方向の一部にまで突出された状態
で存在されることになる。
る。図１は本発明の半導体装置の一実施例の断面図であ
る。チップを構成する化合物半導体基板１には所要の素
子が形成され、その表面の複数箇所にはアース用電極２
が設けられる。このアース用電極２はチップの外周部に
は設けられていない。そして、このアース用電極２の直
下の半導体基板１にはコンタクトホール３が開設され、
このコンタクトホール３を含む半導体基板の裏面にはヒ
ートシンク金属４が形成され、コンタクトホール３を通
してアース用電極２に電気接続されている。このヒート
シンク金属４は所要の厚さに形成されるが、チップの外
周部においては、半導体基板１の裏面側を略円弧状にエ
ッチング除去し、このエッチング除去した段部５にヒー
トシンク金属４の周辺部を存在させている。即ち、ヒー
トシンク金属４はチップの外周部においては、半導体基
板１の裏面側から厚さ方向の一部にまで突出された状態
で存在されることになる。
【０００７】図２は図１に示した半導体装置の製造方
法、特にヒートシンクの製造方法を工程順に示す断面図
である。先ず、同図（ａ）に示すように化合物半導体基
板１上にアース用電極２を有する素子を形成し、その後
半導体基板１が40μｍの厚さとなるように裏面側を研磨
する。次いで、同図（ｂ）のように、アース用電極２の
直下の半導体基板１を裏面側からエッチングし、コンタ
クトホール３を形成する。
法、特にヒートシンクの製造方法を工程順に示す断面図
である。先ず、同図（ａ）に示すように化合物半導体基
板１上にアース用電極２を有する素子を形成し、その後
半導体基板１が40μｍの厚さとなるように裏面側を研磨
する。次いで、同図（ｂ）のように、アース用電極２の
直下の半導体基板１を裏面側からエッチングし、コンタ
クトホール３を形成する。
【０００８】次に、同図（ｃ）のように、半導体基板１
の外周部を残して裏面を覆うようにレジスト６でマスク
パターンを形成し、このレジスト６をマスクに半導体基
板１を25μｍ乃至30μｍエッチングする。このエッチン
グにより、同図（ｄ）のように半導体基板１の外周部の
厚さは10μｍ乃至15μｍとなり、この外周部に円弧状の
段部５が形成される。次に、同図（ｅ）に示すように、
裏面にめっきパス用のスパッタ金属７を成長させた後に
レジスト８を塗布し、半導体基板１の厚さが10μｍ乃至
15μｍの外周部の領域にのみレジスト８が残るようにパ
ターニングする。このとき、レジスト８の膜厚は15μｍ
乃至20μｍとなる。
の外周部を残して裏面を覆うようにレジスト６でマスク
パターンを形成し、このレジスト６をマスクに半導体基
板１を25μｍ乃至30μｍエッチングする。このエッチン
グにより、同図（ｄ）のように半導体基板１の外周部の
厚さは10μｍ乃至15μｍとなり、この外周部に円弧状の
段部５が形成される。次に、同図（ｅ）に示すように、
裏面にめっきパス用のスパッタ金属７を成長させた後に
レジスト８を塗布し、半導体基板１の厚さが10μｍ乃至
15μｍの外周部の領域にのみレジスト８が残るようにパ
ターニングする。このとき、レジスト８の膜厚は15μｍ
乃至20μｍとなる。
【０００９】次いで、同図（ｆ）に示すようにレジスト
８をマスクに選択的にＡｕメッキを行いヒートシンク金
属４を10μｍ乃至20μｍの厚さに形成する。その後、同
図（ｇ）のようにヒートシンク金属４をマスクに外周部
のスパッタ金属７及び半導体基板１をエッチングするこ
とで、図１の半導体装置が完成される。
８をマスクに選択的にＡｕメッキを行いヒートシンク金
属４を10μｍ乃至20μｍの厚さに形成する。その後、同
図（ｇ）のようにヒートシンク金属４をマスクに外周部
のスパッタ金属７及び半導体基板１をエッチングするこ
とで、図１の半導体装置が完成される。
【００１０】このように形成された半導体装置は、チッ
プの外周部の側面にヒートシンク金属４が設けられてい
るが、このヒートシンク金属４は半導体基板１の表面側
には突出していないため、組立工程におけるパッケージ
基板とチップを電気接続するボンディングワイヤとヒー
トシンク金属が接触されるおそれはなく、ボンディング
ワイヤを最短でつなぐことができ、入力インダクタンス
を小さくすることが可能となる。又、チップはその外周
部の厚さ方向の一部がヒートシンク金属４により囲まれ
るために、半導体基板の欠けが低減できる。更に、この
構成により、チップの反り量は図４に示すような平坦な
ヒートシンクの構造に比べ約30％低減でき、ヒートシン
ク金属４と半導体基板１との界面の剥がれが低減でき
る。同時にチップマウント時におけるロー材等の半導体
装置の表面への流れ込みも抑制できる。
プの外周部の側面にヒートシンク金属４が設けられてい
るが、このヒートシンク金属４は半導体基板１の表面側
には突出していないため、組立工程におけるパッケージ
基板とチップを電気接続するボンディングワイヤとヒー
トシンク金属が接触されるおそれはなく、ボンディング
ワイヤを最短でつなぐことができ、入力インダクタンス
を小さくすることが可能となる。又、チップはその外周
部の厚さ方向の一部がヒートシンク金属４により囲まれ
るために、半導体基板の欠けが低減できる。更に、この
構成により、チップの反り量は図４に示すような平坦な
ヒートシンクの構造に比べ約30％低減でき、ヒートシン
ク金属４と半導体基板１との界面の剥がれが低減でき
る。同時にチップマウント時におけるロー材等の半導体
装置の表面への流れ込みも抑制できる。
【００１１】
【発明の効果】以上説明したように本発明は、半導体基
板の裏面に設けたヒートシンク金属を、半導体基板の外
周部では半導体基板の裏面側から厚さ方向の一部にまで
突出させるているので、半導体基板の外周部の表面側に
ヒートシンク金属が露呈されることはなく、実装用のボ
ンディングワイヤの短縮を可能にして入力インダクタン
スを低減できる。又、半導体装置の外周部の厚さ方向の
一部にはヒートシンク金属が存在しているため、半導体
装置における剥がれや欠けが防止でき、かつ半導体装置
の反り量を抑制することができる。
板の裏面に設けたヒートシンク金属を、半導体基板の外
周部では半導体基板の裏面側から厚さ方向の一部にまで
突出させるているので、半導体基板の外周部の表面側に
ヒートシンク金属が露呈されることはなく、実装用のボ
ンディングワイヤの短縮を可能にして入力インダクタン
スを低減できる。又、半導体装置の外周部の厚さ方向の
一部にはヒートシンク金属が存在しているため、半導体
装置における剥がれや欠けが防止でき、かつ半導体装置
の反り量を抑制することができる。
【図１】本発明の半導体装置の一実施例の断面図であ
る。
る。
【図２】図１の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
【図３】従来の半導体装置の一例を示す断面図である。
【図４】従来の半導体装置の他の例を示す断面図であ
る。
る。
１ 化合物半導体基板 ２ アース用電極 ３ コンタクトホール ４ ヒートシンク金属 ５ 段部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/34 - 23/473 H01L 21/60 301
Claims (1)
- 【請求項１】 半導体基板の裏面に半導体よりも熱伝導
率の高い材料で構成されたヒートシンク金属を有する半
導体装置において、前記ヒートシンク金属は半導体基板
に開設したコンタクトホールを通して基板表面のアース
用電極に接続され、かつ半導体基板の外周部ではヒート
シンク金属が半導体基板の裏面側から厚さ方向の一部に
まで突出するように構成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235658A JP2906762B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235658A JP2906762B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555286A JPH0555286A (ja) | 1993-03-05 |
| JP2906762B2 true JP2906762B2 (ja) | 1999-06-21 |
Family
ID=16989281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235658A Expired - Fee Related JP2906762B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906762B2 (ja) |
-
1991
- 1991-08-23 JP JP3235658A patent/JP2906762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555286A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| US4736236A (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JP2757805B2 (ja) | 半導体装置 | |
| JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2906762B2 (ja) | 半導体装置 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| US20030189249A1 (en) | Chip structure and wire bonding process suited for the same | |
| JPH11238870A (ja) | 半導体装置とその製造方法 | |
| JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
| JP2862510B2 (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP3284853B2 (ja) | 半導体装置及びその製造方法 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JP3405697B2 (ja) | 半導体チップ | |
| JPH10321667A (ja) | 半導体装置 | |
| JP2822506B2 (ja) | 半導体装置の製造方法 | |
| JPH0529506A (ja) | 半導体装置 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP2917932B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |