JPS63107049A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63107049A JPS63107049A JP61253007A JP25300786A JPS63107049A JP S63107049 A JPS63107049 A JP S63107049A JP 61253007 A JP61253007 A JP 61253007A JP 25300786 A JP25300786 A JP 25300786A JP S63107049 A JPS63107049 A JP S63107049A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor substrate
- semiconductor
- insulating film
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にビームリー
ド型の半導体装置の製造方法に関する。
ド型の半導体装置の製造方法に関する。
従来、この種の半導体装置の製造方法は、内部素子を有
する半導体基板表面上に絶縁膜を付着し、上に形成する
リードの付根からスクライブ線までが約５〜１０μｍ位
いになるようにホトレジスト膜をマスクとして酸系のエ
ツチング液の中に数分間漬けて絶縁膜を除去し、更にそ
の上にチタン・白金・金からなるリードを形成した後、
半導体基板の裏面からの選択的エツチングによって半導
体チップに分離していた。
する半導体基板表面上に絶縁膜を付着し、上に形成する
リードの付根からスクライブ線までが約５〜１０μｍ位
いになるようにホトレジスト膜をマスクとして酸系のエ
ツチング液の中に数分間漬けて絶縁膜を除去し、更にそ
の上にチタン・白金・金からなるリードを形成した後、
半導体基板の裏面からの選択的エツチングによって半導
体チップに分離していた。
第３図は従来の半導体装置の製造方法の一例を説明する
ための平面図である。
ための平面図である。
この例では、先ず、内部素子を有する半導体基板１表面
上に絶縁膜２′を形成し、更に、上に形成するリード３
の付根部分３ｂから約５〜１０μｍ外側にスクライブ線
が来るようにパターニングする。その後、その上にチタ
ン・白金・金からなる引出し部分が長さ約５〜１０μｍ
１幅約１５〜１７μｍの所定のパターンのリードを形成
する。
上に絶縁膜２′を形成し、更に、上に形成するリード３
の付根部分３ｂから約５〜１０μｍ外側にスクライブ線
が来るようにパターニングする。その後、その上にチタ
ン・白金・金からなる引出し部分が長さ約５〜１０μｍ
１幅約１５〜１７μｍの所定のパターンのリードを形成
する。
第４図（ａ）及び（ｂ）は従来の半導体装置の製造方法
の一例を説明するための工程順に示した断面図である。
の一例を説明するための工程順に示した断面図である。
従来例では、リード３を形成した後、次に、第４図（ａ
）に示すように、石英板４表面に半導体基板１の表面を
ワックス４によって貼付けた後、半導体基板１の裏面上
に所定のパターンのホトレジスト膜６を形成する。
）に示すように、石英板４表面に半導体基板１の表面を
ワックス４によって貼付けた後、半導体基板１の裏面上
に所定のパターンのホトレジスト膜６を形成する。
次に、第４図（ｂ）に示すように、ホトレジスト膜６を
マスクとして混酸液によって半導体基板１をエツチング
して半導体チップ７に分離し、更にホトレジストＭ６を
除去する。
マスクとして混酸液によって半導体基板１をエツチング
して半導体チップ７に分離し、更にホトレジストＭ６を
除去する。
最後に、石英板をホットプレート等の熱源の上に載せて
ワックスを溶かし、半導体チップ７を１個ずつ離して、
これを有機洗浄等をした後半導体装置に組立ていた。
ワックスを溶かし、半導体チップ７を１個ずつ離して、
これを有機洗浄等をした後半導体装置に組立ていた。
上述した従来の半導体装置の製造方法は、半導体基板の
表面上に絶縁膜を形成し、この絶縁膜をリードの付根か
らスクライブ線が約５〜１０μｍ位い外になるようにパ
ターニングし、続いて、リードの引出し部分が付根部分
から長さ約５０〜７０Ｊｉｍ、幅約１５〜１７μｍの所
定のパターンのチタン・白金・金からなるリードを形成
し、続いて半導体基板の表面と石英板の表面とを貼付け
た後、半導体基板の裏面に所定のパターンのホトレジス
ト膜を形成してこれをマスクとして半導体基板をエツチ
ングして半導体チップに分離していたが、絶縁膜のスク
ライブ線側が直線的でリードの下の部分では付根部分ま
でが約５〜１０μｍとあまり余裕がないので、エツチン
グ速度のばらつきによってエツチング不足の部分ができ
たりエツチング斑グ りして、エツチング斑が発生し易いという欠点がある。
表面上に絶縁膜を形成し、この絶縁膜をリードの付根か
らスクライブ線が約５〜１０μｍ位い外になるようにパ
ターニングし、続いて、リードの引出し部分が付根部分
から長さ約５０〜７０Ｊｉｍ、幅約１５〜１７μｍの所
定のパターンのチタン・白金・金からなるリードを形成
し、続いて半導体基板の表面と石英板の表面とを貼付け
た後、半導体基板の裏面に所定のパターンのホトレジス
ト膜を形成してこれをマスクとして半導体基板をエツチ
ングして半導体チップに分離していたが、絶縁膜のスク
ライブ線側が直線的でリードの下の部分では付根部分ま
でが約５〜１０μｍとあまり余裕がないので、エツチン
グ速度のばらつきによってエツチング不足の部分ができ
たりエツチング斑グ りして、エツチング斑が発生し易いという欠点がある。
本発明の半導体装置の製造方法は、内部素子を有する半
導体チップ表面上に前記内部素子と接続したリードを絶
縁膜を介して形成したビームリード型の半導体装置の製
造方法において、前記内部素子を有する半導体基板表面
上に前記絶縁膜を少くとも前記リードの下の部分が前記
リードの付根部分よりも前記リードの引出し部分側に１
０〜２０μｍ張出す形状に整形する工程、前記半導体基
板表面の上に所定のパターンの前記リードを前記絶縁膜
を介して形成する工程、絶縁性基板表面と前記半導体基
板表面とをワックスによって接着する工程、前記半導体
基板裏面に所定のパターンのホトレジスト膜を形成する
工程及び該ホトレジスト膜をマスクとして半導体基板を
エツチングして前記半導体チップに分離する工程を含ん
でなる。
導体チップ表面上に前記内部素子と接続したリードを絶
縁膜を介して形成したビームリード型の半導体装置の製
造方法において、前記内部素子を有する半導体基板表面
上に前記絶縁膜を少くとも前記リードの下の部分が前記
リードの付根部分よりも前記リードの引出し部分側に１
０〜２０μｍ張出す形状に整形する工程、前記半導体基
板表面の上に所定のパターンの前記リードを前記絶縁膜
を介して形成する工程、絶縁性基板表面と前記半導体基
板表面とをワックスによって接着する工程、前記半導体
基板裏面に所定のパターンのホトレジスト膜を形成する
工程及び該ホトレジスト膜をマスクとして半導体基板を
エツチングして前記半導体チップに分離する工程を含ん
でなる。
し実施例Ｊ
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を説明するための平面図であ
る。
る。
この実施例では、先ず、半導体基板１表面上に絶縁膜２
を付着した後、絶縁膜２をリードの付根部分３ｂからス
クライブ線側に長さ約１０〜２０μｍ２幅約１８〜２０
μｍの張出した部分２ａがリードの引出し部分３ａの下
に来るようにパターニングし、次に、リードの付根３ｂ
からスクライブ線側に長さ約５〜１０μｍ２幅約１５〜
１７μｍの所定のパターンのチタン・白金・金等の金属
からなるリード３を形成する。
を付着した後、絶縁膜２をリードの付根部分３ｂからス
クライブ線側に長さ約１０〜２０μｍ２幅約１８〜２０
μｍの張出した部分２ａがリードの引出し部分３ａの下
に来るようにパターニングし、次に、リードの付根３ｂ
からスクライブ線側に長さ約５〜１０μｍ２幅約１５〜
１７μｍの所定のパターンのチタン・白金・金等の金属
からなるリード３を形成する。
第２図（ａ）及び（ｂ）は本発明の一実施例を説明する
ための工程順に示し、た断面図である。
ための工程順に示し、た断面図である。
次に、第２図（ａ＞に示すように、リードを形成した半
導体基板１を表面が下になるように裏返して、例えばス
カイコート等のワックス５を用いて石英板４表面に貼付
け、続いて半導体基板１の裏面にホトレジスト膜６を塗
布し、これを目合・露光によって半導体チップに分離す
るためのマスクに形成する。
導体基板１を表面が下になるように裏返して、例えばス
カイコート等のワックス５を用いて石英板４表面に貼付
け、続いて半導体基板１の裏面にホトレジスト膜６を塗
布し、これを目合・露光によって半導体チップに分離す
るためのマスクに形成する。
次に、第４図（ｂ）に示すように、石英板４に貼付けた
半導体基板１を数枚ずつ混酸液の中に数分同情はリード
３上の絶縁膜２が出るように半導体基板１を表面からエ
ツチング除去し半導体チップ７に分離する。
半導体基板１を数枚ずつ混酸液の中に数分同情はリード
３上の絶縁膜２が出るように半導体基板１を表面からエ
ツチング除去し半導体チップ７に分離する。
以降、従来例と同様通常の工程を経て、半導体チップ７
を備えた半導体装置を組立てることができる。
を備えた半導体装置を組立てることができる。
以上説明したように本発明は、絶縁膜のパターンをリー
ドの付根からスクライブ線側に約１０〜２０μｍ張出し
て余裕をもたせる事によって、混酸液で半導体チップに
エツチング分離するときに、エッチ拠ング速度の斑を考
慮して、絶縁膜が完全に出る様に少しオーバぎみにエツ
チングしても、リードの付根が露出されることがなくな
り、製造工程の歩留りが改善されると共にビームリード
型の半導体装置の信頼性も向上するという効果がある。
ドの付根からスクライブ線側に約１０〜２０μｍ張出し
て余裕をもたせる事によって、混酸液で半導体チップに
エツチング分離するときに、エッチ拠ング速度の斑を考
慮して、絶縁膜が完全に出る様に少しオーバぎみにエツ
チングしても、リードの付根が露出されることがなくな
り、製造工程の歩留りが改善されると共にビームリード
型の半導体装置の信頼性も向上するという効果がある。
又、エツチング斑に対する余裕があるので、従来に比べ
てエツチング除去をする半導体基板の処理枚数を増やす
ことが出来、生産性が向上するという効果もある。
てエツチング除去をする半導体基板の処理枚数を増やす
ことが出来、生産性が向上するという効果もある。
第１図は本発明の一実施例を説明するための平面図、第
２図（ａ）及び（ｂ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第３図は従来の半導体装置
の製造方法の一例を説明するための平面図、第４図（ａ
）及び（ｂ）は従来の半導体装置の製造方法の一例を説
明するための工程順に示した断面図である。 １・・・半導体基板、２．２′・・・絶縁膜、２ａ・・
・張出した部分、３・・・リード、３ａ・・・引出し部
分、３ｂ・・・付根部分、４・・・石英板、５・・・ワ
ックス、６・・・ホトレジスト膜、７・・・半導体チッ
プ。 第１ス 第３区
２図（ａ）及び（ｂ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第３図は従来の半導体装置
の製造方法の一例を説明するための平面図、第４図（ａ
）及び（ｂ）は従来の半導体装置の製造方法の一例を説
明するための工程順に示した断面図である。 １・・・半導体基板、２．２′・・・絶縁膜、２ａ・・
・張出した部分、３・・・リード、３ａ・・・引出し部
分、３ｂ・・・付根部分、４・・・石英板、５・・・ワ
ックス、６・・・ホトレジスト膜、７・・・半導体チッ
プ。 第１ス 第３区
Claims (1)
- 内部素子を有する半導体チップ表面上に前記内部素子
と接続したリードを絶縁膜を介して形成したビームリー
ド型の半導体装置の製造方法において、前記内部素子を
有する半導体基板表面上に前記絶縁膜を少くとも前記リ
ードの下の部分が前記リードの付根部分よりも前記リー
ドの引出し部分側に１０〜２０μｍ張出す形状に整形す
る工程、前記半導体基板表面の上に所定のパターンの前
記リードを前記絶縁膜を介して形成する工程、絶縁性基
板表面と前記半導体基板表面とをワックスによって接着
する工程、前記半導体基板裏面に所定のパターンのホト
レジスト膜を形成する工程及び該ホトレジスト膜をマス
クとして半導体基板をエッチングして前記半導体チップ
に分離する工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253007A JPS63107049A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253007A JPS63107049A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107049A true JPS63107049A (ja) | 1988-05-12 |
Family
ID=17245190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253007A Pending JPS63107049A (ja) | 1986-10-23 | 1986-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107049A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109010A (ja) * | 2005-10-13 | 2007-04-26 | Fujitsu Ltd | データ記憶装置 |
-
1986
- 1986-10-23 JP JP61253007A patent/JPS63107049A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109010A (ja) * | 2005-10-13 | 2007-04-26 | Fujitsu Ltd | データ記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| US5118584A (en) | Method of producing microbump circuits for flip chip mounting | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPS63107049A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| US4676864A (en) | Bonding method of semiconductor device | |
| JPH0642363Y2 (ja) | 薄膜回路基板 | |
| JPH07120642B2 (ja) | 半導体装置およびその製造方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP2678479B2 (ja) | 半導体装置の製造方法 | |
| JPS62285459A (ja) | チツプ状電子素子の配線方法 | |
| JPS6066452A (ja) | 半導体素子の製造方法 | |
| JPS5450163A (en) | Method of manufacturing semiconductor unit | |
| JPH04275441A (ja) | 半導体チップの製造方法 | |
| JPS63175444A (ja) | 半導体装置の製造方法 | |
| JPH04144245A (ja) | 半導体装置 | |
| JPH03174731A (ja) | 集積回路装置用バンプ電極およびその製造方法 | |
| JPH01129427A (ja) | 半導体装置 | |
| JPS61124145A (ja) | 半導体装置の製造方法 | |
| JPH05114556A (ja) | 集積回路の製造に適したフオトレジストパターンの形成方法 |