JPH0642363Y2 - 薄膜回路基板 - Google Patents

薄膜回路基板

Info

Publication number
JPH0642363Y2
JPH0642363Y2 JP15044089U JP15044089U JPH0642363Y2 JP H0642363 Y2 JPH0642363 Y2 JP H0642363Y2 JP 15044089 U JP15044089 U JP 15044089U JP 15044089 U JP15044089 U JP 15044089U JP H0642363 Y2 JPH0642363 Y2 JP H0642363Y2
Authority
JP
Japan
Prior art keywords
thin film
circuit board
film circuit
film
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15044089U
Other languages
English (en)
Other versions
JPH0388371U (ja
Inventor
康秀 黒田
利夫 熊井
健一郎 坪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15044089U priority Critical patent/JPH0642363Y2/ja
Publication of JPH0388371U publication Critical patent/JPH0388371U/ja
Application granted granted Critical
Publication of JPH0642363Y2 publication Critical patent/JPH0642363Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔概要〕 半田の流れ止めを備える薄膜回路基板に関し、表裏貫通
するビアホール及びその表裏周囲に半田の流れ止めを被
着することを目的とし、 絶縁基板の表面に薄膜回路パターンと、裏面に接地用導
体パターンと、該両パターンを接続する表裏貫通のビア
ホールとを備える薄膜回路基板において、前記ビアホー
ルの内面及びその表裏周囲に半田濡れが悪く且つダイボ
ンディング時の加熱温度より高い耐熱性を有する金属ま
たは金属化合物系レジスト膜(1e)を被着し構成する。
〔産業上の利用分野〕
本考案は薄膜回路基板に係り、半田の流れ止めを備える
回路パターン構成に関する。
〔従来の技術〕
第3図(a),(b)の要部側断面図及びその平面図に
示すように、例えば、高周波を扱う混成集積回路モジュ
ールを製作するのに用いる薄膜回路基板11は、信号の高
速化、高密度実装化に伴い発熱量が増大し放熱のよいセ
ラミックなどの耐熱性の絶縁基板11′を用いている。
絶縁基板11′はその表面にフットプリント11cを含む薄
膜回路パターン(図示略)を、裏面に接地用導体パター
ン11aを、さらにフットプリント11cと接地用導体パター
ン11aとを接続する表裏貫通する中空のビアホール11bを
備える。その絶縁基板11′に半導体素子(ベアチップ)
を含む電子部品15を実装した後、それを金属筐体12に収
納し混成集積回路モジュールを完成する。そして、接地
を十分にするため裏面は全面を接地用導体パターン11a
とし金属筐体12の底部内面に密着半田付けしている。
その際に、溶融半田13がビアホール11bを通り近傍のフ
ットプリント11cに流れ出し付着する問題があった。そ
のため、パターン形成後、半田が付着してはならない部
分に有機樹脂系のレジスト膜(図示略)を印刷塗布して
いる。
そして、実装する半導体素子15は通常、金−シリコン接
合材(約400℃で熱圧着接合)、あるいは金−錫接合材
(約310℃で熱圧着接合)などの共晶合金でダイボンデ
ィング固着し、その電極15aはワイヤ14でボンディング
接続している。
〔考案が解決しようとする課題〕
しかしながら、このような有機樹脂系のレジスト膜を塗
布した上記薄膜回路基板によれば、ダイボンディング時
の熱により近傍のレジスト膜が熱劣化し(一般の有機樹
脂系レジスト膜の耐熱温度は230℃、約10秒間であり、
比較的耐熱温度の高いポリイミド樹脂でも280℃、約30
秒間で、熱圧着温度より低い)、剥離し易くなる。
そのため、薄膜回路基板11の接地用導体パターン11aを
金属筐体12に密着半田付けする際、溶融半田13が裏面か
らビアホール11bを通って表面に出てワイヤボンディン
グされたフットプリント11cに流れ拡散し〔レジスト膜
(図示略)は剥離し易く流れ止めの効果を失っているた
め〕、近傍のフットプリント11c-1と短絡したり、ワイ
ヤ14の断線などの原因となるといった問題があった。
上記問題点に鑑み、本考案は表裏貫通するビアホール及
びその表裏周囲に半田の流れ止めを被着した薄膜回路基
板を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本考案の薄膜回路基板にお
いては、ビアホールの内面及びその表裏周囲に半田濡れ
が悪く且つダイボンディング時の加熱温度より高い耐熱
性を有する金属膜または金属化合物系レジスト膜を被着
し構成する。
〔作用〕
ビアホールの内面及びその表裏周囲に半田濡れが悪く且
つダイボンディング時の加熱温度より高い耐熱性を有す
る金属または金属化合物系レジスト膜を被着することに
より、従来一般に用いられている有機樹脂系レジスト膜
のようにダイボンディング時に熱劣化することはなくな
るため、レジスト機能を維持し半田付けの際、溶融半田
がビアホールを通り表面に流れ出てその周辺部に拡散す
るのを阻止することができる。
〔実施例〕
以下図面に示した実施例の基づいて本考案の要旨を詳細
に説明する。
第1図の実装状態を示す要部側断面図のように薄膜回路
基板1は、従来同様に耐熱性の絶縁基板、即ちセラミッ
ク基板1′の表面にフットプリント1cを含む薄膜回路パ
ターン(図示略)と、裏面に接地用導体パターン1aと、
フットプリント1cの真近にあってフットプリント1cと接
地用導体パターン1aとを接続する表裏貫通のビアホール
1bとを備え、さらに本実施例ではワイヤ4をボンディン
グするフットプリント1cと電子部品5、例えば半導体素
子の搭載部1dを除き、半田が付着してはならないビアホ
ール1bの内面及びその表裏周囲に半田3の濡れが悪く且
つダイボンディング時の加熱温度より高い耐熱性を有す
る金属のレジスト膜(1e)、例えばニクロム膜を被着し
て構成する。
つぎに、セラミック基板1′にニクロム膜1eを被着する
方法を工程順に示す第2図(a),〜(i)の側断面図
を用いて以下説明する。
(a)図の導体膜の蒸着工程に示すように、まずビアホ
ール下孔1b′を開けたセラミック基板1′のビアホール
下孔1b′を含む表裏面全面に金等の導体膜1a′,1c′を
真空蒸着する。
つぎに、(b)図のニクロム膜の蒸着工程に示すよう
に、ビアホール下孔1b′を含め導体膜1a′,1c′の上に
ニクロム膜1eをそれぞれ真空蒸着する。
つぎに、(c)図のホトレジスト塗布工程に示すよう
に、ニクロム膜1eの上にホトレジスト1f-1を塗布しベー
キングする。
つぎに、(d)図の露光、現像工程に示すように、ビア
ホール1b及びその表裏周囲にホトレジスト1f-1を残すパ
ターンを有するマスク(図示略)を用いて表裏面のホト
レジスト1f-1をそれぞれ露光し、表裏面同時に現像す
る。
つぎに、(e)図のニクロム膜のエッチング工程に示す
ように、要部に残されたホトレジスト1f-1をマスクにし
てニクロム膜1eをエッチングし、導体膜1a′,1c′を露
出する。
つぎに、(f)図のホトレジスト塗布工程に示すよう
に、再度、表面全面にホトレジスト1f-2を塗布しベーキ
ングする。
つぎに、(g)図の露光、現像工程に示すように所望の
フットプリントを含む薄膜回路パターン(図示略)に対
応するマスク(図示略)を用いて表面のホトレジスト1f
-2を露光し、現像する。
つぎに、(h)図の導体膜のエッチング工程に示すよう
に、パターニングされたホトレジスト1f-2をマスクにし
て導体膜1a′をエッチングし表面にフットプリント1cを
含む薄膜回路パターン(図示略)を形成する。
つぎに、(i)図のホトレジスト剥離工程に示すよう
に、マスクにした表裏面のホトレジスト1f-2を剥離し、
ビアホール1b及びその周囲、裏面の接地用導体パターン
1aを露出して薄膜回路基板1を完成する。
完成した薄膜回路基板1は、第1図に示したように半導
体素子5を搭載部1dに従来同様に共晶合金接合材でダイ
ボンディングし、その電極5aはワイヤ4でボンディング
接続する。
さらに、その他の電子部品(図示略)を実装した薄膜回
路基板1は、従来同様に金属筐体2の底部内面に裏面の
接地用導体パターン1aを密着半田3付けし収納すること
により混成集積回路モジュールを完成する。
なお、上記説明のニクロム膜の被着方法は、セラミック
基板に最初から薄膜回路パターンを形成するとともにニ
クロム膜を被着する方法であるが、薄膜回路パターンな
どが既に形成してある回路基板にも応用することができ
る。即ち、表裏面にニクロム膜を蒸着し、ホトレジスト
を塗布し露光、現像、エッチングによりビアホール及び
その周囲にニクロム膜を残し、薄膜回路パターンを露出
して完成する。あるいは、ニクロム膜の下にホトレジス
トを塗布し公知のリフトオフ法を用いて不要のニクロム
膜を除去し製作することもできる。また、上記説明のニ
クロム膜の真空蒸着の替わりに同様に半田濡れが悪く且
つダイボンディング時の加熱温度より高い耐熱性を有す
るレジスト膜、例えば窒化金属である窒化タンタル膜を
スパッタリングし同様の方法で形成してもよい。
このように、本考案の薄膜回路基板は、ビアホールの内
面及びその周囲に半田濡れが悪く且つ耐熱性の高いニク
ロム膜などの金属膜や窒化タンタル膜などの金属化合物
系レジスト膜を被着することにより、金属または金属化
合物系レジスト膜の耐熱温度が約450℃以上あってダイ
ボンディング時の加熱温度310℃〜400℃より高い耐熱性
があることからダイボンディングの際に熱劣化すること
はなくなる。したがって、第1図に示したように半田付
けの際、溶融半田が裏面からビアホールを抜け表面に流
れ出てその周囲に拡散するのを阻止することができ、近
傍のフットプリントに半田が付着することはなくなる。
また、半田付着によるフットプリント間の短絡やワイヤ
の切断等の障害をなくすことができる。
〔考案の効果〕
以上、詳述したように本考案によれば、半田濡れの悪い
金属膜からなるレジスト膜は従来の有機樹脂系レジスト
膜に比べ耐熱性があり、熱劣化することなく半田の流れ
止めを確実に行うことができるため、パターン設計時、
ビアホールの近くまでフットプリントを設けることがで
きるので高密度配線が可能となり、集積度の高い混成集
積回路モジュールを提供することができるといった実用
上極めて有用な効果を発揮する。
【図面の簡単な説明】
第1図は本考案による実装状態を示す一実施例の要部側
断面図、 第2図(a),〜(i)は第1図のレジスト膜の被着方
法の一実施例を工程順に示す要部側断面図、 第3図(a),(b)は従来技術による実装状態を示す
要部側断面図及びその平面図である。 図において、 1は薄膜回路基板、 1′は絶縁基板(セラミック基板)、 1aは接地用導体パターン、 1bはビアホール、 1cはフットプリント、 1eは金属膜(ニクロム膜)を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】絶縁基板(1′)の表面に薄膜回路パター
    ンと、 裏面に接地用導体パターン(1a)と該両パターンを接続
    する表裏貫通のビアホール(1b)とを備える薄膜回路基
    板において、 前記ビアホール(1b)の内面及びその表裏周囲に半田濡
    れが悪く且つダイボンディング時の加熱温度より高い耐
    圧性を有する金属または金属化合物系レジスト膜(1e)
    を被着することを特徴とする薄膜回路基板。
JP15044089U 1989-12-26 1989-12-26 薄膜回路基板 Expired - Lifetime JPH0642363Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15044089U JPH0642363Y2 (ja) 1989-12-26 1989-12-26 薄膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15044089U JPH0642363Y2 (ja) 1989-12-26 1989-12-26 薄膜回路基板

Publications (2)

Publication Number Publication Date
JPH0388371U JPH0388371U (ja) 1991-09-10
JPH0642363Y2 true JPH0642363Y2 (ja) 1994-11-02

Family

ID=31696787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15044089U Expired - Lifetime JPH0642363Y2 (ja) 1989-12-26 1989-12-26 薄膜回路基板

Country Status (1)

Country Link
JP (1) JPH0642363Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553123B1 (ko) * 2022-09-08 2023-07-11 주식회사 에이플렉스 칩의 손상이 방지된 연성인쇄회로기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966810B2 (ja) * 2007-07-13 2012-07-04 シャープ株式会社 素子搭載基板、電子部品、発光装置、液晶バックライト装置、電子部品の実装方法
JP2019145546A (ja) * 2018-02-16 2019-08-29 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553123B1 (ko) * 2022-09-08 2023-07-11 주식회사 에이플렉스 칩의 손상이 방지된 연성인쇄회로기판

Also Published As

Publication number Publication date
JPH0388371U (ja) 1991-09-10

Similar Documents

Publication Publication Date Title
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
KR100540524B1 (ko) 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치, 회로기판 및 전자 기기
US6025995A (en) Integrated circuit module and method
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JPH1041434A (ja) 半導体装置およびその製造方法
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
JP3053675B2 (ja) 半導体装置およびその製造方法
JPH0642363Y2 (ja) 薄膜回路基板
JP3520764B2 (ja) 半導体装置およびその製造方法
JPH0864635A (ja) 半導体装置
JPH02209742A (ja) テープ自動化ボンディングプロセス用の金/錫共晶ボンディング
JP3410651B2 (ja) 半導体装置及びその製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JPH03101233A (ja) 電極構造及びその製造方法
JP2946644B2 (ja) 金属突起電極の形成方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JP2684757B2 (ja) 半導体装置パッケージ
JP2661158B2 (ja) リードパターンの形成方法
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JP3798765B2 (ja) 半導体装置の製造方法
JPH0855873A (ja) 電子組立体及び処理方法
JPH04314382A (ja) 配線基板の製造方法
JP3480005B2 (ja) 半導体装置搭載用基板