KR102553123B1 - 칩의 손상이 방지된 연성인쇄회로기판 - Google Patents

칩의 손상이 방지된 연성인쇄회로기판 Download PDF

Info

Publication number
KR102553123B1
KR102553123B1 KR1020220113892A KR20220113892A KR102553123B1 KR 102553123 B1 KR102553123 B1 KR 102553123B1 KR 1020220113892 A KR1020220113892 A KR 1020220113892A KR 20220113892 A KR20220113892 A KR 20220113892A KR 102553123 B1 KR102553123 B1 KR 102553123B1
Authority
KR
South Korea
Prior art keywords
pattern
chip
substrate
circuit board
printed circuit
Prior art date
Application number
KR1020220113892A
Other languages
English (en)
Inventor
배성훤
이영호
Original Assignee
주식회사 에이플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이플렉스 filed Critical 주식회사 에이플렉스
Priority to KR1020220113892A priority Critical patent/KR102553123B1/ko
Application granted granted Critical
Publication of KR102553123B1 publication Critical patent/KR102553123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 실장된 칩의 저면을 패턴으로 지지하여 칩의 손상이 방지된 연성인쇄회로기판에 관한 것이다.
본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판은, 가요성 재질의 절연필름으로 이루어지는 기판(11); 상기 기판(11)의 상부면에 정해진 패턴으로 패터닝되는 상부패턴(12); 및 상기 기판(11)의 저면에 정해진 패턴으로 패터닝되는 하부패턴(15);을 포함하는 연성인쇄회로기판에 있어서, 상기 기판(11)의 상부면에 상기 상부패턴(12)에 전기적으로 연결되는 칩(20)이 장착되고, 상기 기판(11)의 저면에 상기 칩(20)의 하방을 통과하는 패턴지지부가 패터닝되는 것을 특징으로 한다.

Description

칩의 손상이 방지된 연성인쇄회로기판{FLEXIBLE PRINTED CIRCUIT BOARD PREVENTED DEMAGE OF MOUNTED CHIP}
본 발명은 실장된 칩의 저면을 패턴으로 지지하여 칩의 손상이 방지된 연성인쇄회로기판에 관한 것이다.
PCB(Printed　Circuit　Board)는 기판에 소자를 연결하는 회로가 형성된 형태로 제공됨으로써, 정해진 위치에 소자를 실장하여, 정해진 기능을 발휘하는 전기/전자부품이 되도록 한다.
한편, 상기 PCB는 유연성이 없고, 두껍기 때문에, 기판을 필름 형태로 제공하고, 상기 기판에 회로를 형성(Cu Etching)한 연성인쇄회로기판(FPCB; Flexible　Printed　Circuit　Board)이 활용되고 있다.
예컨대, 전기자동차의 배터리 내의 온도를 감지하기 위하여, 상기 배터리의 온도를 측정하는 서미스터칩(120)을 상기 연성인쇄회로기판(110)에 실장하고, 상기 연성인쇄회로기판(110)을 BMS(Battery Management System)에 연결하여 배터리 온도 감지 회로를 구성하고, 상기 BMS가 상기 배터리의 온도를 입력받아, 상기 배터리를 제어한다.
상기 서미스터칩(120)은 상기 연성인쇄회로기판(110)의 일측면에 실장된다. 예컨대, 도 1에는 정해진 패턴이 인쇄된 상기 연성인쇄회로기판(110)의 상부면에 상기 서미스터칩(120)이 솔더링에 의해 실장된다. 상기 연성인쇄회로기판(110)의 상부면과 저면에 미리 설정된 형태로 각각 패턴(112)(115)이 형성(Cu Etching)된다. 이때, 상기 연성인쇄회로기판(110)의 상부면에 인쇄되는 상부패턴(112)과 상기 연성인쇄회로기판(110)의 저면에 인쇄되는 하부패턴(115)이 서로 상하 대칭되는 형태로 형성된다. 상기 서미스터칩(120)은 상기 연성인쇄회로기판(110)의 상부면에 상부스페이스(113)를 걸치도록 한 정해진 부위(A)에 솔더링으로 실장되고, 상기 서미스터칩(120)은 솔더(112a)를 통하여 상기 상부패턴(112)에 고정된다. 상기 상부패턴(112)과 상기 하부패턴(115)이 상하 대칭이기 때문에, 상기 연성인쇄회로기판(110)의 저면에서는 상기 하부패턴(115)뿐만 아니라 패턴이 형성되지 않는 하부스페이스(116)도 상기 상부스페이스(113)의 하방에 위치하게 된다.
이에 따라, 상기 연성인쇄회로기판(110)에 외력이 가해지는 경우, 상기 연성인쇄회로기판(110)과 상기 서미스터칩(120)에 반력이 작용하여, 상기 서미스터칩(120)이 손상된다. 상기 연성인쇄회로기판(110)은 상기 서미스터칩(120)이 실장된 상태에서 다이(131)에서 펀치(133)로 둘레가 가공되는 경우, 상기 연성인쇄회로기판(110)에 외력이 작용하여, 상기 연성인쇄회로기판(110)의 중간부분은 상기 펀치(133)의 작동방향과 반대방향으로 반력이 작용하여 변형이 발생한다. 이러한 변형은 상기 서미스터칩(120)에 손상을 유발한다.
즉, 도 3에 도시된 바와 같이, 상기 서미스터칩(120)의 저면에 상기 상부스페이스(113)와 상기 하부스페이스(116)가 위치하여, 상기 서미스터칩(120)의 저면이 지지되지 못하여, 크랙과 같은 손상이 발생한다(도 3 참조). 비록 상기 연성인쇄회로기판(110)은 최상층과 최하층에 각각 상부보호커버층(114)과 하부커버층(117)으로 보호되고, 상기 서미스터칩(120)의 측면 및 상부가 컨포멀 코팅(118)으로 지지되지만, 상기 서미스터칩(120)의 저면이 지지되지 못하여 손상이 발생한다.
이와 같이, 상기 연성인쇄회로기판(110)에서는 상기 칩(120)의 저면이 지지되지 않아, 상기 연성인쇄회로기판(110)의 가공 시 또는 기기에 장착되어 사용 중, 상기 연성인쇄회로기판(110)에 가해지는 외력에 의해 상기 칩(120)이 크랙과 같은 손상이 발생하는 문제점이 있었다.
KR 10-2004-0063029 A (2004.07.12, 명칭 : 이미지 센서 및 그 제조방법)
본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로서, 연성인쇄회로기판의 저면에 연성인쇄회로기판의 실장되는 칩의 저면을 지지하는 패턴이 형성된 칩의 손상이 방지된 연성인쇄회로기판을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판은, 가요성 재질의 절연필름으로 이루어지는 기판; 상기 기판의 상부면에 정해진 패턴으로 패터닝되는 상부패턴; 및 상기 기판의 저면에 정해진 패턴으로 패터닝되는 하부패턴;을 포함하는 연성인쇄회로기판에 있어서, 상기 기판의 상부면에 상기 상부패턴에 전기적으로 연결되는 칩이 장착되고, 상기 기판의 저면에 상기 칩의 하방을 통과하는 패턴지지부가 패터닝되는 것을 특징으로 한다.
상기 패턴지지부는, 상기 상부패턴 사이에서 상기 상부패턴을 서로 분리하는 상부스페이스의 저면에 형성되는 것을 특징으로 한다.
상기 패턴지지부는, 상기 하부패턴이 상기 칩의 저면에 형성되는 것을 특징으로 한다.
상기 패턴지지부는 상기 칩의 폭보다 큰 폭으로 형성되는 것을 특징으로 한다.
상기 패턴지지부의 측방에 형성되는 하부패턴은, 상기 칩이 실장된 상기 상부패턴과 전기적으로 연결되는 부위를 포함하도록 상기 기판의 저면에 패터닝되는 것을 특징으로 한다.
상기 패턴지지부는 정해진 폭으로 형성되다가 상기 칩이 실장되는 부위에서 폭이 넓어지도록 형성되는 것을 특징으로 한다.
상기 패턴지지부는, 상기 기판의 저면에 정해진 길이만큼 형성되고 상기 하부패턴과 전기적으로 분리되는 더미패턴을 포함하는 것을 특징으로 한다.
상기 더미패턴은, 상기 기판의 저면에서 상기 하부패턴 사이에 형성된 하부스페이스에 패터닝되는 것을 특징으로 한다.
상기 더미패턴은, 상기 기판의 저면에서 상기 하부패턴과 일정 간격을 형성하는 것을 특징으로 한다.
상기 더미패턴은, 상기 칩의 중심의 하방을 통과하도록 패터닝되는 것을 특징으로 한다.
상기 하부패턴 중에서 상기 칩을 접지하는 하부패턴은 상기 칩을 우회하도록 패터닝되어, 상기 상부패턴에 전기적으로 연결되는 것을 특징으로 한다.
상기 상부패턴은 상기 기판에서 상기 칩이 실장되는 부위를 제외한 부위에서는 상기 기판의 측단에 가까워지도록 우회하다가, 상기 칩이 실장되는 부위로 패턴이 형성되도록 패터닝되는 것을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명의 칩의 손상이 방지된 연성인쇄회로기판에 따르면, 칩이 실장되는 부위에서 기판의 저면에 하부패턴이나 더미패턴이 패터닝됨으로써, 상기 기판의 저면을 지지한다.
상기 하부패턴과 상기 더미패턴에 의해 상기 기판의 저면이 지지됨에 따라, 상기 연성인쇄회로기판의 둘레(외형)의 가공시 상기 칩에 작용하는 반력을 지지하여 변형을 방지함으로써, 상기 칩이 손상되는 현상을 방지할 수 있다.
또한, 상기 하부패턴의 폭을 넓게 하거나 상기 더미패턴을 형성하는 과정에 별도의 공정으로 진행되는 것이 아니라, 상기 기판의 저면에 하부패턴을 패터닝할 때, 함께 진행되므로, 생산성의 저하를 유발하지 않으면서, 칩의 손상을 방지하는 효과를 얻을 수 있다.
도 1은 종래기술에 따른 연성인쇄회로기판의 상부면과 저면에 패턴이 형성된 상태를 도시한 평면도 및 저면도.
도 2는 종래기술에 따른 연성인쇄회로기판의 둘레가 다이에서 펀치로 가공되는 상태를 도시한 단면도.
도 3은 종래기술에 따른 연성인쇄회로기판에 실장된 칩이 손상된 상태를 도시한 단면도.
도 4는 본 발명의 일 실시예에 따른 칩의 손상이 방지된 연성인쇄회로기판에 패턴이 형성된 상태를 도시한 평면도 및 저면도.
도 5는 본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판에 칩이 실장된 상태를 도시한 단면도.
도 6은 본 발명의 다른 실시예에 따른 칩의 손상이 방지된 연성인쇄회로기판에 패턴이 형성된 상태를 도시한 평면도 및 저면도.
도 7은 본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판에 실제 패턴이 형성된 상태를 도시한 평면도 및 저면도.
이하 첨부된 도면을 참조로 하여 본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판에 대하여 자세히 설명하기로 한다.
본 발명에 따른 칩의 손상이 방지된 연성인쇄회로기판은, 가요성 재질의 절연필름으로 이루어지는 기판(11)과, 상기 기판(11)의 상부면에 정해진 패턴으로 패터닝되는 상부패턴(12)과, 상기 기판(11)의 저면에 정해진 패턴으로 패터닝되는 하부패턴(15)을 포함하고, 상기 기판(11)의 상부면에 상기 상부패턴(12)에 전기적으로 연결되는 칩(20)이 장착되며, 상기 기판(11)의 저면에 상기 칩(20)의 하방을 통과하는 패턴지지부가 패터닝된다.
기판(11)은 가요성 재질의 절연필름으로 이루어진다. 상기 기판이 절연필름으로 이루어지기 때문에, 연성인쇄회로기판(10)은 유연성을 갖는다.
상기 기판(11)의 상부면과 저면에 각각 정해진 패턴이 패터닝된다.
상기 기판(11)의 상부면에는 정해진 패턴으로 상부패턴(12)이 패터닝된다. 상기 기판(11)의 상부면에 도전성물질로 상기 상부패턴(12)을 패터닝하여, 상기 연성인쇄회로기판(10)에 각종 소자가 실장됨으로써 정해진 기능을 발휘하는 전기/전자부품이 된다.
상기 기판(11)의 상부면에서 상기 상부패턴(12)이 패터닝되지 않은 부위는 상부스페이스(13)가 된다. 즉, 서로 인접한 상부패턴(12) 사이의 공간이 상부스페이스(13)가 된다.
상기 기판(11)의 저면에도 정해지 패턴으로 하부패턴(15)이 패터닝된다. 상기 상부패턴(12)과 마찬가지로 상기 하부패턴(15)도 도전성물질을 상기 기판(11)의 저면에 패터닝하여 이루어진다.
상기 상부패턴(12)에서 정해진 부위(A)에 칩(20)과 같은 소자가 실장된다. 예컨대, 전기자동차의 배터리의 온도를 측정하기 위한 서미스터칩(20)이 상기 상부패턴(12)에 솔더링으로 실장되어 솔더(12)에 의해 고정된다. 상기 칩(20)은 양단이 서로 이격된 상기 상부패턴(12)에 각각 연결됨으로써, 상기 칩(20)이 연결된 회로를 구성하게 된다.
상기 칩(20)의 측면은 컨포멀 코팅(18)에 의해 지지된다. 또한 최상층에 상기 칩(20)을 보호하기 위한 상부보호커버층(14)이 구비되거나, 최하층에 하부커버층(17)이 구비될 수 있다.
한편, 본 발명에서는 상기 칩(20)의 손상을 방지하기 위하여, 상기 기판(11)의 저면에 상기 칩(20)의 하방을 통과하여 패턴의 형태로서 상기 기판(11)을 지지하는 패턴지지부가 형성되도록 한다. 상기 패턴지지부는 상기 기판(11)의 저면에 패터닝되는 상기 하부패턴(15)의 일부가 되도록 하거나, 상기 하부패턴(15)과 별도로 패터닝될 수 있다.
상기 패턴지지부는 상기 기판(11)의 저면에 패터닝됨으로써, 상기 기판(11)의 둘레(외형)가 외형가공 툴에 의해 가공될 때 상기 기판(11)을 지지하도록 한다. 상기 패턴지지부는 상기 상부스페이스(13)의 하방에 위치한다. 상기 패턴지지부에 의해 상기 기판(11)의 저면이 지지되므로, 상기 기판(11) 및 상기 칩(20)의 변형을 저지함으로써, 상기 칩(20)의 손상을 방지한다.
상기 패턴지지부의 일례로서, 상기 하부패턴(15)과 같은 형태로 패터닝되거나, 상기 하부패턴(15) 중 어느 하나가 되도록 한다.
도 4 및 도 5에는 상기 하부패턴(15) 중 어느 하나가 상기 패턴지지부가 되도록 한 예가 도시되어 있는 바, 먼저 상기 하부패턴(15) 중 어느 하나가 상기 패턴지지부가 되는 실시 예에 대하여 설명하기로 한다.
상기 패턴지지부가 상기 칩(20)의 하방을 통과하도록 상기 기판(11)의 저면에 패터닝되도록 한다.
이때, 상기 패턴지지부의 폭을 상기 칩(20)의 폭보다 크게 형성되도록 함으로써, 상기 기판(11)의 저면이 상기 패턴지지부에 의해 지지되도록 한다. 또한, 상기 패턴지지부는 정해진 폭으로 형성되다가 상기 칩(20)이 실장되는 부위에서 폭이 넓어지도록 형성된다. 상기 패턴지지부가 상기 칩(20)이 실장되는 부위에서 폭이 넓어지도록 형성되기 때문에, 상기 칩(20)의 하방에 패턴이 형성되지 않는 패턴 스페이스가 없도록 한다.
아울러, 상기 패턴지지부의 측방에 형성되는 상기 하부패턴(15)은 상기 칩(20)이 실장된 상기 상부패턴(12)과 전기적으로 연결되는 하부패턴(15)을 포함하도록 패터닝된다.
만약, 상기 하부패턴(15) 중 어느 하나가 상기 패턴지지부가 된다면, 도 4에 도시된 바와 같이, 상기 하부패턴(15)은 상기 하부패턴(15)은 정해진 폭으로 형성되다가 상기 칩(20)이 실장되는 부위(A)에서 폭이 넓어지도록 형성되도록 한다. 상기 칩(20)이 실장되는 부위에서 폭이 넓어지도록 형성되기 때문에, 패턴 스페이스가 없어져, 상기 칩(20)의 저면이 지지된다.
또한, 상기 칩(20)의 하방에 패터닝되는 하부패턴(15)은 상기 칩(20)이 상기 상부패턴(12)과 전기적으로 연결되는 부위를 포함하도록 패터닝된다.
이에 따라, 상기 기판(11)의 저면에서 상기 칩(20)의 하방에 해당하는 부위가 상기 패턴지지부에 의해 지지된다.
상기 기판(11)은 가요성 재질의 필름이기 때문에 외력이 작용하면 쉽게 변형되지만, 상기 기판(11)의 저면이 통상 금속을 포함하는 도전성물질로 패터닝됨에 따라, 상기 기판(11)만 적용될 때보다 강성이 향상된다. 이에 따라, 상기 기판(11)에 가공에 의한 외력이 작용하더라도, 상기 기판(11)이 변형되지않아, 상기 칩(20)의 크랙과 같은 손상을 방지할 수 있다.
도 6에는 상기 패턴지지부의 다른 실시 예가 도시되어 있다.
상기 기판(11)의 상부면은 앞서 설명한 실시예와 같은 형태로 상부패턴(12)이 형성되고, 상기 칩(20)이 실장된다.
본 실시예에서는 상기 기판(11)의 저면에 하부패턴(15)이 형성되지만, 상기 하부패턴(15)이 상기 패턴지지부 역할을 하지 않고, 별도의 더미패턴(19)이 패터닝되고, 상기 더미패턴(19)이 상기 패턴지지부의 역할을 한다.
상기 더미패턴(19)은 상기 기판(11)의 저면에서 다른 하부패턴(15)과 일정간격을 형성하여 전기적으로 연결되지 않고, 정해진 패턴으로 형성된다. 예컨대, 상기 더미패턴(19)은 상기 기판(11)의 저면에 상기 하부패턴(15)과는 전기적으로 분리된 상태로 정해진 길이만큼 형성된다. 상기 더미패턴(19)은 상기 기판(11)의 저면에서 상기 하부패턴(15) 사이에 패터닝되지 않은 하부스페이스(16)를 채워 상기 기판(11)의 저면을 지지한다.
또한, 상기 더미패턴(19)은 상기 칩(20)의 중심의 하방을 통과하도록 패터닝되는 것이 바람직하다. 이에 따라, 상기 더미패턴(19)을 기준으로 상기 칩(20)의 좌우 대칭된다.
상기 더미패턴(19)이 상기 기판(11)의 저면을 지지함으로써, 상기 기판(11)의 가공시 작용하는 외력에 의해 상기 기판(11)이 변형되는 것을 방지하여, 상기 칩(20)의 손상을 방지할 수 있다.
한편, 상기 기판(11)에서 상기 상부패턴(12)과 상기 하부패턴(15)은 상기 칩(20)이 실장되는 부위를 제외한 부위에서는 상기 칩(20)을 우회하여 패터닝되는 것이 바람직하다.
즉, 도 7에 도시된 바와 같이, 상기 하부패턴(15) 중에서, 상기 칩(20)을 접지하는 하부패턴(15)은 상기 칩(20)을 우회하여, 패터닝된다. 이렇게 우회한 하부패턴(15)은 상기 상부패턴(12)과 전기적으로 연결됨으로써, 접지되도록 한다.
아울러, 상기 상부패턴(12)은 상기 기판(11)에서 상기 칩(20)이 실장되는 부위(A)를 제외한 부위에서는 상기 기판(11)의 측단에 가까워지도록 우회하다가, 상기 칩(20)이 실장되는 부위(A)로 패턴이 형성되도록 패터닝된다.
10 : 연성인쇄회로기판 11 : 기판
12 : 상부패턴 13 : 상부스페이스
14 : 상부보호커버층 15 : 하부패턴
16 : 하부스페이스 17 : 하부커버층
18 : 컨포멀 코팅 19 : 더미패턴
20 : 칩 110 : 연성인쇄회로기판
111 : 기판 112 : 상부패턴
113 : 상부스페이스 114 : 상부보호커버층
115 : 하부패턴 116 : 하부스페이스
117 : 하부커버층 118 : 컨포멀 코팅
120 : 칩 131 : 다이
133 : 펀치

Claims (12)

  1. 가요성 재질의 절연필름으로 이루어지는 기판;
    상기 기판의 상부면에 정해진 패턴으로 패터닝되는 상부패턴; 및
    상기 기판의 저면에 정해진 패턴으로 패터닝되는 하부패턴;을 포함하는 연성인쇄회로기판에 있어서,
    상기 기판의 상부면에 상기 상부패턴에 전기적으로 연결되는 칩이 장착되고,
    상기 하부패턴은 상기 칩을 지지하는 패턴지지부를 포함하도록 패터닝되고,
    상기 패턴지지부는, 상기 하부패턴이 상기 칩의 저면에 형성되며,
    상기 패턴지지부는 상기 칩의 폭보다 큰 폭으로 형성되고,
    상기 패턴지지부는 정해진 폭으로 형성되다가 상기 칩이 실장되는 부위에서 폭이 넓어지도록 형성되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  2. 제1항에 있어서,
    상기 패턴지지부는,
    상기 상부패턴 사이에서 상기 상부패턴을 서로 분리하는 상부스페이스의 저면에 형성되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 패턴지지부의 측방에 형성되는 하부패턴은,
    상기 칩이 실장된 상기 상부패턴과 전기적으로 연결되는 부위를 포함하도록 상기 기판의 저면에 패터닝되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  6. 삭제
  7. 제1항에 있어서,
    상기 패턴지지부는, 상기 기판의 저면에 정해진 길이만큼 형성되고 상기 하부패턴과 전기적으로 분리되는 더미패턴을 포함하는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  8. 제7항에 있어서,
    상기 더미패턴은,
    상기 기판의 저면에서 상기 하부패턴 사이에 형성된 하부스페이스에 패터닝되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  9. 제7항에 있어서,
    상기 더미패턴은,
    상기 기판의 저면에서 상기 하부패턴과 일정 간격을 형성하는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  10. 제7항에 있어서,
    상기 더미패턴은,
    상기 칩의 중심의 하방을 통과하도록 패터닝되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  11. 제1항에 있어서,
    상기 하부패턴 중에서 상기 칩을 접지하는 하부패턴은 상기 칩을 우회하도록 패터닝되어, 상기 상부패턴에 전기적으로 연결되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
  12. 제11항에 있어서,
    상기 상부패턴은 상기 기판에서 상기 칩이 실장되는 부위를 제외한 부위에서는 상기 기판의 측단에 가까워지도록 우회하다가, 상기 칩이 실장되는 부위로 패턴이 형성되도록 패터닝되는 것
    을 특징으로 하는 칩의 손상이 방지된 연성인쇄회로기판.
KR1020220113892A 2022-09-08 2022-09-08 칩의 손상이 방지된 연성인쇄회로기판 KR102553123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220113892A KR102553123B1 (ko) 2022-09-08 2022-09-08 칩의 손상이 방지된 연성인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113892A KR102553123B1 (ko) 2022-09-08 2022-09-08 칩의 손상이 방지된 연성인쇄회로기판

Publications (1)

Publication Number Publication Date
KR102553123B1 true KR102553123B1 (ko) 2023-07-11

Family

ID=87160070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113892A KR102553123B1 (ko) 2022-09-08 2022-09-08 칩의 손상이 방지된 연성인쇄회로기판

Country Status (1)

Country Link
KR (1) KR102553123B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642363Y2 (ja) * 1989-12-26 1994-11-02 富士通株式会社 薄膜回路基板
JPH1187870A (ja) * 1997-07-16 1999-03-30 Matsushita Electric Ind Co Ltd 配線板およびその製造方法
JP2000058985A (ja) * 1998-08-11 2000-02-25 Seiko Epson Corp 配線基板、液晶装置及び電子機器
JP2002368349A (ja) * 2001-06-07 2002-12-20 Olympus Optical Co Ltd フレキシブルプリント基板
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
KR20040063029A (ko) 2003-01-04 2004-07-12 김종배 이미지 센서 및 그 제조방법
JP2004356144A (ja) * 2003-05-27 2004-12-16 Fujikura Ltd 部品実装フレキシブル回路基板
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
JP2015065468A (ja) * 2014-12-05 2015-04-09 株式会社フジクラ 部品実装フレキシブルプリント基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642363Y2 (ja) * 1989-12-26 1994-11-02 富士通株式会社 薄膜回路基板
JPH1187870A (ja) * 1997-07-16 1999-03-30 Matsushita Electric Ind Co Ltd 配線板およびその製造方法
JP2000058985A (ja) * 1998-08-11 2000-02-25 Seiko Epson Corp 配線基板、液晶装置及び電子機器
JP2002368349A (ja) * 2001-06-07 2002-12-20 Olympus Optical Co Ltd フレキシブルプリント基板
JP2003078228A (ja) * 2001-08-30 2003-03-14 Olympus Optical Co Ltd フレキシブルプリント基板
KR20040063029A (ko) 2003-01-04 2004-07-12 김종배 이미지 센서 및 그 제조방법
JP2004356144A (ja) * 2003-05-27 2004-12-16 Fujikura Ltd 部品実装フレキシブル回路基板
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
JP2015065468A (ja) * 2014-12-05 2015-04-09 株式会社フジクラ 部品実装フレキシブルプリント基板

Similar Documents

Publication Publication Date Title
US10770773B2 (en) Electronic apparatus
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JPH08255861A (ja) 回路基板の製造方法と回路検査装置
JP3640155B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US20180077802A1 (en) Electronic circuit module
KR101333412B1 (ko) 배선 회로 기판 및 그 제조 방법
EP3432693A1 (en) Encapsulation of circuit trace
KR102553123B1 (ko) 칩의 손상이 방지된 연성인쇄회로기판
JP2881029B2 (ja) プリント配線板
JP7335732B2 (ja) プリント配線基板
JP6486251B2 (ja) 複合電子部品及びこれを用いた回路基板
TWI598790B (zh) 觸控模組及其製造方法
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
US6319418B1 (en) Zig-zagged plating bus lines
JP7270386B2 (ja) チップ状金属抵抗器及びその製造方法
JP3008242U (ja) 半導体ペレット搭載基板
JP2007043002A (ja) セラミックス回路基板の製造方法およびセラミックス回路基板
JP2007250815A (ja) フレキシブルプリント基板及びそれを用いた電子部品実装回路
WO2019082611A1 (ja) 基板集合体シート
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
JP4072415B2 (ja) フレキシブル回路基板
JPH07142821A (ja) プリント配線板
JP3126686U (ja) サイズ変更可能なプリント配線基板
US20200329565A1 (en) Package carrier and package structure
EP1897424B1 (en) Warpage preventing substrates and method of making same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant