JPH04275441A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法Info
- Publication number
- JPH04275441A JPH04275441A JP3037151A JP3715191A JPH04275441A JP H04275441 A JPH04275441 A JP H04275441A JP 3037151 A JP3037151 A JP 3037151A JP 3715191 A JP3715191 A JP 3715191A JP H04275441 A JPH04275441 A JP H04275441A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wax material
- electrode layer
- wafer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract 5
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体チップの製造方
法に関し、より詳しくは、ウエハの裏面の特定領域にダ
イボンド用の蝋材を設ける方法に関する。
法に関し、より詳しくは、ウエハの裏面の特定領域にダ
イボンド用の蝋材を設ける方法に関する。
【０００２】
【従来の技術】従来、半導体レーザを作り込んだウエハ
の裏面にダイボンド用の蝋材を設ける場合、図３に示す
ように、まず、ウエハ１１の裏面（金属層ＡｕＧｅ／Ａ
ｕＳｎ／Ａｕからなる電極層２が形成されている）１１
ｂにホトレジスト１３を塗布して、ホトエッチングによ
りパターン加工する。すなわち、塗布したホトレジスト
１３のうち蝋材を設けるべき領域Ａに存する部分を除去
する一方、蝋材を設けるべきでない領域Ｂに存する部分
を残しておく。次に、このウエハ１１の裏面１１ｂ側に
ＰｂＳｎ，Ｉｎ，ＡｕＳｎなどの金属を含む蝋材１４を
蒸着する。そして、リフトオフ法により、上記残したホ
トレジスト１３をアセトンで溶かして、上記蝋材１４の
うち領域Ｂに蒸着した部分を剥離・除去する一方、領域
Ａに蒸着した部分を残すようにする。この後、蝋材１４
を除去した領域Ｂ内で上記ウエハ１１がへき開され、チ
ップ化される。
の裏面にダイボンド用の蝋材を設ける場合、図３に示す
ように、まず、ウエハ１１の裏面（金属層ＡｕＧｅ／Ａ
ｕＳｎ／Ａｕからなる電極層２が形成されている）１１
ｂにホトレジスト１３を塗布して、ホトエッチングによ
りパターン加工する。すなわち、塗布したホトレジスト
１３のうち蝋材を設けるべき領域Ａに存する部分を除去
する一方、蝋材を設けるべきでない領域Ｂに存する部分
を残しておく。次に、このウエハ１１の裏面１１ｂ側に
ＰｂＳｎ，Ｉｎ，ＡｕＳｎなどの金属を含む蝋材１４を
蒸着する。そして、リフトオフ法により、上記残したホ
トレジスト１３をアセトンで溶かして、上記蝋材１４の
うち領域Ｂに蒸着した部分を剥離・除去する一方、領域
Ａに蒸着した部分を残すようにする。この後、蝋材１４
を除去した領域Ｂ内で上記ウエハ１１がへき開され、チ
ップ化される。
【０００３】
【発明が解決しようとする課題】しかしながら、上に述
べたように蝋材１４の下にホトレジスト１３の層のみを
挟んでリフトオフを行う場合、蝋材１４を蒸着したとき
、領域Ａと領域Ｂの境界で蝋材１４がつながってしまい
（図３中、つながった箇所を１４ａで示す）、このため
不要箇所（領域Ｂ）の蝋材１４を巧く除去できないとい
う問題がある。
べたように蝋材１４の下にホトレジスト１３の層のみを
挟んでリフトオフを行う場合、蝋材１４を蒸着したとき
、領域Ａと領域Ｂの境界で蝋材１４がつながってしまい
（図３中、つながった箇所を１４ａで示す）、このため
不要箇所（領域Ｂ）の蝋材１４を巧く除去できないとい
う問題がある。
【０００４】そこで、この発明の目的は、ウエハ裏面の
特定領域にダイボンド用の蝋材を設けるためにリフトオ
フを行う際に、不要箇所の蝋材を容易かつ確実に除去で
き、したがって、工程を円滑に進めることができる半導
体チップの製造方法を提供することにある。
特定領域にダイボンド用の蝋材を設けるためにリフトオ
フを行う際に、不要箇所の蝋材を容易かつ確実に除去で
き、したがって、工程を円滑に進めることができる半導
体チップの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明の半導体チップの製造方法は、電極層で覆
われたウエハ裏面の特定領域にダイボンド用の蝋材を設
ける半導体チップの製造方法であって、上記電極層の表
面に、上記電極層および上記蝋材に対して選択的にエッ
チング可能な材料からなる金属層を設ける工程と、上記
金属層の表面にホトレジストを塗布し、ホトエッチング
により、上記ホトレジストのうち上記特定領域内に存す
る部分を除去する一方、上記ホトレジストのうち上記特
定領域外に存する部分を残す工程と、上記残したホトレ
ジストをマスクとして上記金属層のうち上記特定領域内
に存する部分および上記特定領域の周囲の上記ホトレジ
スト下の部分を上記電極層に対して選択的にエッチング
して上記電極層を露出させる工程と、このウエハの裏面
側に蝋材を蒸着する工程と、リフトオフ法により、上記
ホトレジストを有機溶剤で溶かして、上記蝋材のうち上
記特定領域外に蒸着された部分を除去する一方、上記蝋
材のうち上記特定領域内に蒸着された部分を残す工程と
、上記特定領域外にに残った上記金属層を上記電極層お
よび蝋材に対して選択的にエッチングして除去する工程
を有することを特徴としている。
に、この発明の半導体チップの製造方法は、電極層で覆
われたウエハ裏面の特定領域にダイボンド用の蝋材を設
ける半導体チップの製造方法であって、上記電極層の表
面に、上記電極層および上記蝋材に対して選択的にエッ
チング可能な材料からなる金属層を設ける工程と、上記
金属層の表面にホトレジストを塗布し、ホトエッチング
により、上記ホトレジストのうち上記特定領域内に存す
る部分を除去する一方、上記ホトレジストのうち上記特
定領域外に存する部分を残す工程と、上記残したホトレ
ジストをマスクとして上記金属層のうち上記特定領域内
に存する部分および上記特定領域の周囲の上記ホトレジ
スト下の部分を上記電極層に対して選択的にエッチング
して上記電極層を露出させる工程と、このウエハの裏面
側に蝋材を蒸着する工程と、リフトオフ法により、上記
ホトレジストを有機溶剤で溶かして、上記蝋材のうち上
記特定領域外に蒸着された部分を除去する一方、上記蝋
材のうち上記特定領域内に蒸着された部分を残す工程と
、上記特定領域外にに残った上記金属層を上記電極層お
よび蝋材に対して選択的にエッチングして除去する工程
を有することを特徴としている。
【０００６】
【作用】蝋材を蒸着する段階で、ウエハの裏面側では蝋
材を設けるべき特定領域とその周囲の領域との間の境界
に、金属層とホトレジスト層の厚みを合わせた段差が生
じている。すなわち、従来に比して上記金属層の分だけ
段差が大きくなっている。したがって、蒸着した蝋材は
従来に比して上記境界でつながり難くなる。しかも、上
記金属層のうち上記特定領域の周囲のホトレジスト下の
部分はエッチングで除去され、上記ホトレジストは上記
境界でオーバーハングの状態になっている。したがって
、上記蝋材はさらにつながり難くなり、完全に分離され
る。したがって、不要箇所の蝋材がリフトオフ法によっ
て容易かつ確実に剥離・除去される。
材を設けるべき特定領域とその周囲の領域との間の境界
に、金属層とホトレジスト層の厚みを合わせた段差が生
じている。すなわち、従来に比して上記金属層の分だけ
段差が大きくなっている。したがって、蒸着した蝋材は
従来に比して上記境界でつながり難くなる。しかも、上
記金属層のうち上記特定領域の周囲のホトレジスト下の
部分はエッチングで除去され、上記ホトレジストは上記
境界でオーバーハングの状態になっている。したがって
、上記蝋材はさらにつながり難くなり、完全に分離され
る。したがって、不要箇所の蝋材がリフトオフ法によっ
て容易かつ確実に剥離・除去される。
【０００７】
【実施例】以下、この発明の半導体チップの製造方法を
実施例により詳細に説明する。
実施例により詳細に説明する。
【０００８】図１（ａ）に示すように、ウエハ１の裏面
１ｂはＡｕＧｅ／ＡｕＳｎ／Ａｕからなる電極層２で覆
われており、ウエハ１の表面は図示しないＡｌパターン
が形成されているものとする。
１ｂはＡｕＧｅ／ＡｕＳｎ／Ａｕからなる電極層２で覆
われており、ウエハ１の表面は図示しないＡｌパターン
が形成されているものとする。
【０００９】■ まず、同図（ａ）に示すように、ウ
エハ１の裏面１ｂに、スパッタ法または抵抗加熱法によ
り金属アルミニウム層３を蒸着する。
エハ１の裏面１ｂに、スパッタ法または抵抗加熱法によ
り金属アルミニウム層３を蒸着する。
【００１０】■ 次に、同図（ｂ）に示すように、ウ
エハ１の表面１ａとアルミニウム層３の表面３ａに、そ
れぞれホトレジストＲ１，Ｒ２を塗布しプリベイクを行
う。そして、同図（ｃ）に示すように、ウエハ表面１ａ
のホトレジストＲ１はそのままとし、アルミニウム層表
面３ａのホトレジストＲ２をホトエッチングによりパタ
ーン加工する。すなわち、ホトレジストＲ２のうち蝋材
を設けるべき領域Ａ内に存する部分を除去する一方、蝋
材を設けるべきでない領域Ｂに存する部分を残しておく
。
エハ１の表面１ａとアルミニウム層３の表面３ａに、そ
れぞれホトレジストＲ１，Ｒ２を塗布しプリベイクを行
う。そして、同図（ｃ）に示すように、ウエハ表面１ａ
のホトレジストＲ１はそのままとし、アルミニウム層表
面３ａのホトレジストＲ２をホトエッチングによりパタ
ーン加工する。すなわち、ホトレジストＲ２のうち蝋材
を設けるべき領域Ａ内に存する部分を除去する一方、蝋
材を設けるべきでない領域Ｂに存する部分を残しておく
。
【００１１】■ 次に、同図（ｄ）に示すように、上
記ウエハ１をリン酸に浸漬して、アルミニウム層３のう
ち上記領域Ａに存する部分をホトレジストＲ２をマスク
として選択的にエッチングする。このとき、アルミニウ
ム層３のうち領域Ａの周囲のホトレジストＲ２下の部分
３ｂを若干エッチングするまでエッチングを行う（オー
バーエッチ）。なお、このエッチングの際、ウエハ１の
裏面１ａ（Ａｌパターン）はホトレジストＲ１によって
保護されている。
記ウエハ１をリン酸に浸漬して、アルミニウム層３のう
ち上記領域Ａに存する部分をホトレジストＲ２をマスク
として選択的にエッチングする。このとき、アルミニウ
ム層３のうち領域Ａの周囲のホトレジストＲ２下の部分
３ｂを若干エッチングするまでエッチングを行う（オー
バーエッチ）。なお、このエッチングの際、ウエハ１の
裏面１ａ（Ａｌパターン）はホトレジストＲ１によって
保護されている。
【００１２】■ 次に、同図（ｅ）に示すように、こ
のウエハ１の裏面１ｂ側に、ＰｂＳｎ，Ｉｎ，ＡｕＳｎ
などの金属および蝋材４を蒸着する。このとき、上記領
域Ａと領域Ｂとの間の境界にアルミニウム層とホトレジ
スト層Ｒ２の厚みを合わせた段差が生じており、しかも
ホトレジストＲ２はこの境界でオーバーハングの状態に
なっている。 したがって、図２に示すように、蒸着した蝋材４のうち
領域Ａ内に存する部分４ａと領域Ｂ内に存する部分４ｂ
との間に隙間Ｃが生じ、両部分４ａ，４ｂはこの境界で
完全に分離される。
のウエハ１の裏面１ｂ側に、ＰｂＳｎ，Ｉｎ，ＡｕＳｎ
などの金属および蝋材４を蒸着する。このとき、上記領
域Ａと領域Ｂとの間の境界にアルミニウム層とホトレジ
スト層Ｒ２の厚みを合わせた段差が生じており、しかも
ホトレジストＲ２はこの境界でオーバーハングの状態に
なっている。 したがって、図２に示すように、蒸着した蝋材４のうち
領域Ａ内に存する部分４ａと領域Ｂ内に存する部分４ｂ
との間に隙間Ｃが生じ、両部分４ａ，４ｂはこの境界で
完全に分離される。
【００１３】■ 続いて、図１（ｆ）に示すように、
リフトオフ法により、上記ホトレジストＲ２（およびＲ
１）をアセトンなどの有機溶剤で溶かして、蝋材４のう
ち上記領域Ｂ内に蒸着された部分４ｂを除去する一方、
上記領域Ａ内に蒸着された部分４ａを残すようにする。 上に述べたように両部分４ａ，４ｂは完全に分離されて
いるので、不要箇所（領域Ｂ）の蝋材４ｂは容易かつ確
実に剥離・除去される。なお、このとき、ウエハ１の表
面１ａ側のホトレジストＲ１も上記アセトンによって溶
けてしまい、消失する。
リフトオフ法により、上記ホトレジストＲ２（およびＲ
１）をアセトンなどの有機溶剤で溶かして、蝋材４のう
ち上記領域Ｂ内に蒸着された部分４ｂを除去する一方、
上記領域Ａ内に蒸着された部分４ａを残すようにする。 上に述べたように両部分４ａ，４ｂは完全に分離されて
いるので、不要箇所（領域Ｂ）の蝋材４ｂは容易かつ確
実に剥離・除去される。なお、このとき、ウエハ１の表
面１ａ側のホトレジストＲ１も上記アセトンによって溶
けてしまい、消失する。
【００１４】■ 次に、同図（ｇ）に示すように、ウ
エハ１の表面１ａに再びホトレジストＲ３を塗布する。 そして、同図（ｈ）に示すように、上記ウエハ１をリン
酸に浸漬して、領域Ｂに残ったアルミニウム層３を除去
する。 このとき、ウエハ表面１ａのＡｌパターンはホトレジス
トＲ３に保護されているのでエッチングされることはな
く、また、ウエハ裏面１ｂの電極層２，蝋材４ａはリン
酸に耐性があってエッチングされることがない。この後
、上記領域Ｂ内でウエハ１を分割し、チップ化する。
エハ１の表面１ａに再びホトレジストＲ３を塗布する。 そして、同図（ｈ）に示すように、上記ウエハ１をリン
酸に浸漬して、領域Ｂに残ったアルミニウム層３を除去
する。 このとき、ウエハ表面１ａのＡｌパターンはホトレジス
トＲ３に保護されているのでエッチングされることはな
く、また、ウエハ裏面１ｂの電極層２，蝋材４ａはリン
酸に耐性があってエッチングされることがない。この後
、上記領域Ｂ内でウエハ１を分割し、チップ化する。
【００１５】このように、この発明によれば、不要箇所
の蝋材４ｂを容易かつ確実に除去でき、したがって工程
を円滑に進めることができる。
の蝋材４ｂを容易かつ確実に除去でき、したがって工程
を円滑に進めることができる。
【００１６】
【発明の効果】以上より明らかなように、この発明の半
導体チップの製造方法は、電極層で覆われたウエハ裏面
の特定領域にダイボンド用の蝋材を設ける半導体チップ
の製造方法であって、上記電極層の表面に、上記電極層
および上記蝋材に対して選択的にエッチング可能な材料
からなる金属層を設ける工程と、上記金属層の表面にホ
トレジストを塗布し、ホトエッチングにより、上記ホト
レジストのうち上記特定領域内に存する部分を除去する
一方、上記ホトレジストのうち上記特定領域外に存する
部分を残す工程と、上記残したホトレジストをマスクと
して上記金属層のうち上記特定領域内に存する部分およ
び上記特定領域の周囲の上記ホトレジスト下の部分を上
記電極層に対して選択的にエッチングして上記電極層を
露出させる工程と、このウエハの裏面側に蝋材を蒸着す
る工程と、リフトオフ法により、上記ホトレジストを有
機溶剤で溶かして上記蝋材のうち上記特定領域外に蒸着
された部分を除去する一方、上記蝋材のうち上記特定領
域内に蒸着された部分を残す工程と、上記特定領域外に
に残った上記金属層を上記電極層および蝋材に対して選
択的にエッチングして除去する工程を有しているので、
不要箇所の蝋材を容易かつ確実に除去でき、したがって
工程を円滑に進めることができる。
導体チップの製造方法は、電極層で覆われたウエハ裏面
の特定領域にダイボンド用の蝋材を設ける半導体チップ
の製造方法であって、上記電極層の表面に、上記電極層
および上記蝋材に対して選択的にエッチング可能な材料
からなる金属層を設ける工程と、上記金属層の表面にホ
トレジストを塗布し、ホトエッチングにより、上記ホト
レジストのうち上記特定領域内に存する部分を除去する
一方、上記ホトレジストのうち上記特定領域外に存する
部分を残す工程と、上記残したホトレジストをマスクと
して上記金属層のうち上記特定領域内に存する部分およ
び上記特定領域の周囲の上記ホトレジスト下の部分を上
記電極層に対して選択的にエッチングして上記電極層を
露出させる工程と、このウエハの裏面側に蝋材を蒸着す
る工程と、リフトオフ法により、上記ホトレジストを有
機溶剤で溶かして上記蝋材のうち上記特定領域外に蒸着
された部分を除去する一方、上記蝋材のうち上記特定領
域内に蒸着された部分を残す工程と、上記特定領域外に
に残った上記金属層を上記電極層および蝋材に対して選
択的にエッチングして除去する工程を有しているので、
不要箇所の蝋材を容易かつ確実に除去でき、したがって
工程を円滑に進めることができる。
【図１】 この発明の一実施例の半導体チップの製造
方法を説明する工程図である。
方法を説明する工程図である。
【図２】 ウエハの裏面に蝋材を蒸着した状態を示す
図である。
図である。
【図３】 従来の半導体チップの製造方法を説明する
図である。
図である。
１ ウエハ
１ａ 表面
１ｂ 裏面
２ 電極層
３ アルミニウム層
４ 蝋材
Ａ 蝋材を設けるべき領域
Ｂ 蝋材を設けるべきでない領域
Ｃ 隙間
Ｒ１，Ｒ２，Ｒ３ ホトレジスト
Claims (1)
- 【請求項１】 電極層で覆われたウエハ裏面の特定領
域にダイボンド用の蝋材を設ける半導体チップの製造方
法であって、上記電極層の表面に、上記電極層および上
記蝋材に対して選択的にエッチング可能な材料からなる
金属層を設ける工程と、上記金属層の表面にホトレジス
トを塗布し、ホトエッチングにより、上記ホトレジスト
のうち上記特定領域内に存する部分を除去する一方、上
記ホトレジストのうち上記特定領域外に存する部分を残
す工程と、上記残したホトレジストをマスクとして上記
金属層のうち上記特定領域内に存する部分および上記特
定領域の周囲の上記ホトレジスト下の部分を上記電極層
に対して選択的にエッチングして上記電極層を露出させ
る工程と、このウエハの裏面側に蝋材を蒸着する工程と
、リフトオフ法により、上記ホトレジストを有機溶剤で
溶かして、上記蝋材のうち上記特定領域外に蒸着された
部分を除去する一方、上記蝋材のうち上記特定領域内に
蒸着された部分を残す工程と、上記特定領域外にに残っ
た上記金属層を上記電極層および蝋材に対して選択的に
エッチングして除去する工程を有することを特徴とする
半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037151A JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037151A JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275441A true JPH04275441A (ja) | 1992-10-01 |
| JP2564045B2 JP2564045B2 (ja) | 1996-12-18 |
Family
ID=12489610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037151A Expired - Fee Related JP2564045B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564045B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176889A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
-
1991
- 1991-03-04 JP JP3037151A patent/JP2564045B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176889A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP4544676B2 (ja) * | 1999-12-21 | 2010-09-15 | ローム株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564045B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564045B2 (ja) | 半導体チップの製造方法 | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| US6897080B2 (en) | Method for manufacturing diffraction grating of Laser Diode | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| JPS6180824A (ja) | 半導体装置の製造方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JP2820008B2 (ja) | 半導体装置の膜厚モニタ構造及びモニタ方法 | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS63107049A (ja) | 半導体装置の製造方法 | |
| JPH0530054B2 (ja) | ||
| JPS63148638A (ja) | 半導体装置の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPH05136140A (ja) | 半導体装置の製造方法 | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPH04137623A (ja) | 配線パターンの形成方法 | |
| JPH03114230A (ja) | 半導体装置の製造方法 | |
| JPH06268073A (ja) | 半導体装置の製造方法 | |
| KR19980049921A (ko) | 반도체소자의 공정단순화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |