JPH05136140A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05136140A JPH05136140A JP32122091A JP32122091A JPH05136140A JP H05136140 A JPH05136140 A JP H05136140A JP 32122091 A JP32122091 A JP 32122091A JP 32122091 A JP32122091 A JP 32122091A JP H05136140 A JPH05136140 A JP H05136140A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- plating
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【目的】 メッキにより金配線をつくる場合、メッキ後
の給電層の除去時の再成物の発生をできるだけ少なく
し、再成物による配線のショートを防止する。 【構成】 酸化膜２上にメッキ給電用のＴｉ−Ｗ膜３、
Ａｕ薄膜４をスパッタ法により形成する。次に、配線と
なる部分および配線となる部分を連結する部分を除いて
Ａｕ薄膜４、Ｔｉ−Ｗ膜３をエッチング除去する
［（ｂ）、（ｂ′）］。配線となる部分を露出させるフ
ォトレジスト６を設けてから電気メッキにより金配線７
を形成する［（ｃ）、（ｃ′）］。レジスト６を除去
し、金配線７をマスクとしてエッチングを行って、配線
となる部分を連結していたＡｕ薄膜４とＴｉ−Ｗ膜を除
去する［（ｄ）、（ｄ′）］。
の給電層の除去時の再成物の発生をできるだけ少なく
し、再成物による配線のショートを防止する。 【構成】 酸化膜２上にメッキ給電用のＴｉ−Ｗ膜３、
Ａｕ薄膜４をスパッタ法により形成する。次に、配線と
なる部分および配線となる部分を連結する部分を除いて
Ａｕ薄膜４、Ｔｉ−Ｗ膜３をエッチング除去する
［（ｂ）、（ｂ′）］。配線となる部分を露出させるフ
ォトレジスト６を設けてから電気メッキにより金配線７
を形成する［（ｃ）、（ｃ′）］。レジスト６を除去
し、金配線７をマスクとしてエッチングを行って、配線
となる部分を連結していたＡｕ薄膜４とＴｉ−Ｗ膜を除
去する［（ｄ）、（ｄ′）］。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、金配線を有する半導体装置の製造方法に
関する。
に関し、特に、金配線を有する半導体装置の製造方法に
関する。
【０００２】
【従来の技術】図３は、金配線を有する半導体装置の従
来の製造方法を工程順に示した断面図と平面図である。
まず、図３の（ａ）、（ａ′）に示されるように、トラ
ンジスタ等の素子が作り込まれたシリコン基板１上に素
子と配線とを分離するための酸化膜２を形成し、その上
に接着層となるＴｉ−Ｗ（チタン−タングステン）膜３
と金メッキに必要となるＡｕ薄膜４をスパッタ法により
形成する（以下、Ｔｉ−Ｗ膜３とＡｕ薄膜４との複合膜
をメッキ用給電層という）。
来の製造方法を工程順に示した断面図と平面図である。
まず、図３の（ａ）、（ａ′）に示されるように、トラ
ンジスタ等の素子が作り込まれたシリコン基板１上に素
子と配線とを分離するための酸化膜２を形成し、その上
に接着層となるＴｉ−Ｗ（チタン−タングステン）膜３
と金メッキに必要となるＡｕ薄膜４をスパッタ法により
形成する（以下、Ｔｉ−Ｗ膜３とＡｕ薄膜４との複合膜
をメッキ用給電層という）。
【０００３】次に、図３の（ｂ）、（ｂ′）に示すよう
に、フォトレジスト６を塗布し、露光・現像することに
より所望の配線パターン状にメッキ給電層を露出させ、
次いで、メッキ用給電層の露出部分に電解メッキにより
金配線７を形成する。
に、フォトレジスト６を塗布し、露光・現像することに
より所望の配線パターン状にメッキ給電層を露出させ、
次いで、メッキ用給電層の露出部分に電解メッキにより
金配線７を形成する。
【０００４】図３の（ｃ）、（ｃ′）に示すように、フ
ォトレジスト６を除去した後、図３の（ｄ）、（ｄ′）
に示すように金配線７をマスクにしてメッキ用給電層で
あるＴｉ−Ｗ膜３、Ａｕ薄膜４を、Ａｒ、Ｏ2 、ＳＦ6
の混合ガスを用いたドライエッチングにより除去する。
ォトレジスト６を除去した後、図３の（ｄ）、（ｄ′）
に示すように金配線７をマスクにしてメッキ用給電層で
あるＴｉ−Ｗ膜３、Ａｕ薄膜４を、Ａｒ、Ｏ2 、ＳＦ6
の混合ガスを用いたドライエッチングにより除去する。
【０００５】
【発明が解決しようとする課題】従来の、金メッキした
後にメッキ用給電層をドライエッチングする製造方法で
は、エッチング時の再生成膜が金配線の側壁に付着する
ため、配線が高密度化された場合、配線間隔の狭いとこ
ろでは、両側の側壁に付着した再生成膜同士が接触して
配線間ショートを発生させてしまう。またその時にショ
ートしていなくても後工程で再生成膜が剥離した場合に
は、その膜によりショートが起こる。例えば、金配線幅
が１．５μｍ、配線間隔が１．０μｍである場合、５０
〜６０％のペレットがショート不良となっていた。
後にメッキ用給電層をドライエッチングする製造方法で
は、エッチング時の再生成膜が金配線の側壁に付着する
ため、配線が高密度化された場合、配線間隔の狭いとこ
ろでは、両側の側壁に付着した再生成膜同士が接触して
配線間ショートを発生させてしまう。またその時にショ
ートしていなくても後工程で再生成膜が剥離した場合に
は、その膜によりショートが起こる。例えば、金配線幅
が１．５μｍ、配線間隔が１．０μｍである場合、５０
〜６０％のペレットがショート不良となっていた。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に金メッキの下地層となる下地
金属層を形成する工程と、形成さるべき配線層部分およ
び該配線層部分を互いに連結する給電用配線部分を除い
て前記下地金属層をエッチング除去する工程と、前記給
電用配線部分の下地金属層上を被覆するレジスト層を形
成する工程と、前記配線層部分の下地金属層上に金メッ
キ層を形成する工程と、前記給電用配線部分の下地金属
層をエッチング除去する工程と、を含むものである。
造方法は、半導体基板上に金メッキの下地層となる下地
金属層を形成する工程と、形成さるべき配線層部分およ
び該配線層部分を互いに連結する給電用配線部分を除い
て前記下地金属層をエッチング除去する工程と、前記給
電用配線部分の下地金属層上を被覆するレジスト層を形
成する工程と、前記配線層部分の下地金属層上に金メッ
キ層を形成する工程と、前記給電用配線部分の下地金属
層をエッチング除去する工程と、を含むものである。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の工程段階
を示す断面図と平面図である。
て説明する。図１は、本発明の第１の実施例の工程段階
を示す断面図と平面図である。
【０００８】トランジスタ等の素子が作り込まれたシリ
コン基板１上に素子と配線とを分離するための酸化膜２
を形成する。次に、Ｔｉ−Ｗ膜３、Ａｕ薄膜４をそれぞ
れ１０００Å、５００Å程度の膜厚にスパッタ法により
成膜してメッキ用給電層を形成する。次に、フォトレジ
スト５を塗布し、露光・現像して所望の配線パターンお
よびこの配線パターンを接続するパターンを形成する
［図１の（ａ）、（ａ′）］。
コン基板１上に素子と配線とを分離するための酸化膜２
を形成する。次に、Ｔｉ−Ｗ膜３、Ａｕ薄膜４をそれぞ
れ１０００Å、５００Å程度の膜厚にスパッタ法により
成膜してメッキ用給電層を形成する。次に、フォトレジ
スト５を塗布し、露光・現像して所望の配線パターンお
よびこの配線パターンを接続するパターンを形成する
［図１の（ａ）、（ａ′）］。
【０００９】次に、Ａｒガス（Ａｕ薄膜４をエッチン
グ）、Ａｒ＋ＳＦ6ガス（Ｔｉ−Ｗ膜３をエッチング）
等を用いるドライ法によりＡｕ薄膜４、Ｔｉ−Ｗ膜３の
不必要な部分を除去し、フォトレジスト５を剥離する
［図１の（ｂ）、（ｂ′）］。ここに形成されたメッキ
用給電層のパターンのうち配線パターンを接続するパタ
ーンは、チップ周辺と配線間隔の広い所に設けられてい
る。
グ）、Ａｒ＋ＳＦ6ガス（Ｔｉ−Ｗ膜３をエッチング）
等を用いるドライ法によりＡｕ薄膜４、Ｔｉ−Ｗ膜３の
不必要な部分を除去し、フォトレジスト５を剥離する
［図１の（ｂ）、（ｂ′）］。ここに形成されたメッキ
用給電層のパターンのうち配線パターンを接続するパタ
ーンは、チップ周辺と配線間隔の広い所に設けられてい
る。
【００１０】次に、フォトレジスト６を塗布し、露光・
現像を行って、配線となるべき部分のＡｕ薄膜４を露出
させる。次いで、このフォトレジスト膜６をマスクとし
て電気メッキ法により金配線７を形成する［図１の
（ｃ）、（ｃ′）］。
現像を行って、配線となるべき部分のＡｕ薄膜４を露出
させる。次いで、このフォトレジスト膜６をマスクとし
て電気メッキ法により金配線７を形成する［図１の
（ｃ）、（ｃ′）］。
【００１１】次に、フォトレジスト６を除去し、金配線
７をマスクとしてドライエッチングを施して不要な部分
のＡｕ薄膜４、Ｔｉ−Ｗ膜３を除去し、所望の金配線を
得る［図１の（ｄ）、（ｄ′）］。
７をマスクとしてドライエッチングを施して不要な部分
のＡｕ薄膜４、Ｔｉ−Ｗ膜３を除去し、所望の金配線を
得る［図１の（ｄ）、（ｄ′）］。
【００１２】図２は、本発明の第２の実施例の工程段階
を示す平面図である。先の実施例では、メッキ用給電層
であるＴｉ−Ｗ膜３、Ａｕ薄膜４をパターニングするの
に、配線以外の部分を意図的に残すため、配線のマスク
パターンをつくるときに自動レイアウトがしにくい。そ
こで、本実施例では配線の基本的な構成を図２の（ａ）
に示すように格子状にし、配線はその格子状のパターン
の中で図２の（ｂ）に示すように、所望部分を選択して
形成する。なお、図２の（ａ）、（ｂ）はそれぞれ、図
１の（ｂ′）と（ｃ′）の段階に相当する工程段階を示
している。
を示す平面図である。先の実施例では、メッキ用給電層
であるＴｉ−Ｗ膜３、Ａｕ薄膜４をパターニングするの
に、配線以外の部分を意図的に残すため、配線のマスク
パターンをつくるときに自動レイアウトがしにくい。そ
こで、本実施例では配線の基本的な構成を図２の（ａ）
に示すように格子状にし、配線はその格子状のパターン
の中で図２の（ｂ）に示すように、所望部分を選択して
形成する。なお、図２の（ａ）、（ｂ）はそれぞれ、図
１の（ｂ′）と（ｃ′）の段階に相当する工程段階を示
している。
【００１３】図２の（ｂ）に示す工程の後、フォトレジ
スト６を除去し［図２の（ｃ）］、不要部分のＡｕ薄膜
４、Ｔｉ−Ｗ膜３をエッチング除去する［図２の
（ｄ）］。
スト６を除去し［図２の（ｃ）］、不要部分のＡｕ薄膜
４、Ｔｉ−Ｗ膜３をエッチング除去する［図２の
（ｄ）］。
【００１４】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではない。例え
ば、接着層となる金属膜としてはＴｉ−Ｗ膜に代え、Ｔ
ｉ膜、Ｃｒ膜、Ｔｉ−Ｍｏ二層膜等を用いることができ
る。また、本発明は、シリコン以外の基板を用いた半導
体装置にも適用できるものである。
本発明はこれら実施例に限定されるものではない。例え
ば、接着層となる金属膜としてはＴｉ−Ｗ膜に代え、Ｔ
ｉ膜、Ｃｒ膜、Ｔｉ−Ｍｏ二層膜等を用いることができ
る。また、本発明は、シリコン以外の基板を用いた半導
体装置にも適用できるものである。
【００１５】
【発明の効果】以上説明したように、本発明は、金メッ
キ前に配線パターン部分と配線パターン部分を連結する
部分を除く金メッキ下地層を予め除去しておくものであ
るので、本発明によれば、金メッキ後の給電層の除去が
簡単になりしかもドライエッチによる再生成物の付着が
極少量となるため、これによるショートはほとんど発生
しなくなる。また、付着物の剥離が起こることもなくな
るので、半導体装置の信頼性を向上させることができ
る。
キ前に配線パターン部分と配線パターン部分を連結する
部分を除く金メッキ下地層を予め除去しておくものであ
るので、本発明によれば、金メッキ後の給電層の除去が
簡単になりしかもドライエッチによる再生成物の付着が
極少量となるため、これによるショートはほとんど発生
しなくなる。また、付着物の剥離が起こることもなくな
るので、半導体装置の信頼性を向上させることができ
る。
【図１】 本発明の第１の実施例の製造工程を示す断面
図と平面図。
図と平面図。
【図２】 本発明の第２の実施例の製造工程を示す断面
図と平面図。
図と平面図。
【図３】 従来例を説明するための断面図と平面図。
１ シリコン基板 ２ 酸化膜 ３ Ｔｉ−Ｗ膜 ４ Ａｕ薄膜 ５、６ フォトレジスト ７ 金配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/288 Ｍ 7738−4Ｍ 21/302 Ｆ 7353−4Ｍ // Ｃ２３Ｆ 1/02 7179−4Ｋ
Claims (1)
- 【請求項１】 半導体基板上に金メッキの下地層となる
下地金属層を形成する工程と、 形成さるべき配線層部分および該配線層部分を互いに連
結する給電用配線部分を除いて前記下地金属層をエッチ
ング除去する工程と、 前記給電用配線部分の下地金属層上を被覆するレジスト
層を形成する工程と、 前記配線層部分の下地金属層上に金メッキ層を形成する
工程と、 前記給電用配線部分の下地金属層をエッチング除去する
工程と、 を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122091A JPH05136140A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32122091A JPH05136140A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136140A true JPH05136140A (ja) | 1993-06-01 |
Family
ID=18130151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32122091A Pending JPH05136140A (ja) | 1991-11-08 | 1991-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234889A (ja) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | 配線の形成方法 |
-
1991
- 1991-11-08 JP JP32122091A patent/JPH05136140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234889A (ja) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | 配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| JPH05144823A (ja) | 高密度バンプ形成方法 | |
| JPH05136140A (ja) | 半導体装置の製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP3067135B2 (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP4161754B2 (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPH02121387A (ja) | 電子回路装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JP4971960B2 (ja) | 半導体装置の製造方法 | |
| JP4913456B2 (ja) | 半導体装置の製造方法 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JP3309584B2 (ja) | 半導体装置の製造方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPS6235651A (ja) | バンプ電極の作成方法 | |
| JPS58114484A (ja) | 配線の製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 | |
| JP2004071792A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS62221132A (ja) | 電極配線パタ−ン形成方法 |