JPS6066452A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6066452A JPS6066452A JP17462583A JP17462583A JPS6066452A JP S6066452 A JPS6066452 A JP S6066452A JP 17462583 A JP17462583 A JP 17462583A JP 17462583 A JP17462583 A JP 17462583A JP S6066452 A JPS6066452 A JP S6066452A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- heat sink
- semiconductor element
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子の製造方法に関する。
半導体素子の中で、発光ダイオードの様な比較的大きな
電流を必要とする素子においては、素子の信頼性を高め
る上で素子中で発生した熱をいかに勿１出よ＜ ｈｋ貧
女するかがｇｂ常に重要である、そのために従来より、
第１図に示す様な所望の機能を果すための加工を施され
た半導体ウェノ・−１上にＡｕ、Ａｇ、Ｏｕのような熱
伝導率の優れた材料よりなる図に示す如き平坦な形状の
ヒートシンク２を有する半導体素子が製造されている。
電流を必要とする素子においては、素子の信頼性を高め
る上で素子中で発生した熱をいかに勿１出よ＜ ｈｋ貧
女するかがｇｂ常に重要である、そのために従来より、
第１図に示す様な所望の機能を果すための加工を施され
た半導体ウェノ・−１上にＡｕ、Ａｇ、Ｏｕのような熱
伝導率の優れた材料よりなる図に示す如き平坦な形状の
ヒートシンク２を有する半導体素子が製造されている。
このような素子はヒートシンク２を熱伝導性に優れた材
料に接着させて使用する場合には放熱効果は大きいが、
接着時の熱処理によって生ずるストレスを避けるためあ
るいは素子製造上の容易さからヒートシンク２の側を空
気中に露出させて使用する方が望ましい場合には、ヒー
トシンク２がら空気中への放熱を行うのに適した構造で
おるとは言い難い。
料に接着させて使用する場合には放熱効果は大きいが、
接着時の熱処理によって生ずるストレスを避けるためあ
るいは素子製造上の容易さからヒートシンク２の側を空
気中に露出させて使用する方が望ましい場合には、ヒー
トシンク２がら空気中への放熱を行うのに適した構造で
おるとは言い難い。
本発明者は、上述の欠点を解消し、従来に比べて空気中
への放熱特性に優れたヒートシンクを有することを特徴
とする半導体素子を考案した。この半導体素子は、表面
が凹凸形状を有するヒートシンクを備えたことを特徴と
する半導体素子である。
への放熱特性に優れたヒートシンクを有することを特徴
とする半導体素子を考案した。この半導体素子は、表面
が凹凸形状を有するヒートシンクを備えたことを特徴と
する半導体素子である。
第２図にこの構造を有する半導体素子の例を示す。ｌは
所望の機能を果すだめの加工を施された半導体ウェハー
であり、３はＡｕ、Ａｇ、Ｏｕのような熱伝導率の優れ
た金属よりなるヒートシンクであシ、当該のヒートシン
ク３の形状は、第１図に示した従来の素子のヒートシン
ク２のように平坦な表面でなく、意図的に凹凸の加工を
施されている。このため前記ヒートシンク３は従来の素
子のヒートシンク２に比べはるかに大きな表面積を有し
ているので空気中への放熱がより速やかに行え、素子の
信頼性を高めることが可能となる。
所望の機能を果すだめの加工を施された半導体ウェハー
であり、３はＡｕ、Ａｇ、Ｏｕのような熱伝導率の優れ
た金属よりなるヒートシンクであシ、当該のヒートシン
ク３の形状は、第１図に示した従来の素子のヒートシン
ク２のように平坦な表面でなく、意図的に凹凸の加工を
施されている。このため前記ヒートシンク３は従来の素
子のヒートシンク２に比べはるかに大きな表面積を有し
ているので空気中への放熱がより速やかに行え、素子の
信頼性を高めることが可能となる。
本発明はこのような半導体素子を簡単に作製する方法を
提供することを目的としている。
提供することを目的としている。
本製造方法は所望の機罷を果すための加工が施された半
導体ウェハー上に金属膜及び所定のパターンが形成され
た絶縁膜を設ける工程と、該絶縁膜をマスクとして前記
金属膜上に第１の金属メッキを行う工程と、前記絶縁膜
を除去した後、第２の金属メッ−キを行う工程とを含む
ことを特徴とする、 第３図に本発明の半導体素子の製造方法の実施例を示す
。
導体ウェハー上に金属膜及び所定のパターンが形成され
た絶縁膜を設ける工程と、該絶縁膜をマスクとして前記
金属膜上に第１の金属メッキを行う工程と、前記絶縁膜
を除去した後、第２の金属メッ−キを行う工程とを含む
ことを特徴とする、 第３図に本発明の半導体素子の製造方法の実施例を示す
。
第３図（ａ）で所望の機能を果すための加工を施された
半導体ウェノ・−１上に、後に行うメッキの際の導通を
とるだめの金属膜４、メッキの際のマスクの役目をする
絶縁膜５、同様にメッキの際のマスクの役目をするポジ
型のフォトレジスト膜６′（ｒ−付着せしめた後、第３
図（ｂ）においてフォトリングラフィによりフォトレジ
スト膜６を図の如く加工する。続いて第３図（Ｃ）でフ
ォトレジスト膜６をマスクとして金属膜４を腐食しない
液によ＃）絶縁膜５をエツチングする。この時エツチン
グはフォトレジスト膜６が感光されない環境のもとで行
う。
半導体ウェノ・−１上に、後に行うメッキの際の導通を
とるだめの金属膜４、メッキの際のマスクの役目をする
絶縁膜５、同様にメッキの際のマスクの役目をするポジ
型のフォトレジスト膜６′（ｒ−付着せしめた後、第３
図（ｂ）においてフォトリングラフィによりフォトレジ
スト膜６を図の如く加工する。続いて第３図（Ｃ）でフ
ォトレジスト膜６をマスクとして金属膜４を腐食しない
液によ＃）絶縁膜５をエツチングする。この時エツチン
グはフォトレジスト膜６が感光されない環境のもとで行
う。
次に第３図（ｄ）で再びフォトリソグラフィを行って図
中の６ａの部分のフォトレジスト膜のみを残す。この部
分は後に素子分離が行われる位置となる。第３図（ｅ）
では、絶縁膜５及びフォトレジスト膜６ａ をマスクと
してメッキにより厚さｈｘを有するメッキ膜７を選択的
に形成する。次に第３図（ｆ）で５８の部分を残して、
金ｐＡ膜４及びメッキ族、７を腐食しない液により絶縁
膜をエツチングして除去した後、第３図（２）で、フォ
トレジスト膜６ａをマスクとして再び厚さｈ２だけメッ
キして 凹凸形状を有するメッキ膜７を形成する。最後
に第３図（！ｌ）でフォトレジスト膜及び絶縁膜を除去
して終了する。なお、本発明の製造方法の具体的な例と
しては、金属膜４としては、真空蒸着法等により付着さ
れたＯｒまたはＩｌｌ ｉとＡｕとよりなる２層膜、絶
縁膜５としてはＯＶＤあるいはスパッタリング法によっ
て付着された５Ｉ０２膜、絶縁膜５ｉｆ２のエツチング
液としては、ＨＦとＮＨ４Ｆ との水溶液、メッキ膜７
の材料としてはＡｕ、ＡｇあるいはＯｕがある。
中の６ａの部分のフォトレジスト膜のみを残す。この部
分は後に素子分離が行われる位置となる。第３図（ｅ）
では、絶縁膜５及びフォトレジスト膜６ａ をマスクと
してメッキにより厚さｈｘを有するメッキ膜７を選択的
に形成する。次に第３図（ｆ）で５８の部分を残して、
金ｐＡ膜４及びメッキ族、７を腐食しない液により絶縁
膜をエツチングして除去した後、第３図（２）で、フォ
トレジスト膜６ａをマスクとして再び厚さｈ２だけメッ
キして 凹凸形状を有するメッキ膜７を形成する。最後
に第３図（！ｌ）でフォトレジスト膜及び絶縁膜を除去
して終了する。なお、本発明の製造方法の具体的な例と
しては、金属膜４としては、真空蒸着法等により付着さ
れたＯｒまたはＩｌｌ ｉとＡｕとよりなる２層膜、絶
縁膜５としてはＯＶＤあるいはスパッタリング法によっ
て付着された５Ｉ０２膜、絶縁膜５ｉｆ２のエツチング
液としては、ＨＦとＮＨ４Ｆ との水溶液、メッキ膜７
の材料としてはＡｕ、ＡｇあるいはＯｕがある。
以上の様に、本発明により、従来よりも空気中への放熱
特性に優れたヒートシンクを有することによって信頼性
を大幅に高められた半導体素子が提供される。
特性に優れたヒートシンクを有することによって信頼性
を大幅に高められた半導体素子が提供される。
第１図は従来の半導体素子を示す図、第２図は本発明に
係る半導体素子を示す図、また第３図（ａ）〜（ｈ）は
本発明に基く半導体素子の製造方法を示す図である。な
お図において １・・・・・・半導体ウェハー、２．３・・・・・・ヒ
ートシンク。 ４・・・・・・金属膜、５，５ａ・・・・・・絶縁膜。 ６．６ａ・・・・・・フォトレジスト膜、７・・・・・
・メッキ膜。 悼 ３ 図 （ｄ） （ｎＪ
係る半導体素子を示す図、また第３図（ａ）〜（ｈ）は
本発明に基く半導体素子の製造方法を示す図である。な
お図において １・・・・・・半導体ウェハー、２．３・・・・・・ヒ
ートシンク。 ４・・・・・・金属膜、５，５ａ・・・・・・絶縁膜。 ６．６ａ・・・・・・フォトレジスト膜、７・・・・・
・メッキ膜。 悼 ３ 図 （ｄ） （ｎＪ
Claims (1)
- ｐｎ接合、多層構造等の形成によシ所望の機能を果すた
めの加工を施された半導体ウェハーを作製する工程と、
この半導体ウェハー上に金属膜及び所定のパターンが形
成された絶縁膜を形成する工程と、この絶縁膜をマスク
として前記金属膜上に第１の金属メッキを施す工程と、
前記絶縁膜を除去した後、第２の金属メッキを行う工程
とを有することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17462583A JPS6066452A (ja) | 1983-09-21 | 1983-09-21 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17462583A JPS6066452A (ja) | 1983-09-21 | 1983-09-21 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066452A true JPS6066452A (ja) | 1985-04-16 |
Family
ID=15981861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17462583A Pending JPS6066452A (ja) | 1983-09-21 | 1983-09-21 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066452A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089443A (en) * | 1990-05-30 | 1992-02-18 | Prime Computer, Inc. | Method of making a semiconductor heat sink |
| KR100403537B1 (ko) * | 2001-02-06 | 2003-10-30 | 고원동 | 히트 싱크 제조 방법 |
| JP2013214738A (ja) * | 2012-03-30 | 2013-10-17 | Semikron Elektronik Gmbh & Co Kg | 基板、及び少なくとも１つのパワー半導体コンポーネント用の基板を作製するための方法 |
-
1983
- 1983-09-21 JP JP17462583A patent/JPS6066452A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089443A (en) * | 1990-05-30 | 1992-02-18 | Prime Computer, Inc. | Method of making a semiconductor heat sink |
| KR100403537B1 (ko) * | 2001-02-06 | 2003-10-30 | 고원동 | 히트 싱크 제조 방법 |
| JP2013214738A (ja) * | 2012-03-30 | 2013-10-17 | Semikron Elektronik Gmbh & Co Kg | 基板、及び少なくとも１つのパワー半導体コンポーネント用の基板を作製するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3074145A (en) | Semiconductor devices and method of manufacture | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JPS6066452A (ja) | 半導体素子の製造方法 | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH02148739A (ja) | 半導体装置の製造方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| TWI261893B (en) | Processes of semiconductor and bipolar transistor and method of fabricating capacitance structure | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH0327523A (ja) | 半導体装置の製造方法 | |
| JPS612156A (ja) | フオトフアブリケーシヨン用マスクの製作方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JP2000208900A (ja) | プリント配線板 | |
| JPH0546972B2 (ja) | ||
| JPH04223367A (ja) | 薄膜抵抗体の製造方法 | |
| JPS58188138A (ja) | 半導体装置の製造方法 | |
| JPH01255246A (ja) | 半導体装置の製造方法 | |
| JPS59121845A (ja) | 半導体装置の製造方法 | |
| JPS59114855A (ja) | 薄膜抵抗パタ−ンの形成方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 |