JP2006120720A - 薄膜装置の製造方法、アクティブマトリクス基板、電気光学装置、電子機器 - Google Patents

薄膜装置の製造方法、アクティブマトリクス基板、電気光学装置、電子機器 Download PDF

Info

Publication number
JP2006120720A
JP2006120720A JP2004304621A JP2004304621A JP2006120720A JP 2006120720 A JP2006120720 A JP 2006120720A JP 2004304621 A JP2004304621 A JP 2004304621A JP 2004304621 A JP2004304621 A JP 2004304621A JP 2006120720 A JP2006120720 A JP 2006120720A
Authority
JP
Japan
Prior art keywords
thin film
layer
film device
substrate
release layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004304621A
Other languages
English (en)
Other versions
JP4940402B2 (ja
Inventor
Yasuaki Kodaira
泰明 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004304621A priority Critical patent/JP4940402B2/ja
Publication of JP2006120720A publication Critical patent/JP2006120720A/ja
Application granted granted Critical
Publication of JP4940402B2 publication Critical patent/JP4940402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 材料の無駄を軽減しつつ、1回転写であって薄膜装置への配線工程を簡略化可能な薄膜装置の製造方法を提供する。
【解決手段】 転写元基板(100)上に、所定のエネルギ付与によって剥離する特性を有し、かつ、導電性を呈する剥離層(102)を形成する工程、剥離層上に薄膜装置を含む被転写層(110)を形成する工程、被転写層の一方の面に接着層(120)を介して転写先基板(122)を接合する工程、剥離層(102)にエネルギを付与して転写元基板(100)と剥離層(102)との間に剥離を生じさせ、剥離層とともに被転写層を転写先基板(122)に転写する工程、及び転写先基板に転写されて露出した剥離層(102)をパターニングして、薄膜装置と電気的に接続された配線層(102a〜d)を形成する工程を備える。
【選択図】 図3

Description

本発明は、薄膜装置の基板間転写技術を使用した薄膜装置の製造方法に関する。
関連技術
液晶表示装置(LCD)、電界発光(エレクトロルミネッセンス:EL)表示装置のような半導体応用装置では、変形や落下による壊れ防止、柔軟性、軽量化等の理由などにより下地基板にプラスチック基板を使用することが望ましい場合がある。しかし、プラスチック基板は、半導体装置製造で必要とされる高温プロセスに対する耐熱性が無いため、プラスチック基板上に通常の半導体製造プロセスによって半導体装置を形成することができない。
従来、プラスチック基板上に半導体装置を形成するための技術として、薄膜半導体装置を耐熱の製造元基板上に形成した後、該基板から薄膜半導体装置が形成されている素子形成層(被転写層)を剥離し、これを転写先基板であるプラスチック基板に貼り付けることによって半導体応用装置を製造する転写技術があった。これらの転写技術は、例えば、特開平10−125929号公報、特開平10−125930号公報、特開平10−125931号公報に、「剥離方法」等として詳細に説明されている。
特開平10−125929号公報 特開平10−125930号公報 特開平10−125931号公報
しかしながら、上記転写技術を使用して製造した薄膜装置は、製造元基板から転写先基板に1回転写した状態では、素子形成層が相対的に上下反転して転写されるために、素子形成層の元の上面が転写先基板に密着し、そのままでは素子形成層に外部配線を接続することができない。このため転写先基板に転写後に剥離層を除去してから再度金属層を形成してパターニングすることにより、素子形成層中の薄膜装置に電気的に接続する配線を形成する必要があった。
また、剥離層は転写後に総て除去されてしまう一時的な材料であって、材料費が無駄であり、廃棄材料を増えるため環境保護上も好ましくないという問題があった。
そこで、本発明は、1回転写であって、材料の無駄を軽減しつつ薄膜装置への配線工程を簡略化可能な薄膜装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の薄膜装置の製造方法は、転写元基板上に、所定のエネルギ付与によって剥離する特性を有し、かつ、導電性を呈する剥離層を形成する工程と、剥離層上に薄膜装置を含む被転写層を形成する工程と、被転写層の一方の面に接着層を介して転写先基板を接合する工程と、剥離層にエネルギを付与して転写元基板と剥離層との間に剥離を生じさせ、剥離層とともに被転写層を転写先基板に転写する工程と、転写先基板に転写されて露出した剥離層をパターニングして、薄膜装置と電気的に接続された配線層を形成する工程と、を備えたことを特徴とする。
上記工程によれば、剥離層に導電性を保持させておき、転写先基板に1回だけ転写した後、剥離層を総て除去する代わりにその一部が薄膜装置と電気的に接続するための配線層としてパターニングして残されるので、剥離層自体を薄膜装置への配線層として兼用させることができる。このため、配線層を別途形成するための工程を削除でき、かつ、破棄される剥離層の量を減少させることができる。
なお、本発明において転写先基板は、プラスチック基板に限定されるものではなく、ガラスやセラミックなど種種の基板が使用可能である。
ここで例えば、被転写層は、剥離層上に下地層を形成する工程と、下地層に貫通孔を設ける工程と、下地層に設けられた貫通孔に導電性材料を設ける工程と、下地層に設けられた貫通孔上に薄膜装置の接続点が位置するように薄膜装置を形成する工程と、により形成される。このような工程を経れば、剥離層を剥離した時点で、既に薄膜装置と電気的な接続が得られているため、パターニングするだけで剥離層を配線層とすることが可能である。
ここで、例えば薄膜装置は、配線膜、電極、または半導体装置のいずれか1以上を含む。被転写層に含まれ、基板外と電気的な接続を要するものとしてこれらが考えられるからである。
導電性を有する剥離層としては、例えば金属微粒子を含んで構成されることが好ましい。金属微粒子によれば、剥離層の主たる材料の導電性如何に関わらず、剥離層全体に容易に導電性を付与することができ、さらに、後の熱処理等により導電性を向上させることも可能だからである。
剥離層としては、光の照射によって原子間又は分子間の結合力が消失又は減少する材料で形成されていることが好ましい。このような性質を有していれば、光の照射によって容易に物理的な結合力を消滅又は減少させ、剥離作業を簡単にできるからである。
このような材料としては、アモルファスシリコンを含むことが好ましい。アモルファスシリコンによれば、上記特性を有し、容易に転写元基板から剥離するからである。
アモルファスシリコンを剥離層として利用する場合、アモルファスシリコンに対する不純物を含んで構成してもよい。アモルファスシリコンであれば、半導体材料として不純物の付与により導電性を容易に呈するため、剥離容易と導電性保持という双方の特性を合わせて持たせることが可能だからである。
例えば、接着層は永久接着剤であることが好ましい。永久接着剤であれば、転写先基板に半永久的に接着可能だからである。
本発明は、本発明の薄膜装置の製造方法を用いて、薄膜装置の製造方法を用いて、二次元に配置された複数の画素を駆動する複数の薄膜トランジスタを前記薄膜装置として製造したことを特徴とするアクティブマトリクス基板でもある。プラスチック基板等に薄膜トランジスタを設ける需要としてアクティブマトリクス駆動の画素を備えた基板が好適だからである。
また本発明は、このようなアクティブマトリクス基板を使用した電気光学装置でもある。「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学装置を備えた装置一般をいい、例えば電気光学装置として、EL(エレクトロルミネッセンス)装置の他、液晶表示装置、電気泳動装置、電界の印加により発生した電子を発光板に当てて発光させる電子放出装置を備えたものをも含む。
また本発明は、このような電気光学装置を備えた電子機器でもある。「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、上記電気光学装置を含むテレビジョン装置、ロールアップ形テレビジョン装置、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、ICカード、宣伝公告用ディスプレイ等が含まれる。
次に図面を参照しながら、本発明の最良の実施の形態を説明する。以下の実施の形態は本発明の単なる例示に過ぎず、本発明の範囲を制限するものではない。
本実施形態は、薄膜装置として薄膜トランジスタを製造する場合に関する。本実施形態における薄膜装置の製造方法は、基本的に次の工程を備える。
1)転写元基板上に、所定のエネルギ付与によって剥離する特性を有し、かつ、導電性を呈する剥離層を形成する工程;
2)剥離層上に薄膜装置を含む被転写層を形成する工程;
3)被転写層の一方の面に接着層を介して転写先基板を接合する工程;
4)剥離層にエネルギを付与して転写元基板と剥離層との間に剥離を生じさせ、剥離層とともに被転写層を転写先基板に転写する工程;及び
5)転写先基板に転写されて露出した剥離層をパターニングして、薄膜装置と電気的に接続された配線層を形成する工程。
上記工程によれば、剥離層に導電性を保持させておき、転写先基板に1回だけ転写した後、剥離層を総て除去する代わりにその一部が薄膜装置と電気的に接続するための配線層としてパターニングして残されるので、剥離層自体を薄膜装置への配線層として兼用させることができる。このため、配線層を別途形成するための工程を削除でき、かつ、破棄される剥離層の量を減少させることができる。
図2及び図3に、本実施形態における薄膜装置の製造方法を説明する製造工程断面図を示す。図2は、剥離層形成工程から被転写層形成工程までを示す図であり、図3は、接合工程から配線層形成工程までを示す図である。これらの図は、薄膜トランジスタ二つについての製造工程を模式的に示したものであり、トランジスタ領域の拡大断面図である。以下詳細に各工程を説明する。
<1:剥離層形成工程>
図2(a)に示すように、転写元基板100上に剥離層102が形成される。転写元基板(製造元基板)100として、薄膜トランジスタを製造するための高温プロセスに十分耐えられる基板、例えば、1000℃程度に耐える石英ガラス党の透光性耐熱基板を利用する。転写元基板100には、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA―2等の耐熱性ガラス等を使用可能である。転写元基板100の厚みは、最終製品に用いられるものではないため大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mmであることがより好ましい。転写元基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると、転写元基板の透過率が低い場合に照射光の減衰を招く。ただし、転写元基板の照射光の透過率が高い場合には、上記上限値を越えてその厚みを厚くすることができる。
剥離層102は、本発明に係り、所定のエネルギ付与によって剥離する特性を有し、かつ、導電性を呈するものであることを要する。剥離する特性とは、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」または「界面剥離」ともいう)を生ずる性質である。すなわち、一定の強度の光を照射することにより、剥離層102を構成する材料の原子または分子における原子間または分子間の結合力が消失しまたは減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、光の照射により、剥離層102から気体が放出され、分離に至る場合もある。剥離層102に含有されていた成分が気体となって放出され分離に至る場合と、剥離層102が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
このような特性を備える剥離層102に適する組成としては、例えば、アモルファス(非晶質)シリコン(a−Si)を使用することができる。このアモルファスシリコン中には、水素(H)が含有されていてもよい。水素の含有量は、2at%程度以上であることが好ましく、2〜20at%であることがさらに好ましい。水素が含有されていると、光の照射により水素が放出されることにより剥離層102に内圧が発生し、これが剥離を促進する。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入する光のパワー等の条件を適宜設定することによって調整する。
剥離層102の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。剥離層102の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生ずるからである。また剥離層102の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に剥離層102をパターニングするのに時間を要したりするからである。
剥離層102の形成方法は、均一な厚みで剥離層を形成可能な方法であればよく、剥離層102の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR―CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンプレーティング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。
特に、剥離層102の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、剥離層102をゾルーゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
本実施形態では、剥離層102に金属微粒子が含まれていることに特徴がある。金属微粒子としては、銀等の微粒子を利用可能である。金属微粒子の粒径に特に限定は無い。金属微粒子の密度は、十分な導電性を付与することができる程度にする。この範囲を超えて密度が高いと、導電性は確保できるが剥離層としての機能に影響があり、この範囲より密度が低いと導電性が十分確保できないからである。
このように本実施形態の剥離層102は、アモルファスシリコンであって、それ自体導電性を備えていないが、金属微粒子を含むことによって剥離層全体に容易に導電性を付与することができ、さらに、後の熱処理等により導電性を向上させることができる。
なお、アモルファスシリコンを剥離層102として利用する場合、金属微粒子を含ませる他に、アモルファスシリコンに対し、不純物を導入することにより導電性を付与することが可能である。例えば半導体膜をN型またはP型にするための不純物を予めまたは剥離後に剥離層102に導入することで、導電性を呈し、配線層として機能することになる。
<2:被転写層形成工程>
図2(b)〜(f)は被転写層110の形成工程である。
下地層104の厚みは、その形成目的に応じて適宜決定される。通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。下地層が薄すぎると、上記保護層等の機能を果たすことができず、下地層が厚すぎると全体が厚膜化してしまうからである。
下地層104の形成方法としては、剥離層102で説明した各種の方法が適用可能である。なお下地層は、一層で形成する他、同一または異なる組成を有する複数の材料を用いて二層以上形成することもできる。
図2(c)に示すように、下地層104にはさらに貫通孔112が設けられる。この貫通孔112は、後の半導体薄膜形成において、ソース103sやドレイン103dが設けられる位置に設けられる。予めこのような位置に貫通孔112を形成することで、1回転写後に容易に電気的な接続をすることができるからである。貫通孔112の形成は、通常の絶縁膜にスルーホールやビアを設けるための方法を適用可能である。
なお、この貫通孔112は、1回転写後に剥離層102の側から電気的な導通を取る必要がある場合に設ければよい。本実施形態では上層に配線層107sや107dを別途設けるため、この配線層のみで足りる場合にまで貫通孔を設ける必要はないからである。また、下地層104に金属材料が使用される場合には、後のパターニングにおいて剥離層102とともに配線層を形成することになるため、スルーホール等の形成は不要である。
図2(d)に示すように、貫通孔112の形成後には導電性材料114が貫通孔内に充填される。導電性材料114としては、導電性があって貫通孔112に充填することが容易な材料であればよく、例えばアルミニウム、銅、金、ニッケル、タンタル、銀等を用いることが可能である。
図2(e)に示すように、貫通孔112内に導電性材料114が充填されたら、貫通孔112上に薄膜装置の接続点、すなわち、薄膜トランジスタT1及びT2のソース103s及び/またはドレイン103dが位置するように、半導体膜103が形成される。半導体膜103の形成は、公知の半導体薄膜形成技術を用いればよい。例えば、貫通孔112が形成された下地層104上に、CVD法によってシリコンを堆積させることにより、シリコン膜が形成される。次いで、シリコン膜を薄膜トランジスタのトランジスタ領域の形状にパターニングすることにより半導体膜103が形成される。
図2(f)に示すように、半導体膜103が形成されたら、それをトランジスタ領域とする薄膜トランジスタを形成する。まず、シリコンをCVD法で堆積し酸化させることによって、または酸化珪素等を直接堆積することによってゲート絶縁膜106が形成される。次いで、半導体膜103にチャネル103c用のイオン注入を行う。次に、タンタルなどの金属膜を堆積するか、CVD法によって不純物を高濃度拡散したポリシリコンを堆積し、パターニングを行うことにより、ゲート電極105が形成される。次に、ゲート電極105をマスクとして半導体膜103のソース103s・ドレイン103d領域上に高濃度不純物注入を行うことにより、自己整合的にソース103s・ドレイン103dが形成される。次いで、不純物活性化の熱処理を行い、CVD法によってシリコン酸化膜を堆積することによって、層間絶縁膜108が形成される。層間絶縁膜108にソース103s・ドレイン103dまで達するコンタクトホールが設けられる。そして、不純物を高濃度で注入したポリシリコンをCVD法で、あるいは金属膜をスバッタ法で堆積することにより、これらをパターニングして配線層107s・107dが形成される。
図2(f)に示すように、このようにして薄膜トランジスタT1及びT2を薄膜装置として含む被転写層(素子形成層)110が形成される。薄膜トランジスタの形成方法は上記に限らず、公知の薄膜半導体製造技術を適用することが可能である。被転写層110に含まれうる薄膜装置としては、薄膜トランジスタの他、画素電極、接続パッド、抵抗、キャパシタ等の受動部品が挙げられる。
なお、上記実施形態では被転写層110が薄膜装置を含む薄膜であったが、被転写層は薄膜に限定されず、塗布膜やシートのような厚膜であってもよい。
<3:接合工程>
図3(a)に示すように、薄膜トランジスタT1及びT2を含む被転写層110が形成されたら、被転写層上に接着剤をスピンコートなどによって塗布することにより、接着層120が形成される。接着層120の上に転写用基板5を載置し、接合する。
接着剤としては、例えば、反応硬化型接着剤、熱硬化型接着剤、光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が使用可能である。組成としては、エポキシ系、アクリレート系、シリコーン系、等適宜に選択される。
転写先基板122は永久基板として用いられるものであり、本発明の転写技術による効用の一つとして耐熱性や耐蝕性が比較的劣るものであっても利用可能である。また、剛性が低く、可撓性、弾性を有するものであってもよい。このような材料として、各種合成樹脂、各種ガラス剤が挙げられる。合成樹脂としては、熱可塑性樹脂、熱効果性樹脂のいずれでも良く、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体等、その他のものが適用可能である。ガラス材としては、例えば、石英ガラス、ケイ酸アルカリガラス、ソーダ石灰ガラス、その他のものが使用可能である。
なお、転写先基板122としては、単一材料からなる基板の他に、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えば、カラーフィルタ、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成する部材を用いてもよい。
<4:剥離工程>
図3(b)及び図3(c)に示すように、転写先基板122の接合後、剥離層102にエネルギを付与して転写元基板100と剥離層102との間に剥離を生じさせ、剥離層102とともに被転写層110を転写先基板122に転写する。
エネルギの付与としてはレーザ光の照射によることが好ましい。レーザ光としては、剥離層102に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよいが、特にエキシマレーザは、短波長域で高エネルギを出力するため、極めて短時間で剥離層にアブレーションを生じさせることができるため好ましい。レーザ光のエネルギ密度は、エキシマレーザの場合、10〜5000mJ/cm2程度とするのが好ましく、特に100〜5299mJ/cm2程度とするのがより好ましい。1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギ密度が低いか照射時間が短いと、十分なアブレーションが生ぜず、エネルギ密度が高いか照射時間が長いと、剥離層102や下地層104を透過した照射光により、半導体膜103へ悪影響を及ぼすことがある。
図3(b)に示すように、レーザ光の照射は、その強度が均一となるように照射するのが好ましい。光の照射方向は、剥離層に対し垂直な方向に限らず、剥離層に対し所定角傾斜した方向であってもよい。また、剥離層の面積が照射光1回の照射面積より大きい場合には、剥離層全領域に対し、複数回に分け光を照射してもよい。また、同一箇所に複数回照射してもよい。また、異なる種類、異なる波長(波長域)の光を同一領域または異なる領域に複数回照射してもよい。
図3(c)に示すように、上記レーザ光の照射等により、剥離層102の原子や分子の結合が弱められ、剥離層102と転写元基板100との界面で剥離が生じ、剥離層102が転写先基板122とともに剥離される。被転写層110としての素子形成層は転写先基板122に転写される。
<5:配線層形成工程>
図3(d)に示すように、転写元基板100と剥離層102とが剥離されたら、転写先基板122に転写されて露出した剥離層102をパターニングして、薄膜トランジスタと電気的に接続された配線層102a〜dを形成する。
すなわち、剥離層102は既に導電性を備えているため、各薄膜トランジスタT1やT2のソース103sやドレイン103dに対応して設けられた貫通孔112を含むように剥離層102をパターニングし、電気的に分離することによって、分離されたそれぞれの剥離層を配線層102a〜102dとして機能させることができるようになる。パターニングは、フォトリソグラフィやインクジェット法によるエッチング液の滴下、レーザエッチングなどを適用可能である。この配線層102a〜dは目的に応じて任意のパターニングにすることができる。この配線層102aは画素電極等に接続することが可能である。
なお、下地層104に金属材料を用いた場合には、剥離層102と同時に下地層104も同様の配線形状にパターニングする。
図1に、以上の本実施形態の薄膜装置の製造方法によって形成された薄膜装置の層構造を示す。図1は、上記薄膜トランジスタT1及びT2をさらに下地基板200に接続した様子を示している。
図1に示すように、下地基板200上に、配線層102a〜dに対し電気的に接続された薄膜トランジスタT1及びT2を含んだ被転写層110、接着層120、及び転写先基板122が形成されている。被転写層110は、下地層104、不純物がドープされたソース103sやドレイン103dを含む半導体膜103、ゲート絶縁膜106、ゲート電極105、層間絶縁膜108、配線層107等によって構成されている。また、下地基板200には、両面の導通を提供するためのビア201a〜dが、配線層102a〜dの位置に対応させて設けられている。
このように、下地基板200を用いることで薄膜トランジスタとの接続端子を提供することができる。下地基板200に、用途に応じて液晶表示装置、電界発光装置、電気泳動装置の画素電極を設けておけば下地基板200と配線層102a〜dとを接続するだけで、1回転写後に容易に画素電極への接続を提供することができる。なお、画素電極の他に、接続端子、配線、他の薄膜トランジスタ等と接続してもよい。また、下地基板を設けずに、他の方法で配線層102a〜dと電気的に接続してもよい。
図4に、上記薄膜装置の製造方法を利用して製造されるアクティブマトリクス基板を備える電気光学装置1の回路図を示す。当該電気光学装置1は、上記製造方法により、転写先基板122上に薄膜トランジスタT1やT2によってアクティブマトリックス駆動方式のアクティブマトリクス基板を形成し、周辺回路を接続して製造されるものである。
図4に示すように、本電気光学装置1は、各画素Gが、上記薄膜トランジスタT1〜T4、配線層102a〜dから電気的に接続された有機電界発光素子OLED、コンデンサCを備えて構成され、それらが行方向に配線される走査線Vgp及び行選択線Vsel、列方向に配線される電源線Vdd及びデータ線Idataでマトリクス状に接続されて構成されている。走査ドライバ2からは走査線Vgpに走査制御信号、行選択線Vselに行選択信号が供給されるようになっている。電流ドライバ3からは電源線Vddに電源電圧が供給され、データ線Idataにデータ信号が供給されるようになっている。
電気光学装置1は、走査線Vgpとデータ線Idataがともに選択状態となると、電源線Vddからの電流が有機電界発光素子OLED経由で流れるようになっている。
図5(a)及び図5(b)に、図4に示すような電気光学装置を備えた電子機器の例を示す。図5(a)は、テレビジョン装置300に適用した例であり、当該電子機器は、本発明に係る電気光学装置1を含んで構成されている。また図5(b)はロールアップ形テレビジョン装置310に本発明に係る電気光学装置1を含んで構成されている。
なお、上記電気光学装置や電子機器の構造は単なる例示であり、本発明の薄膜装置の製造方法によって転写され製造された薄膜装置を用いるものに広く適用することが可能である。
本発明における薄膜装置の製造方法は、上記した実施形態に限定されることなく種々に変更して利用することが可能である。例えば薄膜装置としては、薄膜トランジスタのみならず、配線や電極を含めることができる。
また、電気光学装置としては、電界発光装置のみならず、液晶表示装置、電気泳動装置、電子放出装置等、表示に係る素子の形態に限定されず、種々に応用することが可能である。
また、電子機器としては、上記構成に限定されず、例えば、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、ICカード、宣伝公告用ディスプレイ等に適用することが可能である。
本実施形態における薄膜装置の製造方法で製造された薄膜装置の断面図 本実施形態における薄膜装置の製造工程断面図であり、剥離層形成工程から被転写層形成工程までを示す図 本実施形態における薄膜装置の製造工程断面図であり、接合工程から配線層形成工程までを示す図 電気光学装置の回路図 電子機器の適用例
符号の説明
1 電気光学装置、2 走査ドライバ、3 電流ドライバ、100 転写元(製造元)基板、102 剥離層、102a〜d 配線層、103 半導体膜、103c チャネル、103s ソース、103d ドレイン、104 下地層、105 ゲート電極、106 ゲート絶縁膜、107s・107d 配線層、108 層間絶縁膜、110 被転写層(素子形成層)、112 貫通孔、114 導電性材料、120 接着層、122 転写先基板(永久基板)、200 下地基板、201a〜d ビア

Claims (11)

  1. 転写元基板上に、所定のエネルギ付与によって剥離する特性を有し、かつ、導電性を呈する剥離層を形成する工程と、
    前記剥離層上に薄膜装置を含む被転写層を形成する工程と、
    前記被転写層の一方の面に接着層を介して転写先基板を接合する工程と、
    前記剥離層に前記エネルギを付与して前記転写元基板と前記剥離層との間に剥離を生じさせ、前記剥離層とともに前記被転写層を前記転写先基板に転写する工程と、
    前記転写先基板に転写されて露出した前記剥離層をパターニングして、前記薄膜装置と電気的に接続された配線層を形成する工程と、を備えたことを特徴とする薄膜装置の製造方法。
  2. 前記被転写層は、
    前記剥離層上に下地層を形成する工程と、
    前記下地層に貫通孔を設ける工程と、
    前記下地層に設けられた前記貫通孔に導電性材料を設ける工程と、
    前記下地層に設けられた前記貫通孔上に前記薄膜装置の接続点が位置するように前記薄膜装置を形成する工程と、により形成される、請求項1に記載の薄膜装置の製造方法。
  3. 前記薄膜装置は、配線膜、電極、または半導体装置のいずれか1以上を含む、請求項1または2に記載の薄膜装置の製造方法。
  4. 前記剥離層は、金属微粒子を含んで構成される、請求項1乃至3のいずれかに記載の薄膜装置の製造方法。
  5. 前記剥離層は、光の照射によって原子間又は分子間の結合力が消失又は減少する材料で形成されている、請求項1乃至4のいずれかに記載の薄膜装置の製造方法。
  6. 前記剥離層は、アモルファスシリコンを含む、請求項5に記載の薄膜装置の製造方法。
  7. 前記剥離層は、前記アモルファスシリコンに対する不純物を含んで構成される、請求項6に記載の薄膜装置の製造方法。
  8. 前記接着層は永久接着剤である、請求項1乃至7のいずれかに記載の薄膜装置の製造方法。
  9. 請求項1乃至8のいずれかに記載の薄膜装置の製造方法を用いて、二次元に配置された複数の画素を駆動する複数の薄膜トランジスタを前記薄膜装置として製造したことを特徴とするアクティブマトリクス基板。
  10. 請求項9に記載の前記アクティブマトリクス基板を使用した電気光学装置。
  11. 前記電気光学装置は、液晶表示装置、電界発光装置、及び電気泳動装置のいずれかである請求項10に記載の電気光学装置。

JP2004304621A 2004-10-19 2004-10-19 薄膜装置の製造方法 Active JP4940402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304621A JP4940402B2 (ja) 2004-10-19 2004-10-19 薄膜装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304621A JP4940402B2 (ja) 2004-10-19 2004-10-19 薄膜装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006120720A true JP2006120720A (ja) 2006-05-11
JP4940402B2 JP4940402B2 (ja) 2012-05-30

Family

ID=36538341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304621A Active JP4940402B2 (ja) 2004-10-19 2004-10-19 薄膜装置の製造方法

Country Status (1)

Country Link
JP (1) JP4940402B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129196A (ja) * 2006-11-17 2008-06-05 Toppan Forms Co Ltd 表示装置用電極基板の製造方法
JP2008129195A (ja) * 2006-11-17 2008-06-05 Toppan Forms Co Ltd 表示装置用電極基板の製造方法
US7786576B2 (en) 2007-02-06 2010-08-31 Seiko Epson Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2013035298A1 (ja) * 2011-09-08 2013-03-14 シャープ株式会社 表示装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181570A (ja) * 1988-01-12 1989-07-19 Nec Corp 薄膜トランジスタの製造方法
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181570A (ja) * 1988-01-12 1989-07-19 Nec Corp 薄膜トランジスタの製造方法
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129196A (ja) * 2006-11-17 2008-06-05 Toppan Forms Co Ltd 表示装置用電極基板の製造方法
JP2008129195A (ja) * 2006-11-17 2008-06-05 Toppan Forms Co Ltd 表示装置用電極基板の製造方法
US7786576B2 (en) 2007-02-06 2010-08-31 Seiko Epson Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2013035298A1 (ja) * 2011-09-08 2013-03-14 シャープ株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
JP4940402B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
KR101028393B1 (ko) 반도체 장치
TWI336921B (en) Method for manufacturing semiconductor device
CN1945856B (zh) 半导体器件及其制造方法
CN100565307C (zh) 半导体器件及其制备方法,液晶电视系统,和el电视系统
JP3897173B2 (ja) 有機el表示装置及びその製造方法
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
TW200528825A (en) Display device, manufacturing method thereof, and television receiver
TW200524168A (en) Method for manufacturing semiconductor device
US7253087B2 (en) Method of producing thin-film device, electro-optical device, and electronic apparatus
US7393725B2 (en) Method of manufacturing thin film device electro-optic device, and electronic instrument
JP4682645B2 (ja) 半導体装置の製造方法及び電子機器
JP4781082B2 (ja) 半導体装置の作製方法
JP4940402B2 (ja) 薄膜装置の製造方法
JP2004349539A (ja) 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP2005079395A (ja) 積層体及びその製造方法、電気光学装置、電子機器
JP4945726B2 (ja) 薄膜装置の製造方法
JP2005167212A (ja) 半導体装置の作製方法、配線基板の作製方法
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置
JP2005093335A (ja) 電気光学装置及びその製造方法並びに表示装置
US20210184006A1 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
JP2005301124A (ja) 電気光学装置および電子機器
JP2006210527A (ja) 電気光学装置の製造方法及び電子機器
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
JP2009224360A (ja) 薄膜トランジスタの製造方法および表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120306

R150 Certificate of patent or registration of utility model

Ref document number: 4940402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250