JPH08306737A - 適応相互接続層を有する回路モジュール及び製造方法 - Google Patents

適応相互接続層を有する回路モジュール及び製造方法

Info

Publication number
JPH08306737A
JPH08306737A JP7289295A JP28929595A JPH08306737A JP H08306737 A JPH08306737 A JP H08306737A JP 7289295 A JP7289295 A JP 7289295A JP 28929595 A JP28929595 A JP 28929595A JP H08306737 A JPH08306737 A JP H08306737A
Authority
JP
Japan
Prior art keywords
layer
additional
patterned
metallization
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7289295A
Other languages
English (en)
Inventor
Herbert S Cole
バーバート・スタンレー・コール
Raymond A Fillion
レイモンド・アルバート・フィリオン
Bernard Gorowitz
バーナード・ゴロウィッツ
Ronald F Kolc
ロナルド・フランク・コルク
Robert J Wojnarowski
ロバート・ジョン・ウォナロスキィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Martin Marietta Corp
Original Assignee
Martin Marietta Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Martin Marietta Corp filed Critical Martin Marietta Corp
Publication of JPH08306737A publication Critical patent/JPH08306737A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 回路モジュール及びその製造方法を与える。 【構成】 製造方法は、基絶縁層の第１面上の第１パタ
ーン化金属被覆層をおおって外部絶縁層を付ることから
成る。基絶縁層の第２面は、第２パターン化金属被覆層
を有する。チップパッドを有する少なくとも１つの回路
チップが、基絶縁層の第２面に接着される。第１パター
ン化金属被覆層、第２パターン化金属被覆層及びチップ
パッドの選択された部分を露出するためにそれぞれの経
路が形成される。パターン化された外部金属被覆層が、
外部絶縁層をおおって選択された経路を通ってのびるよ
うに付けられ、チップパッドと、第１及び第２金属被覆
層の選択された部分とを相互接続するようされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概して集積回路の相
互接続に関し、特に予め製造された可撓性相互接続層を
用いて回路モジュールを製造することに関する。
【０００２】
【従来の技術】高密度相互接続の一形態においては、接
着剤被覆された重合体薄膜製上張りが、下に横たわる下
層上のチップ井戸状くぼみ内の複数の集積回路チップを
覆う。重合体薄膜中にレーザで穴をあける、すなわち、
経路を設ける好ましい方法は、1990年1月16付米国特許
第4,894,115号に記載されている。重合体薄膜は、経路
を通して個々の回路チップを相互接続するための金属被
覆パターン（模様）が載せられる絶縁層を与える。上張
りを用いてHDI処理を行う方法は、1988年11月8日付のEi
chelberger他の米国特許第4,783,659号及び1990年1月12
日付米国特許第4,984,042号にさらに記載されてる。こ
れらの多層相互接続を完成させるためには、概して多層
の重合体上張り及び金属被覆パターンを加えかつかなり
の段階の処理を行うことを要する。
【０００３】金属被覆パターンを有する、予め製造され
た可撓性相互接続層は、例えば、Minnesota 州 Northfi
eld のSheldahl社、Mssashusetts州 MethuenのParlex社
のような会社により製造されている。多重チップモジュ
ール及びその他の電子組立体製造業者は、ワイヤ結合、
テープ自動結合、又ははんだ結合のような機械的組立体
取付け技術を用いて、これまで集積回路チップ及びその
他の成分を金属被覆パターンと結合している。予め製造
された可撓性相互接続体は、各側面上で金属被覆パター
ンを支持するのに十分な厚さを有する少なくとも１つの
絶縁薄膜層を有する。厚さは、しばしば１乃至５ミル(2
5乃至125ミクロン)である。
【０００４】Jacobsの米国特許第5,055,907号は、半導
体下層を製造するために、薄膜多層配線デカルコマニア
（転写模様）を支持下層上に形成し、１以上の集積チッ
プをデカルコマニアと整列させて取付ける方法を記載し
ている。貫通経路がデカルコマニア配線をチップと接続
する。薄膜多層デカルコマニアの全厚は、４層に対して
15ミクロンと記載されている。例えば、２又は３ミル
（50乃至75ミクロン)より厚い重合体を通して１ミル平
方の底部開口を有するレーザ穿孔経路が可能であるが、
Jacobsに記載された薄膜を貫通するレーザ穿孔経路より
一層困難である。
【０００５】
【発明が解決しようとする課題】上記の通り、多層相互
接続を完成させるためには、概して多層の重合体上張り
及び金属被覆パターンを加えかつかなりの段階の処理を
行うことを要する。また、厚さが２、３ミル以上の重合
体を通して１ミル平方の底部開口を有するレーザ穿孔経
路は可能であるが、薄膜を貫通するレーザ穿孔経路より
は一層困難である。
【０００６】
【問題点を解決するための手段】本発明の目的は、最低
数の製造段階を用いて高信頼性多重チップモジュールを
製造する方法を与えることである。本発明は、予め製造
された可撓性相互接続層及び前記Eichelberger他の米国
特許第4,783,659号記載のものと類似の接触技術を用い
た回路モジュールの製造を考慮している。集積回路チッ
プは、集積回路チップに面する面に金属被覆パターンを
有する可撓性重合体薄膜上に予め製造された高密度相互
接続構造体と有機接着剤で結合される。経路の直径は、
チップパッドの大きさに依存する。もし、標準的１ミル
直径の経路が、１又は２ミルの厚さを有する絶縁薄膜層
を含む可撓性相互接続構造体を通して延在するなら、層
の全数及び厚さは、信号経路計画密度を犠牲にすること
なく最小にされなければならない。
【０００７】本発明の好ましい実施態様によれば、回路
モジュールを製造する方法は、第１パターン化金属被覆
層を有する第１面及び第２パターン化金属被覆層を有す
る第２面を有する基絶縁層と、第１面及び第１パターン
化金属被覆層と面する基絶縁層とを含む。チップパッド
を有する少なくとも１つの回路チップが第２面に付けら
れる。各経路は、第１パターン化金属被覆層、第２パタ
ーン化金属被覆層及びチップパッドの選択された部分を
露出するように形成される。パターン化された外部金属
被膜層が、選択された経路を通って延びる外部絶縁層を
おおって加えられ、選択されたチップパッドと第１及び
第２金属被膜層の選択された部分とを相互接続する。
【０００８】本発明の他の好ましい実施態様によると、
回路モジュールを製造する方法は、複数の貫通経路を有
する基絶縁層と、基絶縁層の第１面上の第１パターン化
金属被覆層部分及び基絶縁層の第２面上の第２パターン
化金属被覆層部分を含む電気的伝導層とを含む可撓性相
互接続構造体を与える。電気的伝導層の一部は、第１及
び第２パターン化金属被覆層部分と結合するようにこれ
らの経路を通って延びる。外部絶縁層は、第１面及び第
１パターン化金属被覆層に面するように配置される。チ
ップパッドを有する複数の回路チップは、有機接着剤を
用いて第２面に接着される。チップ経路は、外部絶縁
層、基絶縁層及び有機接着剤を通して形成され、選択さ
れたチップパッドを露出するようにされる。外部経路
は、外部絶縁層を通して形成され、第１金属被覆層の選
択された部分を露出するようにされる。パターン化外部
金属被覆層は、選択されたチップ及び外部経路を通して
延び、選択されたチップパッド及び第１及び第２金属被
覆の選択された部分と内部接触するようにされる。
【０００９】以上の実施態様は、１つの可撓性相互接続
構造体を与えることに関して述べたが、もし所望なら、
付加的可撓性相互接続構造体を第１可撓性相互接続構造
体をおおって加えることができる。さらに、広い井戸状
くぼみを設けかつ広いくぼみの底面を通る小さい経路を
形成することにより深い経路を達成する技術についても
記載する。
【００１０】
【発明の実施の形態】図１乃至５は、本発明の多層相互
接続工程の段階を例示する側部断面図である。図１は、
基経路１１を有し、基金属被膜層１２で被覆された基絶
縁層１０の側部断面図を示す。
【００１１】基絶縁層１０は、重合体薄膜を含む電気的
絶縁材料で、薄膜上に電気伝導材料を接着できものが望
ましい。適切な材料としては、例えば、Kepton Hポリイ
ミド又はKepton Eポリイミド（KeptonはE.I. du Pont d
e Nemours & Co. の商標）、Apical AV ポリイミド（Ap
icalはKanegafugi Chemical Industry Companyの商
標）、Upilexポリイミド（UpilexはUBE Industries, Lt
d.の商標）及びUtelm ポリエーテルイミド（Utelm はGe
neral Electric Co.の商標）等がある。
【００１２】基絶縁層として重要な特性は、処理工程中
最低の寸法変化を与える、弾性率、熱及び湿潤膨脹係数
等である。可撓性を保つためには基絶縁層の厚さが最小
にされるのが望ましい。しかし、同時に基絶縁層は、十
分な剛性（厚さ又は組成のいずれかによる）を有し、両
面上の金属被膜層を支持しかつその後のすべての処理段
階を通して寸法的安定性を維持させるようにしなければ
ならない。一実施態様では厚さ１ミルのポリイミド層が
用いられる。
【００１３】基絶縁層は、先決の位置において形成され
た基経路１１を持つことができる。経路はレーザ穿孔に
より形成され、各経路の最広断面がその底部で１ミル程
度であるのが望ましい。基絶縁層は、その代わりに機械
的穿孔、打抜き又は反応的イオン食刻のような方法によ
り形成することができる。
【００１４】次に基絶縁層が付着される。一実施態様に
おいては、基金属被膜層１２は厚い電気めっき金属層に
覆われた薄い種金属層から成る。種金属層は、例えば、
スパッタ（真空蒸着）により若しくは基絶縁層を無電解
ニッケル又は銅めっき液中に浸す前に基絶縁層をSnCl2
溶液中に浸漬することにより、基絶縁層の両面及び経路
内に付着させることが可能である。その後銅の厚い層は
容易に電気めっきすることができる。その代わりに、全
付着工程をスパッタで行うことができる。基金属被膜層
１２の望ましい厚さは、２乃至10ミクロンの範囲である
が、より厚い金属も付けることができる。
【００１５】
【実施例】図２は図１と同様で、パターン化後の基金属
被膜層１２及び外部絶縁層１４の付着をさらに示す。基
金属被膜層は、従来の光硬化性樹脂パターン（図示せ
ず）を用いてパターン化可能で、銅はパターンを通し
て、例えば、塩化第二鉄溶液で食刻できる。パターン化
は極めて濃密にできる。幅１ミルの電気的流れは、例え
ば、幅１ミルの空間により隔離できる。
【００１６】外部絶縁層１４が加えられ、基絶縁層面に
面するようにされる。基絶縁層と外部絶縁層との間には
他の絶縁層及び金属被膜層（図示せず）を設けてもよ
い。
【００１７】外部絶縁層１４は、例えば、一実施態様に
おいては、基絶縁層１０の材料と組成的に類似の材料か
らなる絶縁材料であり、溶液からの回転又は容射被覆の
ような従来の被覆技術を用い、その後溶剤を除去しかつ
絶縁層を硬化させるために焼成することにより付けるこ
とができる。外部絶縁層は同様に従来の積層技術を用い
ても付けることができる。外部絶縁層１４は、基絶縁層
と同一厚さである必要はないが、以後の相互接続金属被
覆に対して十分な絶縁を与えなければならない。
【００１８】図２の基絶縁層、基金属被覆層及び外部絶
縁層は、可撓性相互接続構造体を形成し、同構造体は回
路チップと相互接続するために最終使用者に出荷される
前に、予め製造され、供給者によりバッチで試験するこ
とができる。
【００１９】図３は、図２の基絶縁層に付けられた回路
チップ１６の側部断面図である。図を簡単にするために
チップは、チップ接着剤２０により適切に保持され、上
向きに基絶縁層１０に面するチップパッド１８を有する
ものとして示されている。チップの整列を容易にするた
めに基絶縁層１０は、代わりに基絶縁層のチップ側面１
０ａを上向きに配置し、チップはチップ側面上に下向き
におくことができる。
【００２０】基絶縁層１０は、チップパッド１８に密接
した区域を除けば、任意の位置において予めパターン化
された基金属被覆層１２を含むことができる。基金属被
覆層に対してチップパッドが１ミルより以上近接しない
ように金属被覆をパターン化するのが望ましい。基金属
被覆層のチップ側部分１２ａは、選択されたチップパッ
ドへの通路と干渉しない限り、チップと基絶縁層との間
に一連の金属１２ｃを含むことができる。回路チップ
は、集積回路若しくは能動又は受動的な個々の回路成分
から構成してもよい。回路チップは、SPIE(シロキサン
・ポリイミド・エポキシ樹脂）又はシアノアクリラート
で基絶縁層及び外部絶縁層と結合できる。チップの結合
には、商業的に入手できる熱溶融接着剤、型取付接着
剤、エポキシ樹脂も同様に使用できる。可撓性回路に対
して隙間のない接着を与える接着剤が望ましい。
【００２１】接着剤は、十分な光学的吸収特性を有し、
下方の結合パッドに対してその後レーザ経路穿孔を可能
にするようにするのが望ましい。もし、接着剤が十分な
光学的吸収特性を有しないなら、Cole他の米国特許第5,
169,678に記載されているように、このような接着剤に
添加剤を加えて光学的吸収を容易にするようにさせる方
法を用いることができる。
【００２２】接着剤は、回路チップ及び基絶縁層とよく
結合しかつ適切な絶縁性を有し、チップパッド及びチッ
プ表面を機械的又は電気的に基絶縁層及び金属被膜層か
ら隔離するようにすべきである。一実施態様において
は、回路チップを基絶縁層に取付ける前に、約２乃至２
０ミクロン（図示せず）の薄い絶縁層が基絶縁層及び基
金属被覆層上に付けられるので、接着剤の絶縁特性の重
要性は減少する。
【００２３】基絶縁層１０の面上にある基金属被覆層１
２の回路チップに面するチップ側部分１２ａは、電気信
号の相互接続経路の設計に用いることができるので、必
要とされる相互接続層の数を減らすのに有用である。従
って、基絶縁層の外側部分１２ｂのみがパターン化され
る場合よりも、基絶縁層１０上にはより多くの信号通路
を設けることができる。ある状況においては、基絶縁層
のチップ側部分上の金属被膜を用いて、必要とされる絶
縁層の数を減らすことができる。
【００２４】図４は図３と同様であり、外部絶縁層１
４、基絶縁層１０及びチップパッド１８に対する接着剤
２０を通したチップ経路２２をさらに示す。また、外部
絶縁層を通してチップパッド１８に至る外部経路２４並
びに外部絶縁層１４上と、経路２２及び２４内とでパタ
ーン化される外部金属被覆層２６をも同様に示す。図１
−４には２つの絶縁層が示されるが、もし所望なら付加
的層を用いることもできる。小直径のチップ経路を製造
するためには、絶縁層の全厚はできるだけ薄くなければ
ならない。一実施例においては、Eichelgerber他の米国
特許第4,835,704に記載されているように、高密度相互
接続を与えるために適応リトグライを用いている。
【００２５】外部金属被膜層２６は電気伝導材料から成
り、同層は真空蒸着を用いて付けることが可能で、例え
ば、連続的にチタンの薄い層をスパッタ蒸着し、銅の薄
い層をスパッタ蒸着し、銅の厚い層（標準的に５乃至10
ミクロン）を電気めっきすることにより付けることがで
きる。外部金属被膜層は光硬化性樹脂でパターン化し、
回路チップと基金属被膜層との間に所望の相互接続を与
えるようにすることができる。
【００２６】外部金属被膜層の製造は概して、外部金属
被膜層を付着すべき区域において構造体がほぼ平面であ
る条件下で行うのが望ましい。もし回路チップの高さが
同一なら、下層または支持片を用いることなく、外部絶
縁層の表面は十分平坦であろう。もし回路チップの高さ
が異なるなら、異なる深さを持つ表面を有する下層又は
一時的支持片をチップの下に用いて、平面を与えるよう
にすることができる。
【００２７】外部金属被膜層がパターン化されるとき、
基金属被膜層１２のチップ側部分は保護され、所望のも
の以上の食刻が起こらないようにしなければならない。
もし薄い層が基金属被膜層１２の底面を覆うなら、基金
属被膜層は保護されるであろう。さらに、もし外部金属
被覆層が基金属被膜層と異なった材料であり、基金属被
膜層が外部金属被覆食刻試薬と反応しないなら、絶縁は
不要であろう。基金属被膜層を保護するための代わりの
方法は、後で除去される一時的防食層を用いることであ
る。
【００２８】Kaptonポリイミド（図示せず）の小枠（フ
レーム）は、多重チップ列を囲む境界として用いること
ができる。枠は、第２レベルの個裝又は組立体（図示せ
ず）用のコネクタ金属被覆を含むことができる。さら
に、ある用例においては金属被覆の外層全体を覆う薄い
絶縁重合体を当てるのが適切である。
【００２９】図５は、付加的回路チップ１６ａのみなら
ず回路チップ及び図４の絶縁層を支持する下層２８の側
部断面図である。簡単にするために、図１−４において
は単一回路チップを有する実施態様が示されている。単
一回路チップは、ある用途においては有用であり得る。
多重回路チップがしばしば用いられる。
【００３０】構造体は、下層と共に又は下層を加えるこ
となく用いることができる。もし下層が付けられるな
ら、回路チップは先決のくぼみな内まで下げるか、若し
くは回路チップの回りに内型を置きかつFillion 他の出
願『集積回路モジュール用埋め込み下層』（1993年２月
８付第08/014,481号出願の一部継続出願としての1993年
７月９日付第08/087,434号出願）に記載のものと類似の
方法で下層成型材料を加えることにより下層が製造され
るのが望ましい。同出願は、薄膜上に置かれたチップの
回りのプラスチックを成型することによりHDI下層を製
造する方法が記載されており、参照により本明細書に組
み入れる。もし下層が付けられないなら、構造体はボー
ド又は他の面上に取付けられるか若しくは、例えば、密
集記憶装置組立体内へ積み重ねられる。
【００３１】図５はさらに、深い経路を製造する多段階
技術を例示している。同技術は深い経路が用いられるそ
の他の用途のみならず、本発明の回路モジュール製造技
術のすべてにおいて用いることができる。第１段階は、
底面（破線３０１で示す）を有する広い井戸状くぼみ３
００の形成である。第２段階は、広い井戸状くぼみの底
におけるより慣習的サイズの経路３０２の形成である。
この積重ね方式は、重合体材料の厚い層を通して、正確
なサイズおよび形状の経路を提供するので有用である。
２つの段階は、２つのマスク（写真原板）処理を用いる
ことにより、すなわち、エキシマレーザを用いてビーム
サイズを調節するか若しくは適応リトグラフ技術を備え
たプログラム可能レーザを用いて行なわれる。
【００３２】首尾よく実施されてきた方法は、第１に断
面３ミル程度の経路をチップパッド上の先決深さまで切
除するようプログラムされたアルゴンイオンレーザを使
用し、次いで底部で１ミルの断面を有しかつチップパッ
ドまで延びる経路を切除することを伴う。
【００３３】図６及び７は、他の多層相互接続処理にお
ける段階を例示する側部断面図である。可撓性相互接続
構造体４０１ａ内に図１−５に示された基経路１１がな
いことを除けば、製造段階は同様である。図６は、チッ
プ側金属被覆層４６および外側金属被覆層４４を有する
基絶縁層４２の側部断面図である。外側金属被覆層は、
外部絶縁層４８で覆われる。回路チップ１６は、図３に
関して述べた通り、基絶縁層に付着される。
【００３４】図７は図６のものと同様で、回路チップ及
び金属被覆層の相互接続をさらに示す。この実施態様に
おいては、３種類の経路が用いられる。チップ経路５０
は外部絶縁層４８、基絶縁層４２及びチップパッド１８
への接着剤を通して延びる。外部経路５２は、外部絶縁
層４８を通して外側金属被覆層４４まで延びる。低経路
５４は、外部絶縁層４８及び基絶縁層４２を通してチッ
プ側金属被覆層４６まで延びる。その後電気伝導体５６
の層が付けられかつパターン化されて、選択された金属
層とチップパッドとを相互接続するようにされる。
【００３５】図８及び９は、単一層可撓性相互接続構造
体４０１ｂの製造工程における段階を例示する側部断面
図である。単一層構造体の製造は、多層構造体のものと
類似している。図８は、一方の面上に、貫通経路も持た
ない、パターン化された基金属被覆層３６を有する単一
絶縁層３８の側部断面図を示す。基金属被覆層のパター
ン化は、１面のみがパターン化されることを除き、図２
で述べたものと同様である。回路チップが絶縁層に付着
される。回路チップ付着工程は、図３に関して述べたも
のと同一である。
【００３６】図９は、図８の回路チップ及び絶縁層を支
持する下層の側部断面図である。この実施態様において
チップ経路３０は、絶縁層３８及び接着剤２０を通して
チップパッド１８まで延び、基経路３２は、絶縁層を通
して基金属被覆層３６まで延びる。
【００３７】多重絶縁層（図１−７）を用いるか若しく
は単一絶縁層（図８−９）を用いるどうかに関わらず、
本発明の著しい利点は、絶縁層及び金属被覆層が予め製
造されかつばらで試験されることが可能で、相互接続を
完成するのに１つの経路穿孔及び金属被覆スパッタ段階
のみしか要しないことである。
【００３８】予め製造された相互接続層の量産は、処理
段階を減らし、従ってチップ相互接続のコストを低減さ
せる。層は大きなパネル上で製造することが可能で、必
要な注文生産は、チップの最終的レーザ穿孔及び外部金
属被覆層のパターン化にのみしぼるようにすることがで
きる。
【００３９】図１０は、６レベルの相互接続を含むこと
ができる、２つの可撓性相互接続構造体４０１及び４０
３を含む回路モジュールを例示する側部断面図である。
図１０は図１−５に示す種類の２つの構造体を含むよう
に示されているが、工程は図６−７及び図８−９の構造
体にも同等に適用できる。
【００４０】この方法において回路チップは、第１可撓
性相互接続構造体４０１と結合され、上記のように相互
接続される。次に第２基絶縁層４１０、第２基金属被覆
層４１２及び第２外部絶縁層４１４を含む付加的可撓性
相互接続構造体４０３が、第１可撓性相互接続構造体上
の造作物と一列にそろえられ、第１可撓性相互接続構造
体を覆って接着剤４０２が付けられる。一実施態様にお
いては、接着剤４０２は少なくとも部分的に、望ましく
は完全に、経路２２内へ延びる。その後経路４２２が、
第１可撓性相互接続構造体の外部金属被覆層まで延びる
ように形成され、経路４２４が第２基金属被覆層まで形
成され、次いで第２外部金属被覆層４２６が付けられ
る。可撓性相互接続構造体が段階的に付けられるので、
経路は、一度に２乃至３ミルの重合体を通して穿孔され
ることを要するにすぎない。
【００４１】本発明については一定の望ましい特徴のみ
を例示して記載したが、当業者にとっては多くの改変が
可能であろう。従って添付の請求項は、本発明の真の特
性範囲内に入るものとしてこの様な改変を含むことを意
図するものであることを理解されたい。
【図面の簡単な説明】
【図１】多層相互接続工程の段階を例示する側部断面図
である。
【図２】多層相互接続工程の段階を例示する側部断面図
である。
【図３】多層相互接続工程の段階を例示する側部断面図
である。
【図４】多層相互接続工程の段階を例示する側部断面図
である。
【図５】多層相互接続工程の段階を例示する側部断面図
である。
【図６】別の多層相互接続工程の段階を例示する側部断
面図である。
【図７】別の多層相互接続工程の段階を例示する側部断
面図である。
【図８】単一層相互接続工程の段階を例示する側部断面
図である。
【図９】単一層相互接続工程の段階を例示する側部断面
図である。
【図１０】２つの可撓性相互接続構造体を含む回路モジ
ュールを例示する側部断面図である。
【符号の説明】
１０、４１０ 基絶縁層 １１ 基経路 １２ 基金属被覆層 １４、４１４ 外部絶縁層 １６ 回路チップ １８ チップパッド ２０、４０２ 接着剤 ２２、３０、５０ チップ経路 ２４、５２ 外部経路 ２６、４２６ 外部金属被覆層 ５４ 低経路 ３００ 広井戸状くぼみ ３０２ 通常井戸状くぼみ ４０１、４０３ 可撓性相互接続構造体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーナード・ゴロウィッツ アメリカ合衆国、ニュー・ヨーク州 12065、クリフトン・パーク、コーテズ・ コート ５、アールディー３ (72)発明者 ロナルド・フランク・コルク アメリカ合衆国、ニュー・ジャージー州 08003、チェリー・ヒル、ラーク・レーン 1753 (72)発明者 ロバート・ジョン・ウォナロスキィ アメリカ合衆国、ニュー・ヨーク州 12019、ボールストン・レーク、ハトリ ー・ロード 1023

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 パターン化された第１金属被覆層を有す
    る第１面とパターン化された第２金属被覆層を有する第
    ２面とを有する基絶縁層と、前記第１面及び前記第１パ
    ターン化金属被覆層に面する外部絶縁層とを与え、 チップパッドを有する少なくとも１つの回路チップを前
    記第２面に取付け、前記少なくとも１つの回路チップの
    前記チップパッドが前記第２パターン化金属被覆層から
    絶縁されるようにし、 前記基層及び外部絶縁層を通して該第１パターン化金属
    被覆層、該第２パターン化金属被覆層及び該チップパッ
    ドの各部分までそれぞれの経路を形成し、 選択された前記経路を通して延びる、パターン化された
    外部金属被覆層を前記外部絶縁層の上をおおって与え、
    選択されたチップパッドと、選択された該第１及び第２
    金属被覆相とを相互接続するようにすることから成る回
    路モジュール製造方法。
  2. 【請求項２】 第１パターン化金属被覆層を有する第１
    面と、第２パターン化金属被覆層を有する第２面とを有
    する基絶縁層を与える前記段階が、 絶縁薄膜上に電気的伝導性被膜を付け、 前記絶縁薄膜から前記電気的伝導性被膜の部分を選択的
    に除去し、前記第１及び第２面上に電気的伝導性物質の
    先決パターンを形成するようにさせることを含む、請求
    項１の方法。
  3. 【請求項３】 基板を設け、前記少なくとも１つの回路
    チップを前記第２面に取付けた後前記チップ及び前記基
    絶縁層を支持するようにさせることをさらに含む、請求
    項１の方法。
  4. 【請求項４】 それぞれの経路を形成する前記段階が、
    第１に前記各チップパッド上に位置する底面を有する前
    記絶縁層内に井戸状くぼみを形成し、次いで前記くぼみ
    内にチップ経路を形成することにより、各チップパッド
    に対してチップ経路を形成することを含む、請求項１の
    方法。
  5. 【請求項５】 前記外部金属被覆層をおおって、付加的
    第１パターン化金属被覆層を有する付加的第１面と付加
    的第２パターン化金属被覆層を有する付加的第２面とを
    有する付加的基絶縁層と、前記付加的第１面及び前記付
    加的第１パターン化金属被覆層に面する付加的外部絶縁
    層とを与え、前記付加的基層及び外部絶縁層を通して該
    付加的第１パターン化金属被覆層、該付加的第パターン
    化２金属被覆層及び該外部金属被覆層の各部分までそれ
    ぞれの付加的経路を形成し、選択された前記付加的経路
    を通して延びる、パターン化された付加的外部金属被覆
    層を前記付加的外部絶縁層の上をおおって与え、該外部
    金属被覆層の選択された部分と該付加的第１及び第２金
    属被覆層とを相互接続するようにすることをさらに含
    む、請求項１のは方法。
  6. 【請求項６】 前記外部金属被覆層をおおって、付加的
    第１面と、前記外部絶縁層に取付けられた付加的第２パ
    ターン化金属被覆を有する付加的第２面とを有する付加
    的基絶縁層を与え、前記付加的基層及び外部絶縁層を通
    して該付加的第２パターン化金属被覆層及び該外部金属
    被覆層の各部分までそれぞれの付加的経路を形成し、前
    記付加的経路のうち選択されたものを通して延びる、該
    付加的外部絶縁層の上をおおって付加的パターン化され
    た外部外部金属被覆層を与え、該外部金属被覆層の選択
    された部分と該付加的第２金属被覆層とを相互接続する
    ようにさせることをさらに含む、請求項１のは方法。
  7. 【請求項７】 前記外部絶縁層を与える前に、前記基絶
    縁層が前記第１面を通して前記第２面まで延びる基層経
    路の形成を完成させ、前記第１及びだ２金属被覆層が少
    なくとも１つの前記基層経路を通して結合される、請求
    項１の方法。
  8. 【請求項８】 パターン化された基金属被覆層を有する
    接触面を有する基絶縁層を与え、 チップパッドを有する少なくとも１つの回路チップを前
    記基絶縁層の前記接触面に取付け、前記少なくとも１つ
    の回路チップの前記チップパッドが前記パターン化基金
    属被覆層から絶縁されるようにし、 選択されたチップパッド及び該パターン化基金属被覆層
    の選択された部分まで該基絶縁層を通して延びる経路を
    形成し、 前記経路を通して延びる該基絶縁層をおおってパターン
    化された外部金属被覆層を与えることから成る回路モジ
    ュール製造方法。
  9. 【請求項９】 基絶縁層を与え、複数の経路がそこを通
    るようにし、 前記基絶縁層の第１面上のパターン化された第１金属被
    覆と、該基絶縁層の第２面上のパターン化された第２金
    属被覆層とを含む電気的伝導層を与え、前記電気的伝導
    層が前記経路の少なくとも１つを通って延びて前記第１
    及び第２金属被覆層と結合するようにされ、 前記第１面及び該第１パターン化金属被覆層をおおって
    外部絶縁層を付け、 チップパッドを有する複数の回路チップを、有機接着剤
    を用いて前記第２面に取付け、 前記外部絶縁層、該基絶縁層及び前記有機接着剤を通し
    てチップ経路を形成し、選択されたチップパッドを露出
    するようにさせ、 該外部絶縁層を通して外部経路を形成し、該第１金属被
    覆層の選択された部分を露出するようにさせ、 前記チップ経路及び外部経路の選択された経路を通して
    延びるパターン化された外部金属被覆層を与え、前記チ
    ップパッドの先決のものと該第１及び第２金属被覆層の
    先決部分とを相互接続するようにさせることから成る回
    路モジュール製造方法。
  10. 【請求項１０】 電気的伝導層を与える前記段階が、表
    面を刺激する溶液に絶縁薄膜を浸すことにより電気的伝
    導被膜を前記絶縁被膜上に付け、該絶縁被膜を無電解金
    属めっき溶液に浸し、該無電解金属を電気めっきするこ
    とを含む、請求項９のは方法。
  11. 【請求項１１】 少なくとも一層の絶縁物質を通して深
    い経路を形成する方法であって、前記少なくとも一層内
    に底面を有する井戸状くぼみを形成し、該少なくとも一
    層を通して延びる前記くぼみの前記底面に経路を形成す
    るこから成る深い経路形成方法。
  12. 【請求項１２】 パターン化された第１金属被覆層を有
    する第１面とパターン化された第２金属被覆層を有する
    第２面とを含む基絶縁層と、 前記第１面及び前記第１パターン化金属被覆層をおおっ
    て延びる外部絶縁層と、 前記第２面に取付けられたチップパッドを有する少なく
    とも１つの回路チップであって、前記少なくとも１つの
    回路チップの前記チップパッドが、前記第２パターン化
    金属被覆層から絶縁される少なくとも１つの回路チップ
    と、 前記絶縁層を通して該第１パターン化金属被覆層、該第
    ２パターン化金属被覆層及び該チップパッドに至る各経
    路と、 該チップパッドの中から選択されたパッドと該第１及び
    第２金属被覆層の選択された層部分とを相互接続するた
    めに、前記経路の中から選択された経路を通して延びる
    パターン化された外部金属被覆層とから成る回路モジュ
    ール。
  13. 【請求項１３】 前記第２パターン化金属被覆の少なく
    とも１部が、前記回路チップと前記基絶縁層との間まで
    延びる、請求項１２のモジュール。
  14. 【請求項１４】 付加的第１パターン化金属被覆層を有
    する付加的第１面と、付加的第２パターン化金属被覆層
    を有する付加的第２面とを含む、前記外部金属被覆層を
    おおって延びる付加的基絶縁層と、 該外部金属被覆層と前記付加的第２面との間の接着剤層
    と、 前記付加的第１面及び前記付加的第１パターン化金属被
    覆層に面し、かつ該付加的第１パターン化金属被覆層、
    該付加的第パターン化２金属被覆層及び該外部金属被覆
    層の各部分まで達する、それぞれの付加的経路を有する
    付加的外部絶縁層と、 該外部金属被覆層の選択された部分と該付加的第１及び
    第２金属被覆層とを相互接続するために、前記付加的経
    路の中から選択された経路を通して延びる、前記付加的
    外部絶縁層の上をおおうパターン化された付加的外部金
    属被覆層とをさらに含む、請求項１２のモジュール。
  15. 【請求項１５】 前記外部金属被覆層をおおって延び、
    かつ付加的第１面及び付加的第２パターン化金属被覆を
    有する付加的第２面を含み、さらに前記付加的第２パタ
    ーン化金属被覆及び該外部金属被覆層の各部分に達する
    それぞれの付加的経路を含む付加的基絶縁層と、 該外部金属被覆層と前記付加的第２面との間の接着剤層
    と、 前記付加的基層及び外部絶縁層を通して該付加的第２パ
    ターン化金属被覆層及び該外部金属被覆層の各部分まで
    それぞれの付加的経路を形成し、前記付加的経路の内選
    択されたものを通して延びる、該付加的外部絶縁層の上
    をおおって付加的パターン化された外部外部金属被覆層
    を与え、該外部金属被覆層の選択された部分と該付加的
    第２金属被覆層とを相互接続するようにさせることをさ
    らに含む、請求項１のは方法。
  16. 【請求項１６】 前記基絶縁層が、前記第１面を通して
    前記第２面まで延びる基経路を有し、前記第１及び第２
    金属被覆層が少なくとも前記基経路の１つを通して結合
    される、請求項１２のモジュール。
  17. 【請求項１７】 基パターン化金属層を有する、接触面
    を含む基絶縁層と、 前記接触面に取付けられたチップパッドを有する少なく
    とも１つの回路チップであって、前記チップパッドが第
    ２パターン化金属層から隔離され、前記第２パターン化
    金属層の少なくとも一部が前記回路チップと前記基絶縁
    層との間に延びる回路チップと、 前記基パターン化金属層及び該チップパッドまで延び
    る、該基絶縁層内の経路と、 該チップパッドのうちから選択されたものと、該基金属
    被覆層の選択された部分とを相互接続するために、前記
    経路のうちから選択されたものを通して延びるパターン
    化された外部金属被覆層とから成る回路モジュール。
JP7289295A 1994-10-11 1995-10-11 適応相互接続層を有する回路モジュール及び製造方法 Pending JPH08306737A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/321,346 US5527741A (en) 1994-10-11 1994-10-11 Fabrication and structures of circuit modules with flexible interconnect layers
US08/321,346 1994-10-11

Publications (1)

Publication Number Publication Date
JPH08306737A true JPH08306737A (ja) 1996-11-22

Family

ID=23250229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7289295A Pending JPH08306737A (ja) 1994-10-11 1995-10-11 適応相互接続層を有する回路モジュール及び製造方法

Country Status (3)

Country Link
US (1) US5527741A (ja)
EP (1) EP0707340A3 (ja)
JP (1) JPH08306737A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2011181923A (ja) * 2010-03-02 2011-09-15 General Electric Co <Ge> 軟質回路用の耐応力性マイクロ・ビア構造
JP2014003292A (ja) * 2012-06-15 2014-01-09 General Electric Co <Ge> 集積回路パッケージおよびそれを作る方法

Families Citing this family (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736448A (en) 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5661088A (en) * 1996-01-11 1997-08-26 Motorola, Inc. Electronic component and method of packaging
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5766979A (en) 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
KR100251859B1 (ko) * 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US6150719A (en) * 1997-07-28 2000-11-21 General Electric Company Amorphous hydrogenated carbon hermetic structure and fabrication method
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US5843806A (en) * 1997-11-24 1998-12-01 Compeq Manufacturing Company Limited Methods for packaging tab-BGA integrated circuits
US6412971B1 (en) 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
US6081989A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
SE513341C2 (sv) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
DE10011005B4 (de) * 1999-07-01 2004-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6507113B1 (en) 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6413102B2 (en) * 1999-12-22 2002-07-02 Micron Technology, Inc. Center bond flip chip semiconductor carrier and a method of making and using it
KR20080031522A (ko) 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
AU2001283257A1 (en) * 2000-08-16 2002-02-25 Intel Corporation Direct build-up layer on an encapsulated die package
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6559389B1 (en) 2000-08-25 2003-05-06 General Electric Company High-density cable and method therefor
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6998281B2 (en) * 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6518600B1 (en) 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6671948B2 (en) 2000-12-18 2004-01-06 General Electric Company Interconnection method using an etch stop
US6773962B2 (en) 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6706548B2 (en) * 2002-01-08 2004-03-16 Motorola, Inc. Method of making a micromechanical device
US6747216B2 (en) * 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
EP1336872B1 (en) * 2002-02-19 2007-05-30 Canon Kabushiki Kaisha Production process of light amount adjustment member, light amount adjustment member, light amount adjustment device and photographing apparatus
US7273987B2 (en) * 2002-03-21 2007-09-25 General Electric Company Flexible interconnect structures for electrical devices and light sources incorporating the same
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP3941573B2 (ja) 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
US6831394B2 (en) * 2002-12-11 2004-12-14 General Electric Company Backing material for micromachined ultrasonic transducer devices
US6711312B1 (en) * 2002-12-20 2004-03-23 General Electric Company Integrated optoelectronic circuit and method of fabricating the same
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
US7135780B2 (en) 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7054599B2 (en) * 2003-05-08 2006-05-30 Lockheed Martin Corporation High density interconnect structure for use on software defined radio
US6900538B2 (en) * 2003-06-03 2005-05-31 Micrel, Inc. Integrating chip scale packaging metallization into integrated circuit die structures
US7030536B2 (en) * 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
CN100468612C (zh) * 2004-03-25 2009-03-11 株式会社东芝 半导体器件及其制造方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7019386B2 (en) * 2004-04-27 2006-03-28 Polyset Company, Inc. Siloxane epoxy polymers for low-k dielectric applications
US20060278976A1 (en) * 2004-09-02 2006-12-14 Koninklijke Phillips Electronics N.C. Semiconductor device, method and manufacturing same, identification label and information carrier
US20070012965A1 (en) * 2005-07-15 2007-01-18 General Electric Company Photodetection system and module
US8764664B2 (en) 2005-11-28 2014-07-01 Vizyontech Imaging, Inc. Methods and apparatus for conformable medical data acquisition pad and configurable imaging system
US8049338B2 (en) 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
US8492762B2 (en) * 2006-06-27 2013-07-23 General Electric Company Electrical interface for a sensor array
US20080068815A1 (en) * 2006-09-18 2008-03-20 Oliver Richard Astley Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array
US7586096B2 (en) * 2006-11-17 2009-09-08 General Electric Company Interface assembly for thermally coupling a data acquisition system to a sensor array
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20090028491A1 (en) 2007-07-26 2009-01-29 General Electric Company Interconnect structure
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7633667B2 (en) * 2007-10-22 2009-12-15 General Electric Company Apparatus and method of forming high performance integrated RF optical module
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
US8533942B2 (en) * 2007-11-22 2013-09-17 Ajinomoto Co., Inc. Production method of multilayer printed wiring board and multilayer printed wiring board
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US20090182229A1 (en) * 2008-01-10 2009-07-16 Robert Gideon Wodnicki UltraSound System With Highly Integrated ASIC Architecture
US20090182233A1 (en) * 2008-01-10 2009-07-16 Robert Gideon Wodnicki Ultrasound System With Integrated Control Switches
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8345508B2 (en) * 2009-09-20 2013-01-01 General Electric Company Large area modular sensor array assembly and method for making the same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8245392B2 (en) * 2009-12-01 2012-08-21 Endicott Interconnect Technologies, Inc. Method of making high density interposer and electronic package utilizing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
DE102010016780B4 (de) * 2010-05-04 2021-08-12 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US9437802B2 (en) 2013-08-21 2016-09-06 Fujifilm Dimatix, Inc. Multi-layered thin film piezoelectric devices and methods of making the same
US9475093B2 (en) 2013-10-03 2016-10-25 Fujifilm Dimatix, Inc. Piezoelectric ultrasonic transducer array with switched operational modes
US9525119B2 (en) 2013-12-11 2016-12-20 Fujifilm Dimatix, Inc. Flexible micromachined transducer device and method for fabricating same
KR102501463B1 (ko) 2015-05-21 2023-02-20 삼성전자주식회사 이차원 물질을 사용한 플렉서블 인터커넥트 레이어를 포함하는 유연소자
US9633950B1 (en) * 2016-02-10 2017-04-25 Qualcomm Incorporated Integrated device comprising flexible connector between integrated circuit (IC) packages
US20210138506A1 (en) * 2019-11-12 2021-05-13 Siemens Medical Solutions Usa, Inc. Interposer for an Ultrasound Transducer Array

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1448193A (en) 1921-04-18 1923-03-13 Isaac H Carr Automatic shut-off valve
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5169678A (en) * 1989-12-26 1992-12-08 General Electric Company Laser ablatable polymer dielectrics and methods
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
EP0577779A4 (en) * 1991-03-27 1994-05-25 Integrated System Assemblies Multichip integrated circuit module and method of fabrication
US5223084A (en) * 1991-11-25 1993-06-29 Hewlett-Packard Company Simultaneous dielectric planarization and contact hole etching
EP0607656A1 (en) * 1992-10-26 1994-07-27 Texas Instruments Incorporated Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
GB9318573D0 (en) * 1993-09-08 1993-10-27 Deas Alexander R Bonding process for producing multiple simultaneous connections between silicon di and a substrate
US8743493B1 (en) 2013-01-16 2014-06-03 Lsi Corporation Fixed-point processing using quantization levels based on floating-point processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2011181923A (ja) * 2010-03-02 2011-09-15 General Electric Co <Ge> 軟質回路用の耐応力性マイクロ・ビア構造
JP2014003292A (ja) * 2012-06-15 2014-01-09 General Electric Co <Ge> 集積回路パッケージおよびそれを作る方法

Also Published As

Publication number Publication date
EP0707340A2 (en) 1996-04-17
EP0707340A3 (en) 1997-06-04
US5527741A (en) 1996-06-18

Similar Documents

Publication Publication Date Title
JPH08306737A (ja) 適応相互接続層を有する回路モジュール及び製造方法
JP3094481B2 (ja) 電子回路装置とその製造方法
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
US7078788B2 (en) Microelectronic substrates with integrated devices
US6025995A (en) Integrated circuit module and method
US5744758A (en) Multilayer circuit board and process of production thereof
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US6277672B1 (en) BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
EP2213148A2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
KR101470885B1 (ko) 일체식 금속 코어를 갖는 다층 전자 구조체
CN111564414B (zh) 部件承载件及制造部件承载件的方法
US7253364B2 (en) Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
US20230369235A1 (en) Component With Dielectric Layer for Embedding in Component Carrier
US20080302564A1 (en) Circuit assembly including a metal core substrate and process for preparing the same
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
US20040195669A1 (en) Integrated circuit packaging apparatus and method
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
CN112996271A (zh) 制造部件承载件的方法及部件承载件
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
KR100301107B1 (ko) 멀티칩모듈기판및그제조방법
CN112599492A (zh) 一种厚转接板结构及其制造方法
EP3540766A1 (en) Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308