JP4178083B2 - 半導体装置及びその超音波ボンディング方法 - Google Patents

半導体装置及びその超音波ボンディング方法 Download PDF

Info

Publication number
JP4178083B2
JP4178083B2 JP2003273808A JP2003273808A JP4178083B2 JP 4178083 B2 JP4178083 B2 JP 4178083B2 JP 2003273808 A JP2003273808 A JP 2003273808A JP 2003273808 A JP2003273808 A JP 2003273808A JP 4178083 B2 JP4178083 B2 JP 4178083B2
Authority
JP
Japan
Prior art keywords
semiconductor device
groove
bump electrode
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003273808A
Other languages
English (en)
Other versions
JP2005033147A (ja
Inventor
正人 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2003273808A priority Critical patent/JP4178083B2/ja
Publication of JP2005033147A publication Critical patent/JP2005033147A/ja
Application granted granted Critical
Publication of JP4178083B2 publication Critical patent/JP4178083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置表面に形成するバンプ電極の接着強度を向上させた半導体装置に関し、また半導体装置を実装基板に接着するための超音波ボンディング方法に関する。
高密度実装が要求される中、フリップチップ実装に適する半導体装置として、バンプ電極を設けた半導体装置が広く利用されるようになっている。図５及び図６は、バンプ電極を設けた半導体装置の従来の構造例を説明するための断面図である。図中、１は半導体基板、２は溝、３は引き出し電極、４は保護膜、６はバリアメタル、８はバンプ電極を示す。
図５にバンプ電極を備えた半導体装置の基本的な構造を示す。半導体基板１上に形成した引き出し電極３等の金属配線を被うように保護膜４を堆積した後、引き出し電極３上に保護膜４の開口部を形成し、それらの上層にバリアメタル６を被着し、その上にＡｕ等よりなるバンプ電極８を形成したものである。
図６に示す従来例は、図５に示す基本的な構造の半導体装置に較べて、バンプ電極と半導体基板との接着強度を向上させるため、保護膜４に凹凸を設けた例である。図示のように、保護膜４に溝２を設け、段差をつけたものであり、保護膜４とバリアメタル６との接触面積を増すことにより、バンプ電極８と半導体基板１との接着強度が高められている（特許文献１参照）。
一方、半導体装置を実装基板に実装する際、一般的に用いられる超音波ボンディング方法が用いられる。超音波ボンディング方法では、例えば、特許文献２に記載のように、ボンディングヘッドを所定の方向に振動させることにより、バンプ電極と実装基板とを接着するのが一般的である。
特開２００１−５３１００号公報 特開２００２−１５８２５７号公報
バンプ電極と半導体基板との接着強度は、バンプ径が小さい場合に特に必要となる。図６に示した保護膜の段差を利用する従来構造によっても、ある程度の強度向上は図れるが、保護膜上に設ける溝や段差は保護膜の厚さ以上にすることができず、接着強度の向上には限界がある。
また、上記溝や段差の断面形状は、通常の形成方法では、その側壁が垂直又は順テーパー形状となるが、このような形状は接着強度を上げるためには好ましくはない。
また一般に、バンプ電極を備えた半導体装置を実装基板に実装する際、超音波ボンディング方法により行なう。この方法では、印加する超音波パワーが大きい程接着強度が増すが、過度に大きくなると、バリアメタルと保護膜の間から剥離が生じるという問題がある。上記のように保護膜に凹凸を設けた構造の場合、断面形状が垂直又は順テーパー形状であると、印加する超音波パワーが大きくなりすぎると剥離を生じてしまうため、印加する超音波パワーには限界があり、接着強度もあまり大きくならないという問題があった。
本発明は上記問題点に鑑みてなされたもので、接着強度を大きくすることができる半導体装置及びその超音波ボンディング方法を提供するものである。
本発明は上記問題点を解決するため、請求項１に係る半導体装置は、バンプ電極を備えた半導体装置において、前記バンプ電極が形成される半導体層に、単数又は複数の溝が設けられ、該溝の側壁の少なくとも一部の断面形状は、逆テーパー形状であって、前記半導体層はＧａＡｓ層よりなり、前記ＧａＡｓ層表面の結晶面が（１００）面であり、前記溝の側壁の少なくとも一部は、前記ＧａＡｓ層の結晶性を利用して形成された逆テーパー形状であることを特徴とするよう構成したものである。
また請求項２に係る超音波ボンディング方法は、バンプ電極を備えた半導体装置を実装基板に接着する半導体装置の超音波ボンディング方法において、前記半導体装置は、バンプ電極が形成される半導体層に、単数又は複数の溝が設けられ、該溝の側壁の少なくとも一部は、逆テーパー形状であって、前記半導体層はＧａＡｓ層よりなり、前記ＧａＡｓ層表面の結晶面が（１００）面であり、前記溝の側壁の少なくとも一部は、前記ＧａＡｓ層の結晶性を利用して形成された逆テーパー形状であり、前記逆テーパー形状の面に直交する方向に超音波振動を加えてボンディングを行なうことを特徴とするよう構成したものである。
本発明の半導体装置では、バンプ電極が形成される半導体層に、溝が設けられ、この溝の側壁の少なくとも一部は、逆テーパー形状に形成されているため、通常の方法で形成される側壁が垂直又は順テーパー形状の溝の場合に比し、剥離し難くなり、バンプ電極の接着強度が高くなる。
また本発明による溝は半導体層に形成されるため、保護膜に形成する場合のような保護膜の厚さによる制約がなくなる。そのため、溝の深さをより深くし、接着強度を更に高めることが可能となる。
さらに本発明の半導体装置の超音波ボンディング方法は、本発明の溝の一面に直交する方向に超音波振動を加えてボンディングを行なうものであるが、超音波振動が逆テーパー形状の側壁に向かう方向に加わることになるので、剥離し難くなり、大きな超音波パワーを印加することも可能となり、接着強度の向上を図ることができる。
図１は，本発明の半導体装置のバンプ電極部の構造例を説明するための図であり、図１（ａ）はその平面図、図１（ｂ）はその断面図である。また図２はバンプ電極部の作製の工程説明図である。
図１に示すように、半導体基板１上には逆テーパー形状の側壁をもつ、平面形状が長方形の２個の溝２が設けられており、それらの溝２を覆うように、バンプ電極８が形成されている。以下、図２を用い、ＧａＡｓ基板上にバンプ電極を設ける場合の作製手順について説明する。
半導体装置の半導体基板としては、表面の面方位が（１００）面のＧａＡｓ基板を用いる。また、各バンプ電極が形成される半導体基板１に形成される溝２の配置は、エッチング処理により、溝の長手方向の両側壁の断面が逆テーパー形状に形成されるよう、予め基板面の面方位を考慮して設定する。
先ず、半導体基板１表面をレジストで覆い、溝２を形成する部分のみ、レジストに開口を形成する。その後、クエン酸、過酸化水素、水よりなるエッチング液に浸して、ＧａＡｓ表面から３μｍの深さの溝２を形成する。その後でレジストを除去する。形成された溝の長辺の断面形状は、（１１１）面に相当する逆テーパー形状となる（図２ａ）。なおこの場合、溝２の短辺の断面形状は順テーパー形状となる。
次に、引き出し電極（金属膜）３を形成する（図２ｂ）。半導体基板１全面にＣＶＤ法により、保護膜４としてＳｉＮ膜を積載した後、保護膜４の一部に開口部５を形成する。次に、Ｔｉ層／Ｐt層／Ａｕ層の積層膜からなるバリアメタル６をスパッタ法又は電子ビーム蒸着法により形成する（図２ｃ）。図に示すように、保護膜４及びバリアメタル６は、溝２の逆テーパー形状の側壁を被覆するように形成される。
次に、再びレジスト７にて半導体基板１上を覆い、めっき金属を付着させる部分（バンプ形成予定部）に開口を形成し、電解めっき法にてＡｕを２０μｍの厚さで形成させ、バンプ電極８を形成する（図２ｄ）。その後、レジスト７及びバリアメタル６の不要部分を除去し、バンプ電極部が形成する（図２ｅ）。
本発明の半導体装置のバンプ電極部は、上述のようにして作製されるが、溝２の長手方向の側壁は、異方性エッチングにより逆テーパー形状に形成されるため、バンプ電極の接着強度が向上する。ただし、溝２の断面形状は図３(ａ)に示したようなシャ−プな形状である必要はなく、図３(ｂ)のように底面部に丸みのある形状であってもよい。図３（ｂ）の形状とすると、保護膜４及びバリアメタル６を形成する際、被覆性が良くなるというメリットもある。
本発明における溝２の平面形状及び配置は、適宜設定することが可能であるが、図３(ｃ)に示すように、平面形状を長方形（ｂ＞ａ）とし、その長辺方向の側壁を逆テーパー形状に形成することにより効果が大きくなる。また、溝２は複数個配置することにより効果が大きくなる。
次に、本発明の個片化された半導体装置９を実装基板に実装する場合の超音波ボンディング方法について説明する。図４は、溝２の形状とボンディングの際に加える超音波振動の方向を説明するための図である。本発明の方法では図示のように、長方形の溝の長辺（断面形状が逆テーパー形状となる辺）に直交する方向（矢印方向）に超音波振動を加える。このようして超音波ボンディングを行なうことにより、超音波振動が逆テーパー形状の側壁に向かう方向に加わることになるので、バリアメタルと保護膜との間に生じ易い剥離の恐れがなくなる。また印加する超音波パワーを大きくしても剥離しないため、バンプ電極と実装基板との接着性の向上を図ることができる。
本発明の半導体装置のバンプ電極部の構造説明図である。 本発明の半導体装置のバンプ電極部の作製の工程説明図である。 本発明の溝の断面形状及び平面形状の説明図である。 本発明の超音波ボンディング方法の説明図である。 バンプ電極を有する半導体装置の従来例の断面図である。 バンプ電極を有する半導体装置の別の従来例の断面図である
符号の説明
１：半導体基板、２：溝、３：引き出し電極、４：保護膜、５：開口部、６：バリアメタル、７：レジスト、８：バンプ電極、９：半導体装置

Claims (2)

  1. バンプ電極を備えた半導体装置において、
    前記バンプ電極が形成される半導体層に、単数又は複数の溝が設けられ、該溝の側壁の少なくとも一部は、逆テーパー形状であって、前記半導体層はＧａＡｓ層よりなり、前記ＧａＡｓ層表面の結晶面が（１００）面であり、前記溝の側壁の少なくとも一部は、前記ＧａＡｓ層の結晶性を利用して形成された逆テーパー形状であることを特徴とする半導体装置。
  2. バンプ電極を備えた半導体装置を実装基板に接着する半導体装置の超音波ボンディング方法において、
    前記半導体装置は、バンプ電極が形成される半導体層に、単数又は複数の溝が設けられ、該溝の側壁の少なくとも一部は、逆テーパー形状であって、前記半導体層はＧａＡｓ層よりなり、前記ＧａＡｓ層表面の結晶面が（１００）面であり、前記溝の側壁の少なくとも一部は、前記ＧａＡｓ層の結晶性を利用して形成された逆テーパー形状であり、該面に直交する方向に超音波振動を加えてボンディングを行なうことを特徴とする半導体装置の超音波ボンディング方法。
JP2003273808A 2003-07-14 2003-07-14 半導体装置及びその超音波ボンディング方法 Expired - Fee Related JP4178083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003273808A JP4178083B2 (ja) 2003-07-14 2003-07-14 半導体装置及びその超音波ボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003273808A JP4178083B2 (ja) 2003-07-14 2003-07-14 半導体装置及びその超音波ボンディング方法

Publications (2)

Publication Number Publication Date
JP2005033147A JP2005033147A (ja) 2005-02-03
JP4178083B2 true JP4178083B2 (ja) 2008-11-12

Family

ID=34210938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003273808A Expired - Fee Related JP4178083B2 (ja) 2003-07-14 2003-07-14 半導体装置及びその超音波ボンディング方法

Country Status (1)

Country Link
JP (1) JP4178083B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691151B1 (ko) 2005-02-24 2007-03-09 삼성전기주식회사 솔더범프 앵커시스템
JP5611682B2 (ja) * 2010-06-21 2014-10-22 京セラ株式会社 弾性波装置

Also Published As

Publication number Publication date
JP2005033147A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
JP4787559B2 (ja) 半導体装置およびその製造方法
US7754581B2 (en) Method for manufacturing a three-dimensional semiconductor device and a wafer used therein
US20060263936A1 (en) Surface roughening method for embedded semiconductor chip structure
JP4813255B2 (ja) 配線基板及びその製造方法ならびに半導体装置
JP2009111188A (ja) 半導体装置
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
EP1109219A2 (en) Semiconductor device having a wiring layer
KR101124547B1 (ko) 반도체 패키지의 제조 방법
JP2012039129A5 (ja)
JP2007005401A (ja) 半導体装置およびその製造方法
JP4178083B2 (ja) 半導体装置及びその超音波ボンディング方法
JP2003243443A (ja) 半導体装置
JP2001110946A (ja) 電子デバイスおよびその製造方法
JP2964999B2 (ja) 半導体装置及びその製造方法
WO2009118995A1 (ja) 半導体装置及びその製造方法
JPH11145171A (ja) 半導体装置
US7851361B2 (en) Laser ablation to selectively thin wafers/die to lower device RDSON
JPH0239569A (ja) 半導体装置
JPH11121458A (ja) 半導体装置
JP4481065B2 (ja) 半導体装置の製造方法
JP2748530B2 (ja) 半導体装置の製造方法
JP3451740B2 (ja) 半導体デバイスとその製造方法
JP2005268374A (ja) 半導体素子とその製造方法、及び半導体装置
CN110660896B (zh) 一种led封装结构及其封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees