JPH11145171A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145171A JPH11145171A JP9302898A JP30289897A JPH11145171A JP H11145171 A JPH11145171 A JP H11145171A JP 9302898 A JP9302898 A JP 9302898A JP 30289897 A JP30289897 A JP 30289897A JP H11145171 A JPH11145171 A JP H11145171A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- electrode pad
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体装置のアルミ電極パッドとパッシベー
ション膜の構造において、パッシベーション層の膜厚を
アルミ層の膜厚より厚く形成することにより、機械構造
的に高い信頼性を有した半導体装置を提供する。 【解決手段】 まず、シリコン基板１の表面上に二酸化
シリコン等の層間絶縁膜２を形成し、その上に厚さ１．
０μｍのアルミ配線層３を形成する。次に、ＣＶＤ法に
よる窒化シリコン膜４を１．２μｍの膜厚でアルミ電極
パッドを含む全面に成長させる。次に、アルミ電極パッ
ド部のパッシベーション膜にドライエッチ法によりアル
ミが露出した開口部７を形成する。次に、アルミ露出部
を含むアルミ電極パッド上にバリアメタル８を形成し、
その上に電解めっき法により金バンプ９を形成する。
ション膜の構造において、パッシベーション層の膜厚を
アルミ層の膜厚より厚く形成することにより、機械構造
的に高い信頼性を有した半導体装置を提供する。 【解決手段】 まず、シリコン基板１の表面上に二酸化
シリコン等の層間絶縁膜２を形成し、その上に厚さ１．
０μｍのアルミ配線層３を形成する。次に、ＣＶＤ法に
よる窒化シリコン膜４を１．２μｍの膜厚でアルミ電極
パッドを含む全面に成長させる。次に、アルミ電極パッ
ド部のパッシベーション膜にドライエッチ法によりアル
ミが露出した開口部７を形成する。次に、アルミ露出部
を含むアルミ電極パッド上にバリアメタル８を形成し、
その上に電解めっき法により金バンプ９を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にアルミ電極パッドの構造と絶縁膜とアルミ電極
パッドとを被覆するパッシベーション膜の構造に関する
ものである。
し、特にアルミ電極パッドの構造と絶縁膜とアルミ電極
パッドとを被覆するパッシベーション膜の構造に関する
ものである。
【０００２】
【従来の技術】従来の半導体装置においては、金属配線
層であるアルミ層とそれを被覆するパッシベーション層
の構造について、それぞれの膜厚は多様であり、それぞ
れの目的に応じた膜厚に設定されていた。これにより、
アルミ層とパッシベーション層の膜厚の大小関係は一定
でなく、アルミ層の方が厚かったり、パッシベーション
層の方が厚かったりと様々であった（特開昭６２−９４
９６４号公報、特開平６−２７５６０４号公報等）。
層であるアルミ層とそれを被覆するパッシベーション層
の構造について、それぞれの膜厚は多様であり、それぞ
れの目的に応じた膜厚に設定されていた。これにより、
アルミ層とパッシベーション層の膜厚の大小関係は一定
でなく、アルミ層の方が厚かったり、パッシベーション
層の方が厚かったりと様々であった（特開昭６２−９４
９６４号公報、特開平６−２７５６０４号公報等）。
【０００３】このとき、特にアルミ電極パッド上に金属
突起を形成して、この突起を他の配線と接続することに
より電気信号を外部とやり取りする構成を持った半導体
装置において、電極パッド上の金属突起と他の配線を接
続する際の加圧と加熱によって発生する応力が、アルミ
電極パッドへ伝播し、アルミが膨張する現象が起こる。
その結果、従来の半導体装置では、アルミ電極パッドの
端部において、アルミがパッシベーション膜を押し破り
パッシベーションクラックを発生し、半導体装置の信頼
性を損なうという問題点があった。
突起を形成して、この突起を他の配線と接続することに
より電気信号を外部とやり取りする構成を持った半導体
装置において、電極パッド上の金属突起と他の配線を接
続する際の加圧と加熱によって発生する応力が、アルミ
電極パッドへ伝播し、アルミが膨張する現象が起こる。
その結果、従来の半導体装置では、アルミ電極パッドの
端部において、アルミがパッシベーション膜を押し破り
パッシベーションクラックを発生し、半導体装置の信頼
性を損なうという問題点があった。
【０００４】
【発明が解決しようとする課題】本発明は、前期従来の
課題を解決するものであり、機械構造的に高い信頼性を
有した半導体装置を提供することを目的とする。
課題を解決するものであり、機械構造的に高い信頼性を
有した半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体装置は、半導体基板上の絶縁膜上に
形成したアルミ電極パッドと、絶縁膜とアルミ電極パッ
ドとを被覆するパッシベーション膜とを具備し、パッシ
ベーション膜がアルミ電極パッドのアルミ膜厚より厚く
且つ１層又は２層以上（好ましくは１〜２層）の材料層
からなる膜であることを特徴とする。
に、本発明の半導体装置は、半導体基板上の絶縁膜上に
形成したアルミ電極パッドと、絶縁膜とアルミ電極パッ
ドとを被覆するパッシベーション膜とを具備し、パッシ
ベーション膜がアルミ電極パッドのアルミ膜厚より厚く
且つ１層又は２層以上（好ましくは１〜２層）の材料層
からなる膜であることを特徴とする。
【０００６】また、本発明の半導体装置において、パッ
シベーション膜が電極パッドのアルミ膜厚より０．１〜
０．３μｍ厚いことが好ましい。
シベーション膜が電極パッドのアルミ膜厚より０．１〜
０．３μｍ厚いことが好ましい。
【０００７】また、本発明の半導体装置において、パッ
シベーション膜の材料が窒化シリコン膜、シリコン酸化
膜、膜中にリンを含む酸化膜、膜中に窒素を含む酸化
膜、膜中にリンと窒素の混合物を含む酸化膜、及びポリ
イミドからなる群より選ばれる１種以上であることが好
ましい。
シベーション膜の材料が窒化シリコン膜、シリコン酸化
膜、膜中にリンを含む酸化膜、膜中に窒素を含む酸化
膜、膜中にリンと窒素の混合物を含む酸化膜、及びポリ
イミドからなる群より選ばれる１種以上であることが好
ましい。
【０００８】また、本発明の半導体装置は、アルミ電極
パッドがアルミ膜の端部に単数または複数の段差（好ま
しくは１〜２の段差）を具備するものを含む。
パッドがアルミ膜の端部に単数または複数の段差（好ま
しくは１〜２の段差）を具備するものを含む。
【０００９】さらに、本発明の半導体装置は、アルミ電
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するためのへこみまたは突起
を具備するものを含む。
極パッドがアルミ膜の端部付近に、アルミ膜の下層にお
いてアルミ膜に段差を形成するためのへこみまたは突起
を具備するものを含む。
【００１０】
【発明の実施の形態】以下、本発明の半導体装置の第一
の実施形態について図面を参照して説明する。図１
（ａ）〜（ｇ）は、本発明の第一の実施形態についてそ
の製造工程に沿って説明するための工程断面図である。
の実施形態について図面を参照して説明する。図１
（ａ）〜（ｇ）は、本発明の第一の実施形態についてそ
の製造工程に沿って説明するための工程断面図である。
【００１１】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図１（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図１
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げられる。
リコン等の層間絶縁膜２を形成し《図１（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図１
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げられる。
【００１２】次に、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐ
ｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン
膜４を１．２μｍの膜厚でアルミ電極パッドを含む全面
に成長させる《図１（ｃ）》。このときパッシベーショ
ン膜はアルミ電極パッドの端部を充分に被覆しているも
のとする。
ｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン
膜４を１．２μｍの膜厚でアルミ電極パッドを含む全面
に成長させる《図１（ｃ）》。このときパッシベーショ
ン膜はアルミ電極パッドの端部を充分に被覆しているも
のとする。
【００１３】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図１（ｄ）》。
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図１（ｄ）》。
【００１４】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図１（ｅ）》、その上
に電解めっき法により金バンプ９を形成する《図１
（ｆ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図１（ｇ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
ド上にバリアメタル８を形成し《図１（ｅ）》、その上
に電解めっき法により金バンプ９を形成する《図１
（ｆ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図１（ｇ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
【００１５】次に、本発明の半導体装置の第二の実施形
態について図面を参照して説明する。図２（ａ）〜
（ｈ）は、本発明の第二の実施形態についてその製造工
程に沿って説明するための工程断面図である。
態について図面を参照して説明する。図２（ａ）〜
（ｈ）は、本発明の第二の実施形態についてその製造工
程に沿って説明するための工程断面図である。
【００１６】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図２（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図２
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げることができる。
リコン等の層間絶縁膜２を形成し《図２（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図２
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミに限られず、Ａｌ−Ｓｉ
−Ｃｕ合金なども挙げることができる。
【００１７】次に、ＣＶＤ法により窒化シリコン膜４を
０．８μｍ《図２（ｃ）》、リンドープシリコン酸化膜
５を０．５μｍ《図２（ｄ）》の膜厚でアルミ電極パッ
ドを含む全面に成長させる。このときパッシベーション
膜はアルミ電極パッドの端部を充分に被覆しているもの
とする。
０．８μｍ《図２（ｃ）》、リンドープシリコン酸化膜
５を０．５μｍ《図２（ｄ）》の膜厚でアルミ電極パッ
ドを含む全面に成長させる。このときパッシベーション
膜はアルミ電極パッドの端部を充分に被覆しているもの
とする。
【００１８】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図２（ｅ）》。
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図２（ｅ）》。
【００１９】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図２（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図２
（ｇ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図２（ｈ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
ド上にバリアメタル８を形成し《図２（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図２
（ｇ）》。パッシベーション層の膜総厚１０はアルミ電
極パッドのアルミ層端部において、アルミ層の膜厚１１
より厚い構造となる《図２（ｈ）》。これにより、アル
ミ層に発生する横方向への応力に対しパッシベーション
層が応力を食い止めることができる。
【００２０】次に、本発明の半導体装置の第三の実施形
態について図面を参照して説明する。図３（ａ）〜
（ｈ）は、本発明の第三の実施形態についてその製造工
程に沿って説明するための工程断面図である。
態について図面を参照して説明する。図３（ａ）〜
（ｈ）は、本発明の第三の実施形態についてその製造工
程に沿って説明するための工程断面図である。
【００２１】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図３（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図３
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミには限られず、Ａｌ−Ｓ
ｉ−Ｃｕ合金などが挙げられる。
リコン等の層間絶縁膜２を形成し《図３（ａ）》、その
上に厚さ１．０μｍのアルミ配線層３を形成する《図３
（ｂ）》。このときアルミ電極パッド３が形成される。
アルミ材料としては、純アルミには限られず、Ａｌ−Ｓ
ｉ−Ｃｕ合金などが挙げられる。
【００２２】次に、アルミ電極パッドの端部にウェット
エッチ法またはドライエッチ法により段差１２を形成す
る《図３（ｃ）》。
エッチ法またはドライエッチ法により段差１２を形成す
る《図３（ｃ）》。
【００２３】次に、ＣＶＤ法により窒化シリコン膜４を
１．２μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図３（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
１．２μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図３（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
【００２４】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図３（ｅ）》。
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図３（ｅ）》。
【００２５】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図３（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図３
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に複数の段差１３が存在し、アルミ層端部が末
広がり構造になっていることにより《図３（ｈ）》、ア
ルミ層からパッシベーションに至る横方向への応力によ
って、アルミ層がパッシベーション層の上へ押し上げら
れることを防ぐことができる。
ド上にバリアメタル８を形成し《図３（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図３
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に複数の段差１３が存在し、アルミ層端部が末
広がり構造になっていることにより《図３（ｈ）》、ア
ルミ層からパッシベーションに至る横方向への応力によ
って、アルミ層がパッシベーション層の上へ押し上げら
れることを防ぐことができる。
【００２６】次に、本発明の半導体装置の第四の実施形
態について図面を参照して説明する。図４（ａ）〜
（ｈ）は、本発明の第四の実施形態についてその製造工
程に沿って説明するための工程断面図である。
態について図面を参照して説明する。図４（ａ）〜
（ｈ）は、本発明の第四の実施形態についてその製造工
程に沿って説明するための工程断面図である。
【００２７】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成し《図４（ａ）》、その
上に厚さ０．５μｍのポリシリコン層６を、次の工程で
形成される、アルミ電極パッド端部の下に配置される位
置に形成する《図４（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図４（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。
リコン等の層間絶縁膜２を形成し《図４（ａ）》、その
上に厚さ０．５μｍのポリシリコン層６を、次の工程で
形成される、アルミ電極パッド端部の下に配置される位
置に形成する《図４（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図４（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。
【００２８】次に、ＣＶＤ法による窒化シリコン膜４を
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図４（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図４（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
【００２９】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図４（ｅ）》。
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図４（ｅ）》。
【００３０】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図４（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図４
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凸部１４が存在することにより《図４
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
ド上にバリアメタル８を形成し《図４（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図４
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凸部１４が存在することにより《図４
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
【００３１】次に、本発明の半導体装置の第五の実施形
態について図面を参照して説明する。図５（ａ）〜
（ｈ）は、本発明の第五の実施形態についてその製造工
程に沿って説明するための工程断面図である。
態について図面を参照して説明する。図５（ａ）〜
（ｈ）は、本発明の第五の実施形態についてその製造工
程に沿って説明するための工程断面図である。
【００３２】まず、シリコン基板１の表面上に二酸化シ
リコン等の層間絶縁膜２を形成する《図５（ａ）》。次
に層間絶縁膜２のアルミ電極パッド端部の下に配置され
る位置に深さ０．５μｍのへこみを、ドライエッチ法に
より形成する《図５（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図５（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。
リコン等の層間絶縁膜２を形成する《図５（ａ）》。次
に層間絶縁膜２のアルミ電極パッド端部の下に配置され
る位置に深さ０．５μｍのへこみを、ドライエッチ法に
より形成する《図５（ｂ）》。その上に厚さ１．０μｍ
のアルミ配線層３を形成する《図５（ｃ）》。このとき
アルミ電極パッド３が形成される。アルミ材料として
は、純アルミには限られず、Ａｌ−Ｓｉ−Ｃｕ合金など
も挙げられる。
【００３３】次に、ＣＶＤ法による窒化シリコン膜４を
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図５（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
１．３μｍの膜厚でアルミ電極パッドを含む全面に成長
させる《図５（ｄ）》。このときパッシベーション膜は
アルミ電極パッドの端部を充分に被覆しているものとす
る。
【００３４】次に、アルミ電極パッド部のパッシベーシ
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図５（ｅ）》。
ョン膜にドライエッチ法によりアルミが露出した開口部
７を形成する《図５（ｅ）》。
【００３５】次に、アルミ露出部を含むアルミ電極パッ
ド上にバリアメタル８を形成し《図５（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図５
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凹部１５が存在することにより《図５
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
ド上にバリアメタル８を形成し《図５（ｆ）》、その上
に電解めっき法により金バンプ９を形成する《図５
（ｇ）》。アルミ電極パッドのアルミ層端部において、
アルミ層に凹部１５が存在することにより《図５
（ｈ）》、アルミ層に発生する横方向への応力に対し、
これを分散し、パッシベーションに至る横方向への応力
を低減することができる。
【００３６】
【発明の効果】上述したように本発明によれば、半導体
装置のアルミ電極パッドとパッシベーション膜の構造に
おいて、パッシベーション層の膜厚をアルミ層の膜厚よ
り厚く形成する、または、アルミ電極パッドのアルミ層
端部に段差を形成する、またはアルミ層端部付近のアル
ミ層に段差を形成することにより、アルミ電極パッドに
発生する応力が横方向に伝播し、アルミ層端部に至った
ときにパッシベーション層が応力に耐える構造を有する
か、応力を低減する構造を有することによりパッシベー
ションクラックの発生を低減することができる。
装置のアルミ電極パッドとパッシベーション膜の構造に
おいて、パッシベーション層の膜厚をアルミ層の膜厚よ
り厚く形成する、または、アルミ電極パッドのアルミ層
端部に段差を形成する、またはアルミ層端部付近のアル
ミ層に段差を形成することにより、アルミ電極パッドに
発生する応力が横方向に伝播し、アルミ層端部に至った
ときにパッシベーション層が応力に耐える構造を有する
か、応力を低減する構造を有することによりパッシベー
ションクラックの発生を低減することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｇ）に分図して示す工
程断面図である。
に沿って説明するため（ａ）〜（ｇ）に分図して示す工
程断面図である。
【図２】本発明の第二の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
【図３】本発明の第三の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
【図４】本発明の第四の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
【図５】本発明の第五の実施形態についてその製造工程
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
に沿って説明するため（ａ）〜（ｈ）に分図して示す工
程断面図である。
１ シリコン基板 ２ 層間絶縁膜 ３ アルミ電極パッド（アルミ配線層） ４ 窒化シリコン膜パッシベーション層 ５ リンドープシリコン酸化膜パッシベーション層 ６ ポリシリコン膜 ７ 開口部 ８ バリアメタル ９ 金バンプ １０ パッシベーション膜総厚 １１ アルミ膜厚 １２ アルミ電極パッド端部のウェットエッチ法または
ドライエッチ法による段差 １３ アルミ電極パッド端部段差 １４ アルミ層凸部 １５ アルミ層凹部
ドライエッチ法による段差 １３ アルミ電極パッド端部段差 １４ アルミ層凸部 １５ アルミ層凹部
Claims (6)
- 【請求項１】 半導体基板上の絶縁膜上に形成したアル
ミ電極パッドと、絶縁膜とアルミ電極パッドとを被覆す
るパッシベーション膜とを具備し、パッシベーション膜
がアルミ電極パッドのアルミ膜厚より厚く且つ１層又は
２層以上の材料層からなる膜であることを特徴とする半
導体装置。 - 【請求項２】 パッシベーション膜が電極パッドのアル
ミ膜厚より０．１〜０．３μｍ厚い請求項１に記載の半
導体装置。 - 【請求項３】 パッシベーション膜の材料が窒化シリコ
ン膜、シリコン酸化膜、膜中にリンを含む酸化膜、膜中
に窒素を含む酸化膜、膜中にリンと窒素の混合物を含む
酸化膜、及びポリイミドからなる群より選ばれる１種以
上である請求項１に記載の半導体装置。 - 【請求項４】 アルミ電極パッドがアルミ膜の端部に単
数または複数の段差を具備する請求項１に記載の半導体
装置。 - 【請求項５】 アルミ電極パッドがアルミ膜の端部付近
に、アルミ膜の下層においてアルミ膜に段差を形成する
ための凸部を具備する請求項１に記載の半導体装置。 - 【請求項６】 アルミ電極パッドがアルミ膜の端部付近
に、アルミ膜の下層においてアルミ膜に段差を形成する
ための凹部を具備する請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30289897A JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30289897A JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145171A true JPH11145171A (ja) | 1999-05-28 |
| JP3320644B2 JP3320644B2 (ja) | 2002-09-03 |
Family
ID=17914444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30289897A Expired - Fee Related JP3320644B2 (ja) | 1997-11-05 | 1997-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320644B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067087A (ja) * | 2005-08-30 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| KR100715943B1 (ko) | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| KR100744238B1 (ko) | 2005-09-06 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 구리배선 반도체 소자의 패드형성 공정시 구리 확산 방지방법 |
| KR100943896B1 (ko) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | 화합물 반도체 소자의 제조방법 |
| JP2010245411A (ja) * | 2009-04-09 | 2010-10-28 | Hitachi Ltd | 半導体装置 |
| US8013442B2 (en) | 2007-03-23 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US8076781B2 (en) | 2007-04-17 | 2011-12-13 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
| JP2018014414A (ja) * | 2016-07-21 | 2018-01-25 | トヨタ自動車株式会社 | 半導体装置 |
-
1997
- 1997-11-05 JP JP30289897A patent/JP3320644B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715943B1 (ko) | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| KR100943896B1 (ko) | 2003-02-20 | 2010-02-24 | 엘지전자 주식회사 | 화합물 반도체 소자의 제조방법 |
| JP2007067087A (ja) * | 2005-08-30 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| KR100744238B1 (ko) | 2005-09-06 | 2007-07-30 | 동부일렉트로닉스 주식회사 | 구리배선 반도체 소자의 패드형성 공정시 구리 확산 방지방법 |
| US8013442B2 (en) | 2007-03-23 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US8076781B2 (en) | 2007-04-17 | 2011-12-13 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2010245411A (ja) * | 2009-04-09 | 2010-10-28 | Hitachi Ltd | 半導体装置 |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
| JP2018014414A (ja) * | 2016-07-21 | 2018-01-25 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3320644B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| US7145235B2 (en) | Hermetic passivation structure with low capacitance | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JPH11251320A (ja) | 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス | |
| JP3320644B2 (ja) | 半導体装置 | |
| JPH10199925A (ja) | 半導体装置及びその製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JP4803964B2 (ja) | 電極構造 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| US20030214040A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11121458A (ja) | 半導体装置 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPS63114236A (ja) | 半導体装置の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH11176767A (ja) | 半導体装置の製造方法 | |
| JPS61184847A (ja) | 多層配線構造 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS62291943A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |